CN111999626A - 可配置的半导体器件i-v特性测试装置及其测试方法 - Google Patents
可配置的半导体器件i-v特性测试装置及其测试方法 Download PDFInfo
- Publication number
- CN111999626A CN111999626A CN202010764233.4A CN202010764233A CN111999626A CN 111999626 A CN111999626 A CN 111999626A CN 202010764233 A CN202010764233 A CN 202010764233A CN 111999626 A CN111999626 A CN 111999626A
- Authority
- CN
- China
- Prior art keywords
- pole
- throw switch
- port
- characteristic
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000000725 suspension Substances 0.000 claims abstract description 10
- 238000005259 measurement Methods 0.000 claims description 8
- 238000010998 test method Methods 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 abstract description 9
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种可配置的半导体器件I‑V特性测试装置及其测试方法，由PCB基板、电源端口、悬空端口、接地端口、第一夹具、第二夹具、单刀三掷开关组和单刀双掷开关组组成；电源端口、悬空端口和接地端口通过PCB基板引出，所述电源端口连接图示仪的电源端；接地端口连接图示仪的接地端；第一夹具和第二夹具分别用于安装失效器件和正常器件。本发明采用通用的双列直插夹具，可以较为简单地实现双列直插封装的半导体器件I‑V特性测试，同样能够针对可转换为双列直插的其它形式封装半导体器件的I‑V特性进行测试；通过单刀三掷开关切换选择需要进行I‑V特性测试的管脚，通过双掷开关组实现失效器件和正常器件的I‑V特性曲线快速对比。
Description
技术领域
本发明涉及半导体测试分析技术领域，特别涉及一种可配置的半导体器件I-V特性测试装置及其测试方法。
背景技术
失效定位是指针对半导体器件进行一系列的定位试验及机理分析，从而确定器件所存在的失效缺陷。通常失效定位方法是通过管脚间的I-V特性测试确定电特性异常的管脚间，再通过在电特性异常的管脚间加电使失效特征激发：首先，利用图示仪或半导体参数测试仪，对失效器件和正常器件的各个管脚之间的I-V特性进行测试，并对比失效器件和正常器件管脚间I-V特性的差异从而确定异常管脚；而后，通过微光显微镜(EMMI)和光束诱导电阻变化(OBIRCH)等方法，在失效器件和正常器件的异常管脚间加电并获取存在亮点的芯片图像；将失效器件和正常器件的芯片图像进行对比，失效器件芯片图像存在亮点而正常器件芯片图像不存在亮点的位置，往往就是存在失效缺陷的位置。由此可知，半导体器件失效定位方法中，管脚间IV特性测试是前提条件。
然而，在采用传统的管脚间IV特性测试时中存在两个问题：1)由于图示仪及其它半导体参数测试仪均只有两个测试端口，因此针对多管脚器件进行IV特性测试时，需要将两个测试端口逐一连接到器件的各个管脚上，测试效率非常低下；2)如果要测试所有管脚间的I-V特性，每个管脚都需要不止一次进行连接，容易导致管脚磨损或变形；3)完成失效器件的管脚间I-V特性测试，再进行正常器件的管脚间I-V特性测试时，两个器件对应的管脚间I-V曲线由于间隔时间较长，无法形成直观对比，只有通过拍照或者画图的方式进行逐一记录，不仅进一步降低了测试效率，而且无法进行最直观的比对。因此，需要一种能够实现方便、快速、直观进行半导体器件I-V特性测试的装置及测试方法，然而目前不存在能够实现以上效果的相关专利。
发明内容
本发明的目的在于提供一种可配置的半导体器件I-V特性测试装置及其测试方法，能够简单、高效地实现半导体器件I-V特性测试，更加有效地完成失效管脚定位。
为了实现上述技术效果，本发明的技术方案是：提供一种可配置的半导体器件I-V特性测试装置，由PCB基板、电源端口、悬空端口、接地端口、第一夹具、第二夹具、单刀三掷开关组和单刀双掷开关组组成；
所述电源端口、悬空端口和接地端口通过所述PCB基板引出，所述电源端口连接图示仪的电源端，所述接地端口连接图示仪的接地端；所述第一夹具和第二夹具固定于所述PCB基板上，分别用于安装失效器件和正常器件；
每2个单刀三掷开关为一个单刀三掷开关单元，所述单刀三掷开关组共n个单刀三掷开关单元；每2个单刀双掷开关为一个单刀双掷开关单元，所述单刀双掷开关组共n个单刀双掷开关单元；所述电源端口、悬空端口和接地端口各引出1条三端线形成三端线单元，共计2n组三端线单元；
一个单刀三掷开关单元、一个单刀双掷开关单元和其对应的2组三端线单元组成一个管脚测量单元，用于测量失效器件和正常器件相对应的一组管脚间的I-V特性；所述失效器件的一组管脚引出线与单刀双掷开关中的第一单刀双掷开关和第二单刀双掷开关连接；所述第一单刀双掷开关和第二单刀双掷开关通过PCB基板上的微带线与所述单刀三掷开关中的第一单刀三掷开关和第二单刀三掷开关连接；所述第一单刀三掷开关和第二单刀三掷开关分别对应2组三端线；所述正常器件对应的一组管脚引出线与单刀双掷开关中的第一单刀双掷开关和第二单刀双掷开关连接；
切换管脚测量单元中的单刀双掷开关的位置可实现失效器件和正常器件的切换；切换单刀三掷开关的位置可实现电源端口和接地端口的切换。
进一步的，所述第一夹具和第二夹具结构、尺寸相同，通过切换杆安装失效器件和正常器件。
进一步的，所述管脚测量单元共设置24个。
进一步的，所述PCB基板采用双层结构，相同属性的微带线采用相同的走线方式进行布线，以保证信号延时的一致性。
进一步的，所述电源端口和接地端口通过插孔方式与图示仪连接。
进一步的，所述微带线采用宽度为20-24mil的走线。
本发明的另一个技术方案提供一种使用上述可配置的半导体器件I-V特性测试装置的测试方法，包括如下步骤：
S1、将所有管脚测量单元中的单刀三掷开关切换至悬空端口，单刀双掷开关切换至第一夹具；
S2、开启图示仪，根据待测器件管脚间的电特性设置输出电压和限制电流；
S3、将一组管脚测量单元中的第一单刀三掷开关切换至电源端口，第二单刀三掷开关切换至接地端口，进行管脚间I-V特性测试并记录对应失效器件的I-V特性曲线；
S4、将步骤S3中的管脚测量单元中的两个单刀双掷开关均切换至第二夹具，进行管脚间I-V特性测试并记录对应正常器件的I-V特性曲线，并与所述步骤S3中得到的失效器件的I-V特性曲线进行对比；
S5、将步骤S3中的管脚测量单元中的两个单刀三掷开关均切换至悬空端口,将步骤S3中的管脚测量单元中的两个单刀双掷开关均切换至第一夹具；
S6、重复步骤S3～S5，直至完成所有管脚测量单元对应的管脚间的I-V特性曲线对比。
本发明提供的可配置的半导体器件I-V特性测试装置及其测试方法取得的有益效果是：
(1)采用通用的双列直插夹具，可以较为简单地实现双列直插封装的半导体器件，以及能够转换为双列直插的其它形式封装半导体器件的I-V特性测试。
(2)通过单刀三掷开关快速切换需要进行I-V特性测试的管脚，通过双掷开关组实现失效器件和正常器件的I-V特性曲线快速对比。
附图说明
下面结合附图对发明作进一步说明：
图1为一种可配置的半导体器件I-V特性测试装置的结构示意图；
图2为一种可配置的半导体器件I-V特性测试装置中的夹具结构示意图；
图3为一种可配置的半导体器件I-V特性测试装置中的夹具剖面结构示意图；；
图中：1-PCB基板，2-电源端口，3-悬空端口，4-接地端口，5-单刀三掷开关一，6-单刀三掷开关二，7-单刀三掷开关三，8-单刀三掷开关四，9-单刀三掷开关五，10-单刀三掷开关六，11-双掷开关组，12-夹具一，13-夹具二，14-切换杆。
具体实施方式
以下结合附图和具体实施例对本发明提出的可配置的半导体器件I-V特性测试装置及其测试方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1～3，本发明所提供的一种可配置的半导体器件I-V特性测试装置，电源端口2、悬空端口3、接地端口4可以通过插孔的方式由PCB基板1中引出，其中电源端口2和接地端口4分别与图示仪的电源端和接地端相连接，电源端口2、悬空端口3、接地端口4在PCB基板1上引出1组三端线，共引出48组三端线并通过微带线与48个单刀三掷开关进行切换，以其中6组三端线为例，分别通过单刀三掷开关一5、单刀三掷开关二6、单刀三掷开关三7、单刀三掷开关四8、单刀三掷开关五9、单刀三掷开关六10再由微带线引出，并与双掷开关组11相连接，双掷开关组11可以在夹具一12，夹具二13的对应管脚之间进行切换，双掷开关组11及其它7个双掷开关组共包括48个双掷开关，用以实现全部48个单刀三掷开关与夹具一12和夹具二13的全部48个管脚的连接。
所述的可配置的半导体器件I-V特性测试装置中，夹具一12和夹具二13通过切换杆14安装半导体器件，且结构和尺寸相同，均支持安装最多48脚标准双列直插封的器件，能覆盖绝大部分双列直插的半导体器件，同时支持其它形式的封装转换而成的双列直插结构。
所述的可配置的半导体器件I-V特性测试装置中，双掷开关组11以及其它7个双掷开关组均可以通过1个开关实现6条线路同时进行切换。
所述的可配置的半导体器件I-V特性测试装置中，PCB基板1采用双层结构，相同属性的微带线采用相同的走线方式进行布线，以保证信号延时的一致性。
所述的可配置的半导体器件I-V特性测试装置中，电源端口2、地端口4以插孔的方式与图示仪的电源端、接地端进行连接。
所述的可配置的半导体器件I-V特性测试装置中，微带线采用宽度为20-24mil的走线。
本发明所涉及的一种可配置的半导体器件I-V特性测试装置的测试方法如下：
1)将PCB基板1上包括单刀三掷开关一5、单刀三掷开关二6、单刀三掷开关三7、单刀三掷开关四8、单刀三掷开关五9、单刀三掷开关六10在内的48个单刀三掷开关切换至悬空端口3。
2)将PCB基板1上的双掷开关组11及其它7个双掷开关组切换至夹具一12。
3)打开切换杆14，将失效器件安装在夹具一12上，将正常器件安装在夹具二13上，关闭切换杆14。
4)将图示仪的电源端和接地端分别与PCB基板1上的电源端口2和接地端口4通过插孔进行连接，悬空端口3不进行连接。
5)开启图示仪，并根据所测试的器件管脚间的电特性设置输出电压和限制电流。
6)将单刀三掷开关一5切换至电源端口2，将单刀三掷开关二6切换至接地端口4，以实现对应管脚间的I-V特性测试。
7)记录失效器件的I-V特性曲线。
8)将PCB基板1上的双掷开关组11及其它7个双掷开关组切换至夹具二13。
9)记录正常器件的I-V特性曲线，并与失效器件进行对比。
10)将单刀三掷开关一5、单刀三掷开关二6切换至悬空端口3，将PCB基板1上的双掷开关组11及其它7个双掷开关组切换至夹具一12。
11)重复步骤6～步骤10，直至完成失效器件和正常器件的所有管脚间的I-V特性对比，结束I-V特性测试。
显然，本领域的技术人员可以对本发明进行各种改动和变形而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (7)
1.可配置的半导体器件I-V特性测试装置，其特征在于，由PCB基板、电源端口、悬空端口、接地端口、第一夹具、第二夹具、单刀三掷开关组和单刀双掷开关组组成；
所述电源端口、悬空端口和接地端口通过所述PCB基板引出，所述电源端口连接图示仪的电源端，所述接地端口连接图示仪的接地端；所述第一夹具和第二夹具固定于所述PCB基板上，分别用于安装失效器件和正常器件；
每2个单刀三掷开关为一个单刀三掷开关单元，所述单刀三掷开关组共n个单刀三掷开关单元；每2个单刀双掷开关为一个单刀双掷开关单元，所述单刀双掷开关组共n个单刀双掷开关单元；所述电源端口、悬空端口和接地端口各引出1条三端线形成三端线单元，共计2n组三端线单元；
一个单刀三掷开关单元、一个单刀双掷开关单元和其对应的2组三端线单元组成一个管脚测量单元，用于测量失效器件和正常器件相对应的一组管脚间的I-V特性；所述失效器件或正常器件的一组管脚引出线分别与单刀双掷开关单元中的第一单刀双掷开关和第二单刀双掷开关连接；所述第一单刀双掷开关和第二单刀双掷开关通过PCB基板上的微带线与所述单刀三掷开关单元中的第一单刀三掷开关和第二单刀三掷开关连接；所述第一单刀三掷开关和第二单刀三掷开关分别对应2组三端线；
切换管脚测量单元中的单刀双掷开关的位置可实现失效器件和正常器件的切换；切换单刀三掷开关的位置可实现电源端口和接地端口的切换。
2.如权利要求1所述的可配置的半导体器件I-V特性测试装置，其特征在于，所述第一夹具和第二夹具结构、尺寸相同，通过切换杆安装失效器件和正常器件。
3.如权利要求2所述的可配置的半导体器件I-V特性测试装置，其特征在于，所述管脚测量单元共设置24个。
4.如权利要求1所述的可配置的半导体器件I-V特性测试装置，其特征在于，所述PCB基板采用双层结构，相同属性的微带线采用相同的走线方式进行布线，以保证信号延时的一致性。
5.如权利要求4所述的可配置的半导体器件I-V特性测试装置，其特征在于，所述电源端口和接地端口通过插孔方式与图示仪连接。
6.如权利要求3所述的可配置的半导体器件I-V特性测试装置，其特征在于，所述微带线采用宽度为20-24mil的走线。
7.使用如权利要求1到6中任一项所述的可配置的半导体器件I-V特性测试装置的测试方法，其特征在于，包括如下步骤：
S1、将所有管脚测量单元中的单刀三掷开关切换至悬空端口，单刀双掷开关切换至第一夹具；
S2、开启图示仪，根据待测器件管脚间的电特性设置输出电压和限制电流；
S3、将一组管脚测量单元中的第一单刀三掷开关切换至电源端口，第二单刀三掷开关切换至接地端口，进行管脚间I-V特性测试并记录对应失效器件的I-V特性曲线；
S4、将步骤S3中的管脚测量单元中的两个单刀双掷开关均切换至第二夹具，进行管脚间I-V特性测试并记录对应正常器件的I-V特性曲线，并与所述步骤S3中得到的失效器件的I-V特性曲线进行对比；
S5、将步骤S3中的管脚测量单元中的两个单刀三掷开关均切换至悬空端口,将步骤S3中的管脚测量单元中的两个单刀双掷开关均切换至第一夹具；
S6、重复步骤S3～S5，直至完成所有管脚测量单元对应的管脚间的I-V特性曲线对比。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010764233.4A CN111999626A (zh) | 2020-08-02 | 2020-08-02 | 可配置的半导体器件i-v特性测试装置及其测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010764233.4A CN111999626A (zh) | 2020-08-02 | 2020-08-02 | 可配置的半导体器件i-v特性测试装置及其测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111999626A true CN111999626A (zh) | 2020-11-27 |
Family
ID=73463406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010764233.4A Pending CN111999626A (zh) | 2020-08-02 | 2020-08-02 | 可配置的半导体器件i-v特性测试装置及其测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111999626A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203705599U (zh) * | 2014-01-07 | 2014-07-09 | 航天科工防御技术研究试验中心 | 一种半导体器件检测装置 |
| CN205749718U (zh) * | 2016-05-16 | 2016-11-30 | 深圳市广凯信科技有限公司 | 多端***频矩阵开关装置及射频测试*** |
| CN111273164A (zh) * | 2020-03-11 | 2020-06-12 | 上海精密计量测试研究所 | 一种电压调整器动态emmi分析***及分析方法 |
| CN111474465A (zh) * | 2020-04-27 | 2020-07-31 | 上海精密计量测试研究所 | 用于emmi分析的扁平封装半导体器件夹具及分析方法 |
-
2020
- 2020-08-02 CN CN202010764233.4A patent/CN111999626A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203705599U (zh) * | 2014-01-07 | 2014-07-09 | 航天科工防御技术研究试验中心 | 一种半导体器件检测装置 |
| CN205749718U (zh) * | 2016-05-16 | 2016-11-30 | 深圳市广凯信科技有限公司 | 多端***频矩阵开关装置及射频测试*** |
| CN111273164A (zh) * | 2020-03-11 | 2020-06-12 | 上海精密计量测试研究所 | 一种电压调整器动态emmi分析***及分析方法 |
| CN111474465A (zh) * | 2020-04-27 | 2020-07-31 | 上海精密计量测试研究所 | 用于emmi分析的扁平封装半导体器件夹具及分析方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60200992T2 (de) | "Timing"-Kalibrierung und -Verifikation von Testern für elektronische Schaltungen | |
| CN1186643C (zh) | 测试集成电路晶片和晶片测试器间信号通路的方法和设备 | |
| KR100688517B1 (ko) | 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법 | |
| CN103267940B (zh) | 多模块平行测试*** | |
| CN101231322A (zh) | 集成电路开路/短路的测试连接方法及装置 | |
| CN101769986B (zh) | 测试装置及其测试方法 | |
| JP5215072B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| CN213041950U (zh) | 可配置的半导体器件i-v特性测试装置 | |
| JP5208787B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| CN111999626A (zh) | 可配置的半导体器件i-v特性测试装置及其测试方法 | |
| CN101311740A (zh) | 电子组件测试*** | |
| KR20140131605A (ko) | 번인 보드의 테스트 시스템 | |
| KR20030046801A (ko) | 다수의 로직회로를 실시간으로 테스트하기 위한 병렬로직회로 테스트 장치 및 병렬 메모리ｉｃ수선장치 | |
| JP5160332B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| JPH11190760A (ja) | 半導体試験装置 | |
| KR102601061B1 (ko) | 브레이크 아웃 박스 | |
| CN221007789U (zh) | 一种fpga核心板io口检测电路和检测工装 | |
| JP3978269B2 (ja) | プリント回路板の試験方法 | |
| CN218995571U (zh) | 一种老化架功能测试机台中用于状态检测电路 | |
| CN219715663U (zh) | 一种led晶粒测试机的高精度检测装置 | |
| CN113406535B (zh) | 一种检测板间电子线的测试板和测试方法 | |
| CN219935903U (zh) | 一种esd测试装置 | |
| JP4083195B2 (ja) | プリント回路板の試験方法及びプリント回路板の製造方法 | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
| JP2010014597A (ja) | 可動式コンタクト検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201127 |
|
| RJ01 | Rejection of invention patent application after publication |