JPS6251600U - - Google Patents

Description

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本考案の一実施例構成、第２図はその
動作説明図である。 図中、１はＲＡＭ、２はレジスタ、３はアドレ
ス・カウンタ、４は設定レジスタ、５は第１遅延
回路、６は第２遅延回路をそれぞれ示す。 FIG. 1 shows the configuration of an embodiment of the present invention, and FIG. 2 is an explanatory diagram of its operation. In the figure, 1 is a RAM, 2 is a register, 3 is an address counter, 4 is a setting register, 5 is a first delay circuit, and 6 is a second delay circuit.

Claims (1)

【実用新案登録請求の範囲】 アドレスにもとづきデータが記入または読出さ
れるランダム・アクセス・メモリと、 該ランダム・アクセス・メモリの出力データが
セツトされる出力データ保持手段と、 データを遅延するクロツク数を任意に設定する
設定手段と、 入力される該データのクロツクをカウントし、
該設定手段に設定されたクロツク数だけカウント
したときにカウント値をリセツトし、上記ランダ
ム・アクセス・メモリにアドレスを発生するアド
レス・カウンタと、 上記クロツクを所定時間遅延させて上記出力デ
ータ保持手段のデータを取込むタイミングとする
とともに、更に所定時間遅延させて上記ランダム
・アクセス・メモリのデータを書込むタイミング
とする遅延手段を設け、 上記アドレス・カウンタから伝達されるアドレ
スに記入されている領域からデータを読出して保
持した後にそのアドレスに新しいデータを記入し
、入力データを前記周期だけ遅延させて出力する
ようにしたことを特徴とするシフトレジスタ装置
。[Claims for Utility Model Registration] Random access memory into which data is written or read based on addresses, output data holding means into which output data of the random access memory is set, and the number of clocks for delaying the data. a setting means for arbitrarily setting
an address counter that resets the count value when the number of clocks set in the setting means is counted and generates an address in the random access memory; A delay means is provided to set the timing to take in the data and further delay the data by a predetermined time to set the timing to write the data in the random access memory, from the area written in the address transmitted from the address counter. A shift register device characterized in that after reading and holding data, new data is written at the address, and the input data is output after being delayed by the period.