JPS6246000B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は例えば魚群探知機の探知信号を陰極
線管表示器のような走査型表示器に画像として表
示するようにした表示装置、特にその表示装置と
して表示画面を飛越走査するようにされた表示装
置に関する。例えば第１図に示すように魚群探知
機１１からの探知信号はAD変換器１２によりデ
ジタル信号に変換され、バツフア回路１３に一時
蓄えられた後、主メモリ１４に記憶される。主メ
モリ１４は繰返し読出されて走査型表示器、例え
ば陰極線管表示器（CRT表示器と記す）１５に
供給され、これに画像として表示される。主メモ
リ１４に対する読出し及びCRT表示器１５に対
する制御は制御部１６により行なわれる。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display device that displays a detection signal of a fish finder as an image on a scanning type display such as a cathode ray tube display, and in particular, a display device that uses an interlaced scanning method to display a display screen as the display device. The present invention relates to a display device configured to do so. For example, as shown in FIG. 1, a detection signal from a fish finder 11 is converted into a digital signal by an AD converter 12, temporarily stored in a buffer circuit 13, and then stored in a main memory 14. The main memory 14 is repeatedly read out and supplied to a scanning type display, for example, a cathode ray tube display (CRT display) 15, where it is displayed as an image. Reading from the main memory 14 and controlling the CRT display 15 are performed by a control section 16.

つまり制御部１６の端子１７より線走査同期信
号が端子１８より面同期信号がそれぞれCRT表
示器１５に供給され、CRT表示器１５の表示面
が面走査、いわゆるラスタ走査される。その走査
はここでは特に飛越走査とされる。即ち例えば第
２図に示すようにCRT表示器１５の表示画面１
９に対し、奇数フイールドと偶数フイールドとの
走査が繰返され、奇数フイールドにおいては走査
線L₁，L₃，L₅…が順次形成され、偶数フイール
ドにおいてはその走査線L₁，L₃，L₅の各隣接す
るものの間において各１本の走査線L₂，L₄，L₆
…が順次形成される。端子１７の線同期信号と同
期して、各走査線の位置に対応したアドレス信号
（これをＸアドレス信号と記す）が端子２１より
発生される。又各走査線上の位置を示すアドレス
信号（これをＹアドレス信号と記す）が端子２２
に発生される。これ等アドレス信号及びＹアドレ
ス信号はメモリ１４にアドレスとして与えられて
その内容が読出される。従つてメモリ１４の内容
がCRT表示器１５に画像として表示され、静止
画像が得られる。 That is, a line scanning synchronizing signal is supplied from the terminal 17 of the control section 16, and a surface synchronizing signal is supplied from the terminal 18 to the CRT display 15, and the display surface of the CRT display 15 is subjected to surface scanning, so-called raster scanning. The scanning is specifically referred to here as interlaced scanning. That is, for example, as shown in FIG. 2, the display screen 1 of the CRT display 15
9, the scanning of odd fields and even fields is repeated, and in the odd field, scanning lines L ₁ , L ₃ , L ₅ . . . are sequentially formed, and in the even field, the scanning lines L ₁ , L ₃ , L One scan line L ₂ , L ₄ , L ₆ between each neighbor of ₅
... are formed sequentially. In synchronization with the line synchronization signal at the terminal 17, an address signal (referred to as an X address signal) corresponding to the position of each scanning line is generated from the terminal 21. Further, an address signal indicating the position on each scanning line (this is referred to as a Y address signal) is connected to the terminal 22.
occurs in These address signals and Y address signals are applied as addresses to the memory 14 and their contents are read out. Therefore, the contents of the memory 14 are displayed as an image on the CRT display 15, and a still image is obtained.

主メモリ１４にはこの例においては魚群探知機
１１からの１回の探知信号が１本の走査線上に１
本の表示線として表示されるように書込まれる。
従つてその表示線の長さ方向が深さ方向となり、
図において上側が水面側、下側が海底側となるよ
うに表示される。また新しいデータほど画面の一
方、例えば右側、即ち走査線L₁側に表示され、
古いデータほど画面の左側の走査線上に表示され
る。更に探知信号が得られる毎に各表示線を古い
表示線側、つまり左側へ走査線１本づつ順次ずら
す。このようにして探知信号が得られるごとに画
像は第２図においては右から左へ移動する。 In this example, one detection signal from the fish finder 11 is stored in the main memory 14 on one scanning line.
It is written so that it appears as a display line in a book.
Therefore, the length direction of the display line is the depth direction,
In the diagram, the upper side is the water surface side and the lower side is the seabed side. Also, newer data is displayed on one side of the screen, for example on the right side, that is, on the scanning line _L1 side,
Older data is displayed on the scan line on the left side of the screen. Furthermore, each time a detection signal is obtained, each display line is sequentially shifted toward the old display line, that is, to the left by one scanning line. In this way, each time a detection signal is obtained, the image moves from right to left in FIG.

このような飛越走査表示装置においてその新し
いデータの表示を常に例えば右側の走査線L₁と
するようにすると、この場合、第３図Ａに示すよ
うに走査線L₁，L₂，L₃…に対して表示データ
d₁，d₂，d₃…が表示され、それが奇数フイールド
であつたとする。つまり走査線L₁，L₃，L₅が走
査されているとする。図において現に走査されて
いるフイールドの走査線には丸印〇を付けて示し
ている。この状態より新しいデータが走査線L₁
に書込まれると、次には偶数フイールドになるた
め、走査線L₂の位置に前の奇数フイールドにお
ける走査線L₁のデータd₁を表示するように、例え
ばＹアドレスが一つだけ減らされる。つまり同期
信号に対して１線走査周期だけアドレスの発生が
遅らされる。この結果走査線L₂にデータd₁が表示
され、走査線L₄にデータd₃が表示され、以下同様
にして表示が移され、次の奇数表示においては新
しく書込まれたデータｄ_oが走査線L₁に表示さ
れ、走査線L₃にデータd₂が、走査線L₅にデータd₄
がそれぞれ表示され、以下同様に順次表示され
る。このようにしてデータが書込まれる毎にそれ
迄のデータは順次図においては左側に走査線１本
分ずらされる。この場合第３図Ａ及びＢを比較し
て見れば判るように、新しいデータが書込まれる
際には、例えば奇数フイールドの終りで書込まれ
ると、その奇数フイールドではデータd₁，d₃，d₅
…が表示され、次の偶数フイールドにおいても再
びデータd₁，d₃，d₅…が表示される。このように
同一データが連続する奇数フイールドと偶数フイ
ールドとに表示されるために瞬間にそのデータが
強調され、見苦しいものとなる。偶数フイールド
の終りにデータを書込んでも同様のことが発生す
る。 In such an interlaced scanning display device, if the new data is always displayed, for example, on the right scanning line _L1 , in this case, the scanning lines _L1 , _L2 , _L3 ... as shown in FIG. 3A. Display data for
Suppose that d ₁ , d ₂ , d _{3 . .} . are displayed and they are odd fields. In other words, it is assumed that scanning lines L ₁ , L ₃ , and L ₅ are being scanned. In the figure, the scanning line of the field currently being scanned is marked with a circle. Data newer than this state is scan line L ₁
, the next field becomes an even field, so for example, the Y address is decreased by one so that the data _{d 1 of} the scan line L ₁ in the previous odd field is displayed at the position of the scan line L 2. . In other words, the generation of the address is delayed by one line scanning period with respect to the synchronization signal. As a result, data d ₁ is displayed on scanning line L ₂ , data d ₃ is displayed on scanning line L ₄ , and the display is transferred in the same manner. In the next odd number display, the newly written data d _o is displayed. Displayed on scan line L ₁ , data d ₂ on scan line L ₃ , data _{d 4 on} scan line L 5
are displayed respectively, and the following are displayed sequentially in the same manner. Each time data is written in this way, the data up to that point is sequentially shifted to the left by one scanning line in the figure. In this case, as can be seen by comparing FIGS. 3A and 3B, when new data is written, for example, if it is written at the end of an odd field, the data d ₁ , d ₃ , d ₅
... is displayed, and data d ₁ , d ₃ , d ₅ ... are displayed again in the next even field. Since the same data is displayed in successive odd and even fields, the data is instantly emphasized and becomes unsightly. The same thing happens if you write data at the end of an even field.

データの表示線を走査線に対して１本ずらすに
はアドレスを走査線に対してずらす場合に限ら
ず、アドレスを固定して同期信号の位相をずらし
ても良い。例えば同一フイールドを１回だけ繰返
せば良い。即ち第４図Ａに示すように奇数フイー
ルドによつて走査線L₁，L₃，L₅…にデータd₁，
d₃，d₅…が表示されている場合において、その次
に新しいデータが書込まれると、線走査周期の半
分だけ、同期信号の位相をずらして再び奇数フイ
ールドの表示とし、かつ新しいデータd₁が書込ま
れるため、走査線L₁，L₃，L₅…に対してデータ
ｄ_o，d₂，d₄…がそれぞれ表示される。次の偶数
フイールドには走査線L₂，L₄，L₆…に対してデ
ータd₁，d₃，d₅…が表示される。この場合におい
てはデータの書込みの際に、例えば奇数フイール
ドにおいてデータd₁，d₃，d₅…が表示され、次に
再び奇数フイールドが繰返されてデータｄ_o，
d₂，d₄…が表示されるため、同一データが２フイ
ールドにわたつて連続表示される事はない。偶数
フイールドの終りに新データを書込んでも同様に
同一データが２フイールド連続表示されることは
ない。このため第３図について説明した書込みに
比べれば見易い表示となる。 In order to shift the data display line by one line relative to the scanning line, the address is not limited to the case where the address is shifted relative to the scanning line, but the address may be fixed and the phase of the synchronization signal may be shifted. For example, the same field may be repeated only once. That is, as shown in _{FIG . 4A} , data d ₁ ,
When d ₃ , d ₅ . Since ₁ is written, data d _o , d ₂ , d ₄ , . . . are displayed for scanning lines L ₁ , L ₃ , L _{5 ,} . . . , respectively. In the next even field, data d ₁ , d ₃ , d _{5 ,} . . . are displayed for scanning lines L ₂ , L ₄ , L ₆ , . In this case, when writing data, for example, data d ₁ , d ₃ , d ₅ , etc. are displayed in an odd field, and then the odd field is repeated again to display data d _o , d 5 , etc.
Since d ₂ , d ₄ . . . are displayed, the same data will not be displayed continuously over two fields. Even if new data is written at the end of an even field, the same data will not be displayed in two consecutive fields. Therefore, the display is easier to see than the writing described with reference to FIG.

しかし表示画面を走査線の長手方向において分
割し、例えば第２図において画面を上下に２分
し、その上側と下側とにおいて別々の画像を表示
し、しかもこれらの画像の一方には新しいデータ
を書込み、他方には書込まないような表示を行う
場合がある。魚群探知機について見ればその一方
はいわゆる魚群探知機の探知信号を表示し、他方
はネツトモニターに対する探知信号の表示を行な
う場合においては、これら両画像に対する送りは
同一にならない。或は同一魚群探知機からの探知
信号を表示する場合でも、速く像を送ると共に比
較的狭い範囲を拡大して表示する場合と、像送り
を遅くして広い探知範囲を表示する場合とを同一
画面の上下に表示する事が考えられる。このよう
な場合には同一表示画面の上側と下側とで新しい
データの書込みの周期が異ならされる。 However, by dividing the display screen in the longitudinal direction of the scanning line, for example, in Figure 2, the screen is divided into upper and lower halves, and separate images are displayed on the upper and lower sides, and one of these images contains new data. In some cases, a display may be made such that one is written to the other and not written to the other. Regarding fish finders, if one of them displays the so-called detection signal of the fish finder and the other displays the detection signal on a net monitor, the feeds for these two images will not be the same. Alternatively, even when displaying detection signals from the same fish finder, the case where the image is sent quickly and a relatively narrow area is enlarged and displayed is the same as the case where the image is sent slowly and a wide detection area is displayed. It is possible to display it at the top and bottom of the screen. In such a case, the cycle of writing new data is made different between the upper and lower sides of the same display screen.

このように画面を分割して表示し、かつ第４図
に示したような制御を行うと、第５図に示すよう
な動作になる。即ち第５図Ａに示すように走査線
L₁の上側及び下側にデータd₁及びD₁がそれぞれ
表示され、走査線L₃の上側及び下側にデータd₃及
びD₃が、走査線L₅の上側及び下側にデータd₅及
びD₅がそれぞれ表示され、以下同様な表示が行
われる。この奇数フイールドの終りに新しいデー
タｄ_oが上側に対してのみ書込まれた場合、再び
奇数フイールド表示となり走査線L₁に第５図Ｂ
に示すようにｄ_oが上半部に表示され、下半部に
は新しいデータがないためデータD₁が表示さ
れ、走査線L₃にはデータd₂及びD₃が、走査線L₅
にはデータd₄及びD₅がそれぞれ表示される。次
の複数フイールドには第５図Ｃに示すように走査
線L₂にデータd₁及びD₂が、走査線L₄にデータd₃
及びD₄がそれぞれ表示され、以下同様にして表
示される。この第５図Ａ及びＢに示すようにデー
タが書込まれる方の表示領域においては続いたフ
イールドで同一データの表示が行なわれないが、
データが書込まれない表示領域では同一データが
連続した二つのフイールドで表示される事にな
る。これはその同一データが強調されてちらつき
が生じ見苦しい表示となる。 If the screen is divided and displayed in this manner and the control shown in FIG. 4 is performed, the operation will be as shown in FIG. 5. That is, as shown in FIG. 5A, the scanning line
Data d ₁ and D ₁ are displayed above and below L ₁ , data d ₃ and D ₃ are displayed above and below scanning line L ₃ , and data d ₅ is displayed above and below scanning line L ₅ . and _D5 are displayed, and similar displays are performed thereafter. If new data d _o is written only to the upper side at the end of this odd field, the odd field will be displayed again and the scanning line _L1 will be displayed as shown in Fig. 5B.
As shown in , d _o is displayed in the upper half, data D ₁ is displayed in the lower half because there is no new data, data d 2 and D 3 are displayed in the scanning line L ₃ , and data d ₂ and D ₃ are displayed in the scanning line L _5.
data d ₄ and data d ₅ are displayed respectively. The next plural fields include data d ₁ and D ₂ on scan line L ₂ and data d ₃ on scan line L ₄ as shown in FIG. 5C.
and _D4 are displayed respectively, and the following are displayed in the same manner. As shown in FIG. 5A and B, in the display area where data is written, the same data is not displayed in subsequent fields, but
In the display area where no data is written, the same data will be displayed in two consecutive fields. This causes the same data to be emphasized and causes flickering, resulting in an unsightly display.

この発明の目的は表示画像を移動した際にちら
つきが生じる事なく、特に複数の画像を表示した
場合にその一部の画像のみを移動させる場合でも
ちらつきが生じる事がない飛越走査型表示装置を
提供する事にある。 An object of the present invention is to provide an interlaced scanning display device that does not cause flickering when a displayed image is moved, and in particular does not cause flickering when only a part of images is displayed when a plurality of images are displayed. It is about providing.

この発明によれば画像を移す際に表示器を制御
する同期信号とメモリを読出すアドレスとの関係
を偶数走査線分だけずらし、しかもそのずらす事
は画像の移動をその偶数回数送られる毎にのみ行
う。例えば２回画像送りが来る毎に走査線の２本
分だけ、アドレスと同期信号との位相関係をずら
すようにする。このようにすると画像送りが行な
われる際においても連続したフイールドで同一デ
ータが表示される事はなく、ちらつきがなく見易
い表示となる。 According to this invention, when moving an image, the relationship between the synchronization signal that controls the display and the address that reads the memory is shifted by an even number of scanning lines, and furthermore, this shift means that the image is moved every time the image is sent an even number of times. only. For example, the phase relationship between the address and the synchronization signal is shifted by two scanning lines every two image feeds. In this way, even when images are moved, the same data will not be displayed in consecutive fields, resulting in an easy-to-read display without flickering.

例えば第６図Ａに示すように奇数フイールドで
走査線L₁，L₃，L₅…にそれぞれデータd₁，d₃，d₅
…が表示され、このフイールドの終りに新データ
ｄ_o1が書込まれ、つまり画像が送られる場合に
は、この実施例においてはアドレスと同期信号と
の関係が走査線の２本分ずらされる。従つて第６
図Ｂに示すように走査線L₂にデータｄ_o1が表示さ
れ、走査線L₄，L₆，L₈…にはデータd₂，d₄，d₆…
が表示され、つまり２本の走査線分だけ画像が移
動される。次の奇数フイールドにおいては第６図
Ｃに示すように走査線はL₁には全く表示が行わ
れる事なく、走査線L₃，L₅，L₇…にデータd₁，
d₃，d₅…がそれぞれ表示される。その後はこの第
６図Ｂ及び第６図Ｃの表示状態が繰返される。再
び新しいデータｄ_o2が書込まれる際においては第
６図Ｄに示すように新しいデータｄ_o2が走査線L₁
にも表示され、かつこの場合においては走査線と
アドレスとの関係はずらされない、従つて偶数フ
イールドにおいて走査線L₂，L₄，L₆…にデータ
ｄ_o1，d₂，d₄…が表示され、次の奇数フイールド
においては第６図Ｅに示すように走査線L₁，
L₃，L₅…にデータｄ_o2，d₁，d₃…が表示される。 For example, as shown in FIG. 6A, data d ₁ , d ₃ , d ₅ are sent to scanning lines L ₁ , L ₃ , L ₅ . . . in odd fields, respectively.
... is displayed and new data d _o1 is written at the end of this field, that is, when an image is sent, the relationship between the address and the synchronization signal is shifted by two scanning lines in this embodiment. Therefore, the sixth
As shown in Figure B, data d _o1 is displayed on scanning line L ₂ , and data d ₂ , d ₄ , d ₆ , etc. are displayed on scanning lines L ₄ , L ₆ , L ₈ .
is displayed, that is, the image is moved by two scanning lines. In the next odd field, as shown in FIG. 6C, the scanning line _L1 is not displayed at all, and the scanning lines _L3 , _L5 , _L7 ... have data _d1 ,
d ₃ , d _{5 .} . . are displayed respectively. Thereafter, the display states of FIGS. 6B and 6C are repeated. When new data _do2 is written again, the new data _do2 is written on the scanning line _L1 as shown in FIG. 6D.
Also, in this case, the relationship between the scanning lines and addresses is not shifted. Therefore, in the even field, data d _o1 , d ₂ , d ₄ , etc. are displayed on the scanning lines L ₂ , L ₄ , L ₆ , etc. Then, in the next odd field, as shown in FIG. 6E, the scanning lines L ₁ ,
Data d _o2 , d ₁ , d ₃ , etc. are displayed on L ₃ , L ₅ , and so on.

このような表示によれば画面が例えば上下に２
分されて２つの画像が表示される場合においても
同一のデータが連続したフイールドで表示される
事はない。即ち例えば第７図Ａに示すように奇数
フイールドにおいて走査線L₁にデータd₁，D₁
が、走査線L₃にデータd₃，D₃がそれぞれ表示さ
れ、以下同様に表示される。この状態で上側の画
像に対してのみ画像送りが行なわれると、第７図
Ｂに示すように次の偶数フイールドにおいて走査
線L₂にデータｄ_o1，D₂が、走査線L₄にデータd₂
D₄がと言うように順次表示され、次の奇数フイ
ールドでは第７図Ｃに示すように走査線L₁では
表示は行われず、走査線L₃にデータd₁ D₃が、走
査線L₅にデータd₃ D₅がそれぞれ表示され、以下
同様に表示される。従つてこの場合において画像
の送りが行なわれた際に、その送られた上半分の
画面についても、送られない下半分の画面に対し
ても、連続した２フイールドにおいて同一データ
が表示される事はなく、見易いものとなる。 According to this kind of display, the screen is divided vertically, for example, by two
Even when two images are displayed, the same data will not be displayed in consecutive fields. That is, for example, _as shown in _{FIG .}
However, the data d ₃ and D ₃ are displayed on the scanning line L ₃ , respectively, and so on. If image forwarding is performed only for the upper image in this state, in the next even field, data d _o1 and D ₂ are transferred to scanning line L ₂ and data d is transferred to scanning line L ₄ in the next even field, as shown in FIG. 7B. ₂
D ₄ is displayed sequentially, and in _the next _{odd field} , as shown in _{FIG .} The data d ₃ D ₅ are displayed respectively, and so on. Therefore, in this case, when images are sent, the same data will be displayed in two consecutive fields on both the upper half of the screen where the images were sent and the lower half of the screen where the images were not sent. It will be easier to see.

次に第７図に説明した走査を行なうための具体
的構成例を第８図を参照して説明しよう。第８図
において端子３１からのクロツク信号は線同期カ
ウンタ３２に供給されて線同期信号が作られる。
このカウンタ３２に供給されるクロツクはそのビ
ツト速度はつまりCRT表示器１５において１本
の走査線を走査する際のその隣接画素を走査ビー
ムが移動する速度と等しく選定される。走査線の
表示期間が終了すると、これがカウンタ３２の内
容をデコードするデコーダ３３の端子３４より出
力が得られて検出され、帰線消去用フリツプフロ
ツプ３５がセツトされる。このフリツプフロツプ
３５の出力が低レベルになり、帰線消去用カウ
ンタ３６に対するリセツトが解除され、このカウ
ンタ３６は端子３１よりのクロツクを計数する。
この時フリツプフロツプ３５のＱ出力の高レベル
により線同期カウンタ３２はリセツトされる。帰
線消去用カウンタ３６が帰線消去区間だけのクロ
ツクを計数するとデコーダ３７の端子３８より出
力が発生してその出力によりフリツプフロツプ３
５がリセツトされる。このリセツトによりフリツ
プフロツプ３５のＱ出力は低レベルとなつて線同
期カウンタ３２のリセツトが解除され、これが計
数を再び開始する。以下同様にしてカウンタ３２
は１本の走査線の表示期間を計数し、カウンタ３
６は次の走査線に移る迄の線消去期間を計数する
事になる。 Next, a specific configuration example for performing the scanning described in FIG. 7 will be described with reference to FIG. 8. In FIG. 8, a clock signal from a terminal 31 is supplied to a line synchronization counter 32 to produce a line synchronization signal.
The clock supplied to this counter 32 is selected to have a bit rate equal to the speed at which the scanning beam moves through adjacent pixels in scanning a line on the CRT display 15. When the display period of the scanning line ends, this is detected by obtaining an output from the terminal 34 of the decoder 33 that decodes the contents of the counter 32, and the blanking flip-flop 35 is set. The output of the flip-flop 35 goes low, canceling the reset to the blanking counter 36, and the counter 36 counts the clocks from the terminal 31.
At this time, the line synchronization counter 32 is reset by the high level of the Q output of the flip-flop 35. When the blanking counter 36 counts the clocks only in the blanking interval, an output is generated from the terminal 38 of the decoder 37, and the output causes the flip-flop 3
5 is reset. This reset causes the Q output of flip-flop 35 to go low, releasing the reset of line sync counter 32, which starts counting again. Similarly, the counter 32
counts the display period of one scanning line, and counter 3
6 counts the line erasing period until moving to the next scanning line.

例えば第９図Ａに示すように端子３８に奇数フ
イールドにおける各走査線の終りを示す線帰線消
去信号が発生される。一方線同期カウンタ３２に
対するデコーダ３３の端子３９には、第９図Ｂに
示すように端子３８の帰線消去信号に対し、その
線走査周期Ｔ_hの半周期だけずれた線帰線消去信
号が取り出される。これ等線帰線消去信号はゲー
ト４１，４２にそれぞれ供給される。ゲート４
１，４２の出力はオアゲート４３に供給され、こ
のオアゲート４３の出力はゲート４４を通じて面
同期カウンタ４５のクロツク端子に供給される。
面同期カウンタ４５はゲート４４よりのクロツク
が入力される毎に２ずつ歩進するものであり、例
えばカウンタの計数段の２段目にゲート４４から
のクロツクが入力される。このカウンタ４５はプ
リセツト可能なものとされる。 For example, as shown in FIG. 9A, a line blanking signal is generated at terminal 38 to indicate the end of each scan line in an odd field. On the other hand, at the terminal 39 of the decoder 33 for the line synchronization counter 32, as shown in _FIG . taken out. These line blanking signals are supplied to gates 41 and 42, respectively. gate 4
The outputs of 1 and 42 are supplied to an OR gate 43, and the output of this OR gate 43 is supplied through a gate 44 to a clock terminal of a surface synchronous counter 45.
The plane synchronous counter 45 increments by two each time the clock from the gate 44 is input, and for example, the clock from the gate 44 is input to the second counting stage of the counter. This counter 45 can be preset.

カウンタ４５にはこれが2n計数した事を検出
する検出部４６及び2n＋１を計数したことを検
出する検出部４７がそれぞれ接続されており、初
期状態でカウンタ４５は０からカウントすると、
０，２，４，６…と偶数値のみを計数し、検出部
４６で2nを検出すると、その検出出力によりフ
リツプフロツプ４８′がセツトされる。このフリ
ツプフロツプ４８′の出力によりゲート４１が開
かれて第９図Ａに示す線同期信号が取り出され
る。かつ検出部４６の出力はオアゲート４８を通
じて面帰線消去用フリツプフロツプ４９をセツト
する。従つてフリツプフロツプ４９の出力は低
レベルとなつて面帰線消去用カウンタ５１のリセ
ツトが解除され、これによりこのカウンタ５１は
オアゲート４３の出力を計数する。この間フリツ
プフロツプ４９の出力によりゲート４４が閉
じ、面同期カウンタ４５は計数動作をしない。面
消去期間が終了すると、カウンタ５１の計数値を
デコードするデコーダ５１で検出されてフリツプ
フロツプ４９はリセツトされる。従つてフリツプ
フロツプ４９の出力が高レベルとなつて帰線消
去用カウンタ５１はリセツト状態とされ、かつゲ
ート４４が開かれてオアゲート４３の出力がカウ
ンタ４５に供給される。 The counter 45 is connected to a detection unit 46 that detects that it has counted 2n and a detection unit 47 that detects that it has counted 2n+1, and in the initial state, when the counter 45 counts from 0,
Only even values such as 0, 2, 4, 6, . . . are counted, and when the detection section 46 detects 2n, the flip-flop 48' is set by the detection output. The gate 41 is opened by the output of the flip-flop 48', and the line synchronization signal shown in FIG. 9A is taken out. The output of the detection section 46 passes through an OR gate 48 and sets a flip-flop 49 for plane blanking. Therefore, the output of the flip-flop 49 goes low and the reset of the plane blanking counter 51 is released, so that the counter 51 counts the output of the OR gate 43. During this time, the gate 44 is closed by the output of the flip-flop 49, and the surface synchronous counter 45 does not perform a counting operation. When the surface erasing period ends, the count value of the counter 51 is detected by the decoder 51, and the flip-flop 49 is reset. Therefore, the output of the flip-flop 49 goes high, the blanking counter 51 is reset, and the gate 44 is opened so that the output of the OR gate 43 is supplied to the counter 45.

一方検出部４６の出力はゲート５３にも供給さ
れており、このゲート５３にはゲート４４の出力
も与えられており、2n検出部４６より検出出力
が得られるとゲート５３より出力が発生し、その
出力によりカウンタ４５は１にプリセツトされ
る。従つてカウンタ４５が次に計数する場合は
１，３，５，７…と奇数値のみを取る事になる。
カウンタ４５が2n＋１を計数すると、これが検
出部４７で検出され、その検出出力によりフリツ
プフロツプ４８′がリセツトされる。従つてフリ
ツプフロツプ４８′の出力によつてゲート４２
が開かれて端子３９よりの第９図Ｂに示す線同期
信号が取り出される。これと同時に検出部４７の
出力はオアゲート４８を通じて面帰線消去用フリ
ツプフロツプ４９をセツトして前述と同様にして
面帰線消去区間が作られる。また2n＋１検出部
４７の検出出力によりゲート５４が開かれ、ゲー
ト５４にはゲート４４の出力が供給され、ゲート
５４の出力によつて面同期カウンタ４５は０にプ
リセツトされる。従つて次にはカウンタ４５は偶
数のみを計数する事になる。 On the other hand, the output of the detection section 46 is also supplied to the gate 53, and the output of the gate 44 is also given to this gate 53. When a detection output is obtained from the 2n detection section 46, an output is generated from the gate 53. The counter 45 is preset to 1 by the output. Therefore, the next time the counter 45 counts, it will take only odd values such as 1, 3, 5, 7, and so on.
When the counter 45 counts 2n+1, this is detected by the detection section 47, and the flip-flop 48' is reset by the detection output. Therefore, the output of flip-flop 48' causes gate 42 to
is opened and the line synchronization signal shown in FIG. 9B from the terminal 39 is taken out. At the same time, the output of the detection section 47 is passed through an OR gate 48 to set a flip-flop 49 for surface blanking to create a surface blanking section in the same manner as described above. Further, the gate 54 is opened by the detection output of the 2n+1 detection section 47, the output of the gate 44 is supplied to the gate 54, and the surface synchronization counter 45 is preset to 0 by the output of the gate 54. Therefore, next time the counter 45 will count only even numbers.

よつて例えば第９図の時刻t₁で面同期カウンタ
４５が2n＋１を計数した事が検出されると、時
刻t₁にフリツプフロツプ４９の出力は第９図Ｃ
に示すように低レベルとなる。面帰線消去区間
T₁が終るとフリツプフロツプ４９の出力は高レ
ベルとなり、カウンタ４５は第９図Ｂに示す端子
３９よりの信号を計数して、０，２，４，…と計
数値をとる事になる。次に時刻t₂においてカウン
タ４５が2nを計数した事が検出されると、第９
図Ｃに示すようにフリツプフロツプ４９の出力
は再び低レベルとなり、その帰線消去区間T₁の
終りに面同期カウンタ４５は１より計数を開始
し、従つて１，３，５…と端子３８の第９図Ａに
示す出力を計数する。従つてオアゲート４３の出
力は第９図Ｄに示すようになる。 Therefore, for example, if it is detected that the plane synchronization counter 45 has counted 2n+ ₁ at time t1 in FIG. 9, the output of the flip-flop 49 at time _t1 is
The level is low as shown in . Area blanking interval
When _T1 ends, the output of the flip-flop 49 becomes high level, and the counter 45 counts the signal from the terminal 39 shown in FIG. 9B, and takes the count value as 0, 2, 4, . . . Next, when it is detected that the counter 45 has counted 2n at time _t2 , the ninth
As _shown in FIG. Count the output shown in FIG. 9A. Therefore, the output of the OR gate 43 becomes as shown in FIG. 9D.

この第９図Ｄに示すパルスは線同期パルスとし
て端子１７よりCRT表示器１５に供給され、こ
れと同期して線走査が行なわれる。１面周期の終
了後に線走査同期信号は線走査周期の半周期分だ
け位相がずれるため、CRT表示器１５の画面は
例えば第１０図に示すように奇数フイールドにお
いて実線で示す走査線L₁，L₃，L₅…と順次１本
おきに走査され、最後の走査線Ｌ_2o+1に対する走
査が終ると、次に偶数フイールドが始まるがこれ
は半周期ずれているため点線で示すように走査線
はL₀は走査線の後半の半周期のみとなり、その
後偶数番目の走査線L₂，L₄…が順次走査され、
最後に走査線Ｌ_2oの走査が終了すると、再び面消
去区間の後に奇数番目の走査線が走査される事に
なる。このようにして飛越走査が行なわれる。 The pulse shown in FIG. 9D is supplied from the terminal 17 to the CRT display 15 as a line synchronizing pulse, and line scanning is performed in synchronization with this pulse. After the end of one screen period, the phase of the line scanning synchronization signal is shifted by half the line scanning period, so the screen of the CRT display 15, for example, as shown in _FIG . L ₃ , L ₅ , etc. are sequentially scanned every other line, and when the last scanning line L _2o+1 is scanned, the next even field starts, but since this is shifted by half a cycle, scanning is performed as shown by the dotted line. The line L ₀ is only the second half period of the scanning line, and then the even numbered scanning lines L ₂ , L ₄ ... are scanned sequentially,
Finally, when the scanning of the scanning line L _2o is completed, the odd-numbered scanning line is scanned again after the surface erasing section. In this way, interlaced scanning is performed.

このようにしてCRT表示器１５は飛越走査を
するが、この走査と同期して主メモリ１４の記憶
内容を読み出す。この実施例においてはCRT表
示器１５の表示画面の上半分と下半分とで異なる
画像を表示し、かつその表示画像の送りを上半分
の像と下半分の像とで片一方ずつ行う事ができる
ようにされてある。又この実施例では画像送り指
令により走査線の２本分だけ画像を移動させ、次
の画像送り指令に対しては画像移動を行なわず、
このことを交互に繰返すようにした場合である。 In this way, the CRT display 15 performs interlaced scanning, and the contents of the main memory 14 are read out in synchronization with this scanning. In this embodiment, different images are displayed on the upper half and lower half of the display screen of the CRT display 15, and the displayed images can be advanced one by one for the upper half image and the lower half image. It has been made possible. Furthermore, in this embodiment, the image is moved by two scanning lines in response to an image feed command, and the image is not moved in response to the next image feed command.
This is a case where this process is repeated alternately.

CRT表示器１５の走査と同期してメモリ１４
を読出すため、CRT表示器１５の線走査と同期
してメモリ１４に対するアドレス信号を発生す
る。メモリ１４のＹアドレスとしては線同期カウ
ンタ３２の計数内容が用いられる。つまりカウン
タ３２の計数内容は端子２１よりメモリ１４に供
給される。 The memory 14 is synchronized with the scanning of the CRT display 15.
In order to read out the data, an address signal for the memory 14 is generated in synchronization with the line scanning of the CRT display 15. The count contents of the line synchronization counter 32 are used as the Y address of the memory 14. In other words, the count contents of the counter 32 are supplied to the memory 14 from the terminal 21.

この実施例では画像送りのみならず新しいデー
タの書込みをも行なう事ができるようにされる。
そのために書込み時のアドレスと通常の読み出し
時のアドレスとの切替が行なわれる。即ち線同期
カウンタ３２の内容は端子５６より切替器５７に
供給され、切替器５７は端子５９よりの書込み指
令により制御されて、書込み時には端子６１の書
込みアドレスを選択し、通常の読き出し時には端
子５６のアドレスを選択してメモリ１４に対する
Ｙアドレス端子２１に供給する。尚この例におい
てはメモリ１４に対するアドレスの数を減らして
その読出し速度を遅くするために各１走査線分に
対する記憶は例えばその順に16分の１ずつに分け
られて、その各分割された部分に対して１つのア
ドレスが与えられる。このため端子３１よりのク
ロツクは分周カウンタ６２において前記分割に対
応して1/16に分周され、1/16に分周された事を検
出するとゲート６３が開かれてこれを通じて端子
３１のクロツクがオアゲート６４に供給され、そ
の出力でメモリ１４のチツプ選択が行なわれ、そ
の時のみメモリ１４は動作が可能とされる。ゲー
ト６３には書込み時でない場合に読み出しが行な
えるように端子６５から書込み期間中を示す信号
がインバータ６６を通じて供給されている。この
ようにメモリ１４には複数ビツトが並列に記憶さ
れるため、メモリ１４から読み出された出力は並
列直列変換回路６７により直列データに変換さ
れ、更にゲート６８を通じてCRT表示器１５に
供給されて表示される。 In this embodiment, not only image forwarding but also new data writing can be performed.
For this purpose, the address for writing and the address for normal reading are switched. That is, the contents of the line synchronization counter 32 are supplied from the terminal 56 to the switch 57, and the switch 57 is controlled by a write command from the terminal 59, and selects the write address of the terminal 61 during writing, and selects the write address of the terminal 61 during normal reading. The address of the terminal 56 is selected and supplied to the Y address terminal 21 for the memory 14. In this example, in order to reduce the number of addresses for the memory 14 and slow down the readout speed, the memory for each scanning line is divided into, for example, 1/16 in that order, and data is stored in each divided portion. One address is given to each address. For this reason, the clock from the terminal 31 is divided into 1/16 by the frequency division counter 62 in accordance with the above-mentioned division, and when it is detected that the clock has been divided into 1/16, the gate 63 is opened and the clock from the terminal 31 is passed through it. A clock is supplied to OR gate 64 whose output selects the chip of memory 14, and only then is memory 14 enabled for operation. A signal indicating that the write period is in progress is supplied to the gate 63 from a terminal 65 through an inverter 66 so that reading can be performed when the write is not in progress. Since a plurality of bits are stored in parallel in the memory 14 in this way, the output read from the memory 14 is converted into serial data by the parallel-to-serial conversion circuit 67, and is further supplied to the CRT display 15 through the gate 68. Is displayed.

先程述べたようにCRT表示器の表示画面に対
しその上側と下側とにそれぞれ一つの画像を表示
するようにした場合であり、かつそれ等に対して
画像送りを各別にできるようにするため、これら
両画面と対応して各走査線に対する読出しアドレ
ス信号を各別に発生するようにアドレスカウンタ
７１及び７２が設けられる。これ等アドレスカウ
ンタ７１，７３は面同期カウンタ４５と同一の構
成とされており、かつカウンタ７１及び７２には
計数内容2nを検出する2n検出部７３及び７４
と、計数内容2n＋１を検出する2n＋１検出部７
５及び７６がそれぞれ設けられている。又検出部
７３，７４によりそれぞれゲート７７，７８が開
かれ、ゲート７７，７８の出力によつてカウンタ
７１，７２はそれぞれ１にプリセツトされる。一
方検出部７５，７６の出力によつてゲート８１，
８２がそれぞれ開かれてカウンタ７１，７２が０
にプリセツトされる。更にこれ等カウンタ７１，
７２にはゲート４４よりのクロツクが与えられ、
そのクロツク毎にそれぞれ＋２されるような計数
を行なう。帰線消去用カウンタ３６に対するデコ
ーダ３７の出力端子８３より各線走査の開始の僅
か前の時刻に信号が出力され、この信号によつて
保持回路８４，８５にそれぞれアドレスカウンタ
７１，７２の内容がセツトされる。この保持回路
８４，８５の内容はゲート８６，８７に供給され
る。一方線同期カウンタ３２に対するデコーダ３
３によつてCRT表示器１５の表示画面における
上半分側の走査開始位置を示す信号が端子８８
に、下側走査開始位置を示す信号が端子８９にそ
れぞれ得られる。またこれら信号を用いて作られ
た上側表示領域を示す信号及び下側表示領域を示
信号が端子９１，９２を通じてゲート８６，８７
にそれぞれ与えられる。保持回路８４，８５の内
容はこれ等ゲートを通じ、更に共通のオアゲート
９３を通じて切替器９４に供給される。切替器９
４は端子５９の書込み指令に応じて切替えられ、
書込み時はオアゲート９５の出力を選択し、その
他の時はオアゲート９３の出力を選択する。切替
器９４の出力は端子２２を通じてメモリ１４に対
し、何れの線走査線に対するアドレスであるかを
示すＸアドレス信号として供給される。このよう
にして通常の読み出し状態においては画面の送り
を行なわない静止画像表示状態では例えば第７図
Ａに示したように奇数フイールドの走査状態にお
いて走査線L₁を走査する時Ｘアドレスはこれに
対応するアドレスを選択し、かつその時のＹアド
レスを示すカウンタ３２の内容によつてメモリ１
４はデータd₁を線走査L₁の前半で読み出し、線走
査L₁の後半でデータD₁を読み出す。次に走査線
L₃の場合も同様にして前半でデータd₃を読み出
し、後半でデータD₃を読み出す。又偶数フイー
ルドになるとカウンタ７４，７５もカウンタ４５
と同様に構成され、かつ同様な制御が行なわれる
ため走査線L₂の前半でデータd₂を、後半でD₂を
それぞれ読み出す事が行なわれて静止画像の表示
が行なわれる。画像の送りを行なう場合において
は画像送り指令が端子９６，９７を通じてそれぞ
れ上の画像送り指令、下の画像送り指令としてア
ドレスカウンタ７１，７２に供給される。この指
令が与えられるとカウンタ７１，７２はそれぞれ
１だけダウンカウントするように各カウンタがそ
れぞれ構成される。かつこれ等端子９６，９７よ
りの像送り指令はトルグ型のフリツプフロツプ、
つまり２進カウンタ９８，９９にそれぞれ供給さ
れ、カウンタ９８，９９の各出力によつてゲート
１０１，１０２がそれぞれ開閉制御される。ゲー
ト１０１，１０２にはゲート４４の出力が共に供
給され、これ等ゲート１０１，１０２の出力は保
持回路８４，８５に供給される。保持回路８４，
８５はゲート１０１，１０２の出力が与えられる
とその時だけ保持している内容を−１するもので
あり、つまりこれも一種のプリセツトカウンタで
端子８３よりの信号によつてカウンタ７１，７２
の内容がプリセツトされ、ゲート１０１，１０２
の出力が与える毎に保持回路８４，８５の内容が
１だけダウンカウントされるものである。 As mentioned earlier, this is a case where one image is displayed on each of the upper and lower sides of the display screen of a CRT display, and in order to be able to advance the images separately for each. , address counters 71 and 72 are provided to separately generate read address signals for each scanning line in correspondence with these two screens. These address counters 71 and 73 have the same configuration as the surface synchronous counter 45, and the counters 71 and 72 have 2n detection units 73 and 74 that detect the count contents 2n.
and a 2n+1 detection unit 7 that detects the count content 2n+1.
5 and 76, respectively. Furthermore, gates 77 and 78 are opened by detection units 73 and 74, respectively, and counters 71 and 72 are preset to 1 by the outputs of gates 77 and 78, respectively. On the other hand, the gate 81,
82 are opened and the counters 71 and 72 become 0.
Preset to . Furthermore, these counters 71,
72 is given the clock from gate 44,
Counting is performed such that each clock is incremented by +2. A signal is output from the output terminal 83 of the decoder 37 to the blanking counter 36 at a time just before the start of each line scan, and this signal sets the contents of the address counters 71 and 72 in the holding circuits 84 and 85, respectively. be done. The contents of the holding circuits 84 and 85 are supplied to gates 86 and 87. Decoder 3 for one-line synchronization counter 32
3, a signal indicating the scanning start position on the upper half side of the display screen of the CRT display 15 is sent to the terminal 88.
At the same time, a signal indicating the lower scanning start position is obtained at the terminal 89. Further, a signal indicating the upper display area and a signal indicating the lower display area created using these signals are passed through terminals 91 and 92 to gates 86 and 87.
are given to each. The contents of the holding circuits 84 and 85 are fed through these gates and further through a common OR gate 93 to a switch 94. Switcher 9
4 is switched in response to a write command at terminal 59,
When writing, the output of OR gate 95 is selected, and at other times, the output of OR gate 93 is selected. The output of the switch 94 is supplied to the memory 14 through the terminal 22 as an X address signal indicating which line scanning line the address corresponds to. In this way, in a still image display state in which the screen is not moved in a normal reading state, for example, as shown in FIG. 7A, when scanning the scanning line _L1 in an odd field scanning state, the X address is set to this. The memory 1 is selected by selecting the corresponding address and by the contents of the counter 32 indicating the Y address at that time.
4 reads data _d1 in the first half of line scanning _L1 , and reads data _D1 in the second half of line scanning _L1 . Then the scan line
In the case of _L3 , data _d3 is read out in the first half, and data _D3 is read out in the second half. Also, when the field becomes an even number, counters 74 and 75 also become counter 45.
Since the configuration is similar to that of the first half of the scanning line L2 and the same control is performed, data _d2 is read out in the first half of the scanning line _L2 , and data D2 is read out in the second half of the scanning line _L2 , thereby displaying a still image. In the case of image feeding, image feeding commands are supplied to address counters 71 and 72 through terminals 96 and 97 as an upper image feeding command and a lower image feeding command, respectively. When this command is given, each of the counters 71 and 72 is configured to count down by 1. Image feed commands from these terminals 96 and 97 are provided by a torge-type flip-flop,
That is, the signals are supplied to binary counters 98 and 99, respectively, and gates 101 and 102 are controlled to open and close by the outputs of counters 98 and 99, respectively. The outputs of the gate 44 are both supplied to the gates 101 and 102, and the outputs of these gates 101 and 102 are supplied to the holding circuits 84 and 85. holding circuit 84,
85 is for decrementing the contents held only at that time by 1 when the outputs of the gates 101 and 102 are applied.In other words, this is also a kind of preset counter, and the counters 71 and 72 are controlled by the signal from the terminal 83.
The contents of gates 101 and 102 are preset.
Each time the output is given, the contents of the holding circuits 84 and 85 are counted down by 1.

従つて例えば第７図Ａに示したように奇数フイ
ールドの走査状態から偶数フイールドに移る際に
上側の画像に対する像送り指令が端子９６に与え
られると、アドレスカウンタ７１は１だけ前の状
態よりダウンカウントされ、かつその時フリツプ
フロツプ９８が反転して、例えばその出力が高レ
ベルとなり、従つて保持回路８４の内容も−１さ
れ、結局保持回路８４の出力は画像送りが行なわ
れない場合と比較して−２だけ少ない値となる。
従つてそれだけ面同期カウンタ４５の内容に対し
てアドレスカウンタ７１の内容が遅れ、CRT表
示器１５の面走査に対して２走査線分だけ保持回
路８４の出力Ｘアドレスが遅れる。このため第７
図Ｂに示すようにその遅れのために例えば走査線
L₄を走査する際に、それ迄走査線L₂の時に読出
されたデータd₂が読み出されて走査線L₄の前半に
データd₂が表示される。しかし、端子９７に対し
ては画像送り指令が与えられていない場合であ
り、カウンタ４５と７２との関係はそれ迄の状態
を保持しているため、走査線L₄の後半において
はデータD₄が表示される。以下この関係で表示
されるため上側の像が２走査線分だけ図において
左側に移動する事になる。 Therefore, for example, as shown in FIG. 7A, when an image feed command for the upper image is given to the terminal 96 when changing from the scanning state of an odd numbered field to an even numbered field, the address counter 71 decreases by one from the previous state. and the flip-flop 98 is then inverted, e.g. its output becomes high level, and the content of the holding circuit 84 is also -1, so that the output of the holding circuit 84 is eventually reduced compared to the case where no image forwarding takes place. The value becomes -2 less.
Therefore, the contents of the address counter 71 lag behind the contents of the surface synchronization counter 45, and the output X address of the holding circuit 84 lags behind the surface scanning of the CRT display 15 by two scanning lines. For this reason, the seventh
For example, the scan line due to its delay as shown in Figure B
When scanning _L4 , the data _d2 that has been read out during scanning line _L2 is read out, and data _d2 is displayed in the first half of scanning line _L4 . However, this is a case where no image feed command is given to the terminal 97, and the relationship between the counters 45 and 72 maintains the previous state, so in the latter half of the scanning line _L4 , the data _D4 is displayed. Since the image is displayed in this manner, the upper image moves to the left in the figure by two scanning lines.

次に再び端子９６に対して像送り指令が与えら
れるとカウンタ７１に対しては１ダウンカウント
されるが、２進カウンタ９８の出力は低レベルと
なりゲート１０１は閉じたままであるため、保持
回路８４の内容は−１されない。このためカウン
タ４５と７１とは先の像送り指令で１だけ相対的
にずらされ、再び１だけ相対的にずらされ、その
ずれは合計で２となる。以下同様の事が繰返され
て送り指令が与えられる毎にその二回に一回画像
が２走査線分だけ移動される事になる。このよう
にして像送りが行なわれる事になる。 Next, when an image feed command is given to the terminal 96 again, the counter 71 is counted down by 1, but since the output of the binary counter 98 is at a low level and the gate 101 remains closed, the holding circuit 84 The contents of are not incremented by -1. Therefore, the counters 45 and 71 are relatively shifted by 1 due to the previous image feed command, and are again shifted relatively by 1, resulting in a total shift of 2. Thereafter, the same process is repeated, and every time a feed command is given, the image is moved by two scanning lines every two times. Image feeding is performed in this way.

下側の画面に対する像送りを行なう場合は端子
９７に対して送り指令を与えれば同様にして像送
りが行なわれる。上下の像送りを同時に行なう場
合は端子９６，９７に対して同時に像送り指令を
与えれば良い。このように画像を送るのみなら
ず、その像送りと同時に新たなデータを書込む場
合には、書込むためのアドレス位置を検出するた
め、つまり例えば画面の一番右端に新しいデータ
を書込む場合においては、常にその書込みアドレ
スを各画面毎に保持するようにされる。即ち例え
ば面同期カウンタの2n＋１検出部４７の出力毎
にアドレスカウンタ７１，７２の内容がレジスタ
１０３，１０４にそれぞれセツトされる。これ等
レジスタ１０３，１０４の出力は、ゲート１０
５，１０６を通じてデコーダ３３の端子８８，８
９の出力で取り出され、オアゲート９５を通じて
切替器９４に供給するようにされる。書込み指令
５９が与えられた時は先に述べたように切替器５
７，９４はそれぞれ端子６１よりのＹ書込みアド
レスとオアゲート９５よりのＸ書込みアドレスと
が選択されてメモリ１４に供給される。例えば第
６図Ａについて述べたように一回目の画像送りの
際には走査線L₂に対する書込みアドレスがアド
レスカウンタ７１，７２より選択されてレジスタ
１０３，１０４に格納されており、そのアドレス
に対する書込みが行なわれており、２回目の画像
送りにおいては走査線L₁に対するアドレスがカ
ウンタ７１，７２より選択されて、レジスタ１０
３，１０４にそれぞれ記憶されている。これらレ
ジスタ１０３，１０４の内容によりアドレス指定
されてメモリ１４に対する書込みが行なわれる。 When performing image feeding for the lower screen, a feeding command is given to terminal 97, and image feeding is performed in the same manner. If the upper and lower images are to be fed simultaneously, image feeding commands may be given to the terminals 96 and 97 at the same time. In this way, when not only sending an image but also writing new data at the same time as the image sending, it is necessary to detect the address position for writing, that is, for example, when writing new data at the far right edge of the screen. , the write address is always held for each screen. That is, for example, the contents of address counters 71 and 72 are set in registers 103 and 104, respectively, every time the 2n+1 detection section 47 of the surface synchronous counter outputs. The outputs of these registers 103 and 104 are the gate 10
5, 106 to the terminals 88, 8 of the decoder 33
The signal is taken out at the output of 9 and supplied to the switch 94 through the OR gate 95. When the write command 59 is given, the switch 5
7 and 94, the Y write address from the terminal 61 and the X write address from the OR gate 95 are selected and supplied to the memory 14, respectively. For example, as described with reference to FIG. 6A, during the first image feed, the write address for scanning line _L2 is selected from address counters 71 and 72 and stored in registers 103 and 104, and the write address for that address is During the second image feed, the address for scanning line _L1 is selected from counters 71 and 72 and stored in register 10.
3 and 104, respectively. Addressing is specified by the contents of these registers 103 and 104, and writing to the memory 14 is performed.

第６図についての説明から理解されるように像
送りによつて像が２線走査分だけ移動した場合に
おいては最初の走査線L₁にはもつとも古いデー
タが現われる事になる。従つてそのようなデータ
は表示されない方が好ましい。このために走査線
を２本分送つた状態が検出される。例えばフリツ
プフロツプ９８，９９の出力がアンドゲート１０
７，１０８にそれぞれ供給され、これ等アンドゲ
ート１０７，１０８には端子９１，９２の画面の
上側領域、下側領域を示す信号が与えられてお
り、かつＤタイプフリツプフロツプ１０９が設け
られ、デコーダ５２の出力によつてＤタイプフリ
ツプフロツプ１０９がセツトされ、かつこのＤタ
イプフリツプフロツプ１０９はオアゲート４３の
出力によつて低レベルが取込まれるようにされ
る。このＤタイプフリツプフロツプ１０９の出
力がゲート１０７，１０８に供給される。ゲート
１０７，１０８の出力はオアゲート１１１を通じ
てこれよりCRT表示器１５の入力側のゲート６
８に対してゲート信号として与えられる。このよ
うにして走査線の２本分の像移動が行われた後に
おいてはその画面の第１の走査線に対するデータ
はCRT表示器１５に供給されるのがゲート６８
によつて阻止される。像送り指令が与えられても
走査線２本分の移動が行われない時は走査線L₁
に対すデータがCRT表示器１５へ供給される。
当然の事であるが書込み指令が与えられる時は像
送り指令が対応して与えられるものである。 As will be understood from the explanation of FIG. 6, when the image is moved by two line scans due to image feeding, old data will appear on the first scan line _L1 . Therefore, it is preferable that such data not be displayed. For this reason, a state in which two scanning lines have been sent is detected. For example, the outputs of flip-flops 98 and 99 are AND gate 10
7 and 108, and signals indicating the upper and lower areas of the screen at terminals 91 and 92 are supplied to these AND gates 107 and 108, and a D type flip-flop 109 is provided. , a D-type flip-flop 109 is set by the output of the decoder 52, and the D-type flip-flop 109 is caused to receive a low level by the output of the OR gate 43. The output of this D type flip-flop 109 is supplied to gates 107 and 108. The outputs of gates 107 and 108 are sent to gate 6 on the input side of CRT display 15 through OR gate 111.
8 as a gate signal. After the image has been moved by two scanning lines in this manner, the data for the first scanning line of the screen is supplied to the CRT display 15 at the gate 68.
blocked by. When the movement of two scanning lines is not performed even if an image feed command is given, scanning line L ₁
Data for is supplied to the CRT display 15.
Naturally, when a write command is given, an image feed command is given in response.

先の説明においては隣接走査線間のＸアドレス
の差を１とし、飛越走査であるためＸアドレスを
２ずつ変化させたが、第１１図に示すように偶数
フイールドの走査線L₀，L₂，L₄…に対して例え
ばアドレス０，１，２…４…を与え、奇数フイー
ルドの走査線L₁，L₃，L₅…についてはアドレス
ｎ，ｎ＋１，ｎ＋２…となるような関係にする場
合にもこの発明を適用する事ができる。その場合
の例を第１２図に第８図と対応する部分に同一符
号をつけて示す。この場合においてはＸアドレス
が１変化する毎に走査線が２本分ずつ変化するも
のであるため、カウンタ４５，７１，７２はそれ
ぞれ2n進カウンタとされ、かつアンドゲート４
４よりのクロツク毎に＋１それぞれ歩進される。
面同期カウンタ４５においては検出部４６，４７
においてカウンタ４５がｎ−１、及び2n−１を
それぞれ検出するように構成され、この検出によ
り偶数フイールドの終り及び奇数フイールドの終
りがそれぞれ検出される。その検出出力によつて
フリツプフロツプ４８′がセツトリセツトされ、
又この検出出力はオアゲート４８に供給され、更
に検出部４７の出力によつてレジスタ１０３，１
０４に対してカウンタ７１，７２の内容がセツト
される。カウンタ７１，７２のアドレスがレジス
タ８４，８５にそれぞれ端子８３の信号によつて
読込まれるが、これはゲート８６，８７を通じて
端子１１３より第８図における切替器９４に供給
されて読出し時のＸアドレスとされる。画像の送
りを行なう場合には、送り信号の２回に一回とさ
れるためにフリツプフロツプ９８，９９の出力
によつて制御されるゲート１１４，１１５を通じ
て端子９６，９７の画像送り指令がカウンタ７
１，７２に供給される。この場合にはカウンタ７
１，７２に画像送り指令が与えられる毎に−１さ
れる。つまり−１されると言う事は第１１図に示
した図から明らかなように走査線の２本分だけＸ
アドレスが面走査に対してずらされる事になる。
ゲート１１４，１１５はフリツプフロツプ９８，
９９でそれぞれ制御されるため送り指令の２回に
１回だけ、前記ずらす操作が行なわれる。 In the previous explanation, the difference in X address between adjacent scanning lines was assumed to be 1, and since it was an interlaced scan, the X address was changed by ₂ , but as shown in _FIG . , L ₄ ..., for example, are given addresses 0, 1, 2... 4..., and the scanning lines L ₁ , L ₃ , L ₅ ... of odd fields are given addresses n, n+1, n+2... This invention can also be applied to the following cases. An example of this case is shown in FIG. 12, in which parts corresponding to those in FIG. 8 are given the same reference numerals. In this case, each time the X address changes by 1, the scanning line changes by 2 lines, so the counters 45, 71, and 72 are each 2n-based counters, and the AND gate 4
It is incremented by +1 every clock from 4 onwards.
In the surface synchronization counter 45, the detection units 46 and 47
The counter 45 is configured to detect n-1 and 2n-1, respectively, and by this detection, the end of the even field and the end of the odd field are respectively detected. The flip-flop 48' is reset by the detection output.
Further, this detection output is supplied to the OR gate 48, and the output of the detection section 47 is further supplied to the registers 103 and 1.
The contents of counters 71 and 72 are set for 04. The addresses of counters 71 and 72 are read into registers 84 and 85, respectively, by signals at terminal 83, which are supplied from terminal 113 through gates 86 and 87 to switch 94 in FIG. It is considered an address. When an image is to be sent, the image feed command at terminals 96 and 97 is sent to the counter 7 through gates 114 and 115, which are controlled by the outputs of flip-flops 98 and 99, so that the sending signal is sent once every two times.
1,72. In this case, counter 7
1, 72 is decremented by 1 every time an image feed command is given. In other words, as is clear from the diagram shown in Figure 11, being reduced by -1 means that
The address will be shifted relative to surface scanning.
Gates 114, 115 are flip-flops 98,
99, the shifting operation is performed only once every two feed commands.

この書込みに対してはゲート１０５，１０６の
出力が端子１１６に供給される。端子１１７，１
１８にゲート制御信号を与えてフリツプフロツプ
９８，９９及びレジスタ１０３，１０４の各内容
が計算機に取込まれ、フリツプフロツプ９８，９
９のＱ出力が低レベルの時はレジスタ１０３，１
０４の内容をそのまま書込みアドレスとしてメモ
リに供給されるが、フリツプフロツプ９８，９９
のＱ出力が高レベルの時はレジスタ１０３，１０
４から読取つた値からｎを差引いた値に直して書
込みアドレスをメモリ１４に与える。 For this write, the outputs of gates 105 and 106 are supplied to terminal 116. Terminal 117,1
The contents of flip-flops 98, 99 and registers 103, 104 are taken into the computer by applying a gate control signal to flip-flops 98, 99.
When the Q output of 9 is low level, registers 103 and 1
The contents of 04 are directly supplied to the memory as a write address, but the contents of flip-flops 98 and 99 are
When the Q output of is high level, registers 103 and 10
The write address is given to the memory 14 by subtracting n from the value read from 4.

送り操作によつて走査線の２本分移動した場合
においては先に述べたように一番右端の走査線の
表示を消すようにする。このためにはゲート１０
７，１０８の出力をオアゲート１１９を通じ、更
にこの例ではスイツチ１２１を通じてナンドゲー
ト１２２に供給し、ナンドゲート１２２にフリツ
プフロツプ１０９のＱ出力を入力する。このナン
ドゲート１２２の出力をメモリから読出した信号
の通過を制御するゲート６８に供給する。場合に
よつては常に最初の走査線（右端の走査線）の表
示を消すようにしてしまつても良く、その場合は
スイツチ１２１を端子１２３側に接続して高レベ
ルをスイツチ１２１を通じてナンドゲート１２２
に与えておけば最初の走査線に対する表示は常に
消される事になる。 When the scanning line is moved by two scanning lines due to the feed operation, the display of the rightmost scanning line is erased as described above. For this, gate 10
The outputs of 7 and 108 are supplied to a NAND gate 122 through an OR gate 119 and further through a switch 121 in this example, and the Q output of the flip-flop 109 is input to the NAND gate 122. The output of this NAND gate 122 is applied to a gate 68 which controls the passage of signals read from the memory. In some cases, the display of the first scanning line (the rightmost scanning line) may be always turned off.
If you set it to , the display for the first scan line will always be erased.

先の説明においては像送り指令によつてCRT
表示器の走査とメモリ読み出しのアドレスとの相
対関係をずらすためにメモリ１４に対するアドレ
スを変更したが、メモリに対するアドレスではな
くCRT表示器１５に対する走査を制御しても良
い。その例を第１３図に第１２図と対応する部分
に同一符号をつけて示す。この例は第１１図に示
したような飛越走査の走査線の変化とメモリに対
するアドレスの変化を１づつとさせた場合であ
り、従つてカウンタ４５，７１，７２は2n進カ
ウンタとされ、ゲート４４よりのクロツクが与え
られる毎に＋１されるものある。又検出部４６，
４７においてはそれぞれ2n−１を計数した状態
を検出する。この例においては像送り指令が与え
られると面同期カウンタ４５が制御される。つま
りゲート１１４，１１５の出力はオアゲート１２
５を通じてカウンタ４５に供給され、このゲート
１２５よりの入力がカウンタ４５に与えられると
カウンタ４５は＋１され、つまりアドレスカウン
タ７１，７２との関係が１進む事になる。上側の
像と下側の像とを同時に送る場合はそのままで良
いが、一方の像のみを送る場合はアドレスカウン
タと面同期カウンタとの関係を、像を静止させて
いる方については互にずらさないようにする必要
がある。このためアンドゲート１１４の出力はカ
ウンタ７２に、アンドゲート１１５の出力はカウ
ンタ７１にそれぞれ供給される。例えば上側の像
を送る場合においては端子９６より像送り指令が
与えられて面同期カウンタ４５が＋１されると共
にカウンタ７２も＋１される。この結果下側の像
に対するアドレスと面同期カウンタとの相対関係
はずらされないが、カウンタ７１に対してはその
ままで、像送り指令に対して特に＋１されないた
め、カウンタ４５とアドレスカウンタ７１との関
係が相対的にずらされる事になる。このようにし
て同期信号を制御しても同様に第６図、第７図に
ついて説明したような送り操作が行なわれる。又
この例においてデータの書込みを行なう場合はフ
リツプフロツプ９８，９９のＱ出力が低レベルの
時はレジスタ１０３，１０４の内容をそのまま書
込みアドレスとするが、カウンタ９８，９９の出
力が高レベルの時はレジスタ１０３，１０４の内
容に対してｎを引いた値を書込みアドレスとす
る。 In the previous explanation, the CRT is
Although the address for the memory 14 was changed in order to shift the relative relationship between the scanning of the display and the address for reading the memory, the scanning for the CRT display 15 may be controlled instead of the address for the memory. An example of this is shown in FIG. 13, in which parts corresponding to those in FIG. 12 are given the same reference numerals. In this example, as shown in FIG. 11, the change in the scanning line of the interlaced scan and the change in the address for the memory are made one at a time. Therefore, the counters 45, 71, and 72 are 2n-ary counters, and the gate There are some that are incremented by 1 each time a clock from 44 is given. Also, the detection unit 46,
47, the state in which 2n-1 has been counted is detected. In this example, when an image feed command is given, the surface synchronization counter 45 is controlled. In other words, the output of gates 114 and 115 is OR gate 12
When the input from this gate 125 is given to the counter 45, the counter 45 is incremented by 1, that is, the relationship with the address counters 71 and 72 is incremented by 1. If you want to send the upper image and the lower image at the same time, you can leave it as is, but if you want to send only one image, you can change the relationship between the address counter and the surface synchronization counter, and if the images are stationary, you can shift the relationship between them. It is necessary to make sure that there is no such thing. Therefore, the output of the AND gate 114 is supplied to the counter 72, and the output of the AND gate 115 is supplied to the counter 71. For example, when sending the upper image, an image sending command is given from the terminal 96, and the surface synchronization counter 45 is incremented by 1, and the counter 72 is also incremented by 1. As a result, the relative relationship between the address for the lower image and the surface synchronization counter is not shifted, but the counter 71 remains unchanged and is not particularly incremented by 1 in response to the image feed command, so the relationship between the counter 45 and the address counter 71 is unchanged. will be relatively shifted. Even if the synchronizing signal is controlled in this manner, the sending operation as explained with reference to FIGS. 6 and 7 is performed in the same manner. In addition, when writing data in this example, when the Q outputs of flip-flops 98 and 99 are at low level, the contents of registers 103 and 104 are used as the write address, but when the outputs of counters 98 and 99 are at high level, The value obtained by subtracting n from the contents of registers 103 and 104 is set as the write address.

以上の説明においては像の送りを図においては
右から左へ送るようにしたが、逆の方向に送るよ
うにする事もできる。この場合においては何れの
実施例においてもそれぞれカウンタに対する歩進
の＋と−とを逆にすれば良い。つまり像送り信号
に対して＋１する代わりに−１するようにすれば
逆方向の送りとなる。尚第８図の実施例において
はカウンタ７１，７２の進数が2n＋１に丁度な
つていない時は2n＋１に＋１する補正をした時
に０でなく2n＋２となるため2n＋２を０に直す
動作をする必要がある。又上述においては画面を
上下２つに分けたが、更に多く分割しても良い。
その場合は図においてＸカウンタ７１，７２に対
応するカウンタの数を増加して同様に操作すれば
良く、又逆に画面を分割しない場合はＸアドレス
カウンタを１つ設ければ良い。更に先の説明では
像送り指令が２つ来る毎に走査線を２本分移動さ
せたが、像送り指令が同様に2n個来る毎に走査
線を2n移動させるようにする事も可能である。
更に先に述べたように像を送る場合にその瞬間画
面がちらつくのを禁止するものであり、必ずしも
データを書込む必要はなく、つまりデータを新し
く書込む場合は画像を送る必要があるが、データ
を書込まないで像送りだけを行う場合にもこの発
明を適用できる事は当然である。更に書込みを行
なう場合はその書込むためのアドレスを知るため
に先に示したように書込みのためのレジスタ１０
３，１０４が設けられ、これらレジスタへの取込
みは面同期カウンタが特定の値となつた時に行な
うようにされる。 In the above explanation, the image is sent from right to left in the figure, but it is also possible to send the image in the opposite direction. In this case, in any of the embodiments, the + and - increments for the counters may be reversed. In other words, if the image feed signal is incremented by -1 instead of +1, the image feed signal will be fed in the opposite direction. In the embodiment shown in FIG. 8, if the base numbers of the counters 71 and 72 are not exactly 2n+1, when the decimal numbers are corrected by adding 1 to 2n+1, they become 2n+2 instead of 0, so it is necessary to perform an operation to change 2n+2 to 0. . Further, in the above description, the screen is divided into two parts, upper and lower, but it may be divided into more parts.
In that case, the number of counters corresponding to the X counters 71 and 72 in the figure may be increased and the same operation may be performed. Conversely, if the screen is not divided, one X address counter may be provided. Furthermore, in the previous explanation, the scanning line was moved by 2 lines every time two image feed commands were received, but it is also possible to similarly move the scanning line by 2n every time 2n image feed commands are received. .
Furthermore, as mentioned earlier, it prohibits the screen from flickering at that moment when sending an image, and it is not necessarily necessary to write data; in other words, if you want to write new data, it is necessary to send an image, but It goes without saying that the present invention can also be applied to cases where only image feeding is performed without writing data. When writing further, in order to know the address for writing, write register 10 is used as shown above.
3 and 104 are provided, and loading into these registers is performed when the surface synchronous counter reaches a specific value.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図か画像表示装置の一般的構成を示す図、
第２図は飛越走査の走査線を示す図、第３図〜第
５図はそれぞれ画像送り走査時における問題点を
説明するための走査線とデータとの関係を示す
図、第６図及び第７図はこの発明を適用した場合
における像送り時のデータと走査線との関係を示
す図、第８図はこの発明による飛越走査表示装置
の一例を示すブロツク図、第９図はその飛越走査
の同期信号発生部分の説明に供するためのタイム
チヤート、第１０図は表示面上の走査線を示す
図、第１１図は走査線とアドレスとの関係を示す
図、第１２図は第１１図の関係の場合にこの発明
を適用した例を示すブロツク図、第１３図は同期
信号発生部分を制御する場合にこの発明を適用し
た装置の一例を示すブロツク図である。 １４…メモリ、１５…CRT表示器、３２…線
同期カウンタ、４５…面同期カウンタ、７１，７
２…アドレスカウンタ、９６，９７…像送り指令
入力端子、８４，８５…Ｘアドレス保持回路、１
０３，１０４…書込み用レジスタ保持回路。 FIG. 1 is a diagram showing the general configuration of an image display device,
Fig. 2 is a diagram showing the scanning lines of interlaced scanning, Figs. FIG. 7 is a diagram showing the relationship between data and scanning lines during image feeding when this invention is applied, FIG. 8 is a block diagram showing an example of an interlaced scanning display device according to the invention, and FIG. 9 is a diagram showing the interlaced scanning display device. 10 is a diagram showing the scanning lines on the display screen, FIG. 11 is a diagram showing the relationship between the scanning lines and addresses, and FIG. 12 is a diagram showing the relationship between the scanning lines and addresses. FIG. 13 is a block diagram showing an example of a device to which the present invention is applied when controlling a synchronizing signal generating section. 14...Memory, 15...CRT display, 32...Line synchronization counter, 45...Plane synchronization counter, 71,7
2... Address counter, 96, 97... Image feed command input terminal, 84, 85... X address holding circuit, 1
03,104...Write register holding circuit.

Claims (1)

【特許請求の範囲】 １ クロツクパルスを計数して線同期信号を発生
する線同期カウンタと、上記線同期信号を計数し
て面同期信号を発生する面同期カウンタと、上記
面走査周期毎に上記面同期カウンタに入力される
上記線同期信号の位相をその半周期ずらす手段
と、上記線同期信号を計数してアドレス信号を発
生するアドレスカウンタと、上記線同期カウンタ
の内容及び上記アドレスカウンタの内容をアドレ
スとして読出されるメモリと、上記線同期信号及
び面同期信号と同期して面走査されて上記メモリ
から読出された出力を表示する走査型表示器と、
像送り指令が2N回（Ｎは正の整数）与えられる
毎に上記面同期カウンタの内容に対し、上記メモ
リに供給される読出しアドレス信号を走査線の
2N本分だけずらす手段とを具備する飛越走査型
表示装置。 ２ クロツクパルスを計数して線同期信号を発生
する線同期カウンタと、上記線同期信号を計数し
て面同期信号を発生する面同期カウンタと、上記
面走査周期毎に上記面同期カウンタに入力される
上記線同期信号の位相をその半周期ずらす手段
と、上記線同期信号を計数してアドレス信号を発
生するアドレスカウンタと、上記線同期カウンタ
の内容及び上記アドレスカウンタの内容をアドレ
スとして読出されるメモリと、上記線同期信号及
び面同期信号と同期して面走査されて上記メモリ
から読出された出力を表示する走査型表示器と、
像送り指令が2N回（Ｎは正の整数）与えられる
毎に上記面同期カウンタを制御して上記メモリに
供給される読出しアドレス信号に対して走査線の
2N本分だけずらす手段とを具備する飛越走査型
表示装置。[Scope of Claims] 1. A line synchronization counter that counts clock pulses to generate a line synchronization signal, a surface synchronization counter that counts the line synchronization signals and generates a surface synchronization signal, and a surface synchronization counter that counts clock pulses to generate a surface synchronization signal; means for shifting the phase of the line synchronization signal input to the synchronization counter by half a cycle; an address counter for counting the line synchronization signal to generate an address signal; a memory that is read as an address; and a scanning display that is surface-scanned in synchronization with the line synchronization signal and the surface synchronization signal and displays the output read from the memory;
Every time the image feed command is given 2N times (N is a positive integer), the read address signal supplied to the memory is sent to the scan line for the contents of the surface synchronization counter.
An interlaced scanning display device comprising means for shifting by 2N lines. 2. A line synchronization counter that counts clock pulses and generates a line synchronization signal; a surface synchronization counter that counts the line synchronization signals and generates a surface synchronization signal; and a surface synchronization counter that counts clock pulses and generates a surface synchronization signal; means for shifting the phase of the line synchronization signal by a half period; an address counter for counting the line synchronization signal and generating an address signal; and a memory for reading out the contents of the line synchronization counter and the contents of the address counter as addresses. and a scanning display that displays the output read from the memory after surface scanning is performed in synchronization with the line synchronization signal and the surface synchronization signal;
Every time the image feed command is given 2N times (N is a positive integer), the surface synchronization counter is controlled and the scan line is adjusted in response to the read address signal supplied to the memory.
An interlaced scanning display device comprising means for shifting by 2N lines.