JPS6235554A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS6235554A JPS6235554A JP17676885A JP17676885A JPS6235554A JP S6235554 A JPS6235554 A JP S6235554A JP 17676885 A JP17676885 A JP 17676885A JP 17676885 A JP17676885 A JP 17676885A JP S6235554 A JPS6235554 A JP S6235554A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- polysilicon
- polysilicon film
- high resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、高抵抗部（抵抗素子部分）と低抵抗部（接続
配線部分）とを含むポリシリコン膜を有する半導体装置
、及びその製造方法に関するものである。
配線部分）とを含むポリシリコン膜を有する半導体装置
、及びその製造方法に関するものである。
〈従来の技術〉
近年のＬＳＩの集積化に伴なって、例えば、スタチック
型のメモリ素子等では、セル内の負荷素子に半導体素子
を用いるようになってきている。
型のメモリ素子等では、セル内の負荷素子に半導体素子
を用いるようになってきている。
プロセスの簡易さからポリシリコンにより抵抗素子を形
成するのが盛んである。
成するのが盛んである。
第２図に従来の半導体装置の構造及びその製造工程の一
例を示す。
例を示す。
半導体基板１に活性領域２を形成した後、絶縁膜３を介
して全面にポリシリコン膜４を形成する。
して全面にポリシリコン膜４を形成する。
ポリシリコン膜４をバターニング後、レジスト５をマス
クにして、Ａｓ あるいはＰを高濃度イオン注入し、低
抵抗部（接続配線部分）Ａ、Ｃを形成する。ＢＸは高抵
抗部である。レジスト５を除去し、絶縁膜６を形成した
後、イオン注入した不純物の活性化の為の熱処理を施し
、低抵抗部Ａ’ 、 Ｃ’を形成する。コンタクトホー
ルを開けた後、アルミ配線電極７を設け、半導体装置を
完成する。イオン注入した不純物の活性化の為の熱処理
時に、不純物の横方向拡散により高抵抗部（抵抗素子部
分）Ｂ′の長さはＬからＬ′に縮小される。高抵抗値は
Ｌ′により決定される。
クにして、Ａｓ あるいはＰを高濃度イオン注入し、低
抵抗部（接続配線部分）Ａ、Ｃを形成する。ＢＸは高抵
抗部である。レジスト５を除去し、絶縁膜６を形成した
後、イオン注入した不純物の活性化の為の熱処理を施し
、低抵抗部Ａ’ 、 Ｃ’を形成する。コンタクトホー
ルを開けた後、アルミ配線電極７を設け、半導体装置を
完成する。イオン注入した不純物の活性化の為の熱処理
時に、不純物の横方向拡散により高抵抗部（抵抗素子部
分）Ｂ′の長さはＬからＬ′に縮小される。高抵抗値は
Ｌ′により決定される。
〈発明が解決しようとする問題点〉
しかしながら、上記従来の半導体装置は、その高い抵抗
値の制御ということで、高抵抗部の素子寸法が大きくな
るという問題点を有していた。
値の制御ということで、高抵抗部の素子寸法が大きくな
るという問題点を有していた。
本発明は上記の点に鑑みてなされたものであり、高抵抗
部の素子寸法が非常に小さい半導体装置及びその製造方
法を提供することを目的としているものである。
部の素子寸法が非常に小さい半導体装置及びその製造方
法を提供することを目的としているものである。
く問題点を解決するだめの手段〉
高抵抗部のポリシリコン膜厚を低抵抗部のポリシリコン
膜厚より薄くする。選択酸化法によってポリシリコン膜
を部分的に薄くすることにより上記高抵抗部を形成する
。
膜厚より薄くする。選択酸化法によってポリシリコン膜
を部分的に薄くすることにより上記高抵抗部を形成する
。
〈実施例〉
第１図に、本発明に係る半導体装置の構造及びその製造
工程を示す。
工程を示す。
（１）半導体基板１１に活性領域１２を形成した後、絶
縁膜１３を介して全面にポリシリコン膜１４を３０００
Ａ堆積し、パターニングを施す。
縁膜１３を介して全面にポリシリコン膜１４を３０００
Ａ堆積し、パターニングを施す。
（２）熱酸化により薄いポリシリコン酸化膜１５を形成
した後、ＣＶＤ法で窒化膜（Ｓｉ３Ｎ４）１６を堆積し
、ドライエツチング法でパターニングする。
した後、ＣＶＤ法で窒化膜（Ｓｉ３Ｎ４）１６を堆積し
、ドライエツチング法でパターニングする。
（３）窒化膜１６を酸化マスクとしてロコス酸化膜りを
形成する。窒化膜１６を剥離した後、酸化膜りをイオン
注入のマスクとして、低抵抗部Ｅ。
形成する。窒化膜１６を剥離した後、酸化膜りをイオン
注入のマスクとして、低抵抗部Ｅ。
Ｇに高濃度イオン注入する。Ｆは高抵抗部である。酸化
膜りは、イオン注入のマスク性及び上層ドープドガラス
層からの影響を考慮すると、１０００Ａ以上は必要であ
る。
膜りは、イオン注入のマスク性及び上層ドープドガラス
層からの影響を考慮すると、１０００Ａ以上は必要であ
る。
（４）絶縁膜（ドープドガラス層）１７を堆積した後、
イオン注入した不純物の活性化の為の高温処理を施し、
低抵抗部Ｅ’、Ｇ’を形成する。次に、コンタクトホー
ルを開孔し、アルミ配線電極１８を設けて、半導体装置
を完成する。
イオン注入した不純物の活性化の為の高温処理を施し、
低抵抗部Ｅ’、Ｇ’を形成する。次に、コンタクトホー
ルを開孔し、アルミ配線電極１８を設けて、半導体装置
を完成する。
イオン注入した不純物の活性化の為の熱処理時に、不純
物の横方向拡散により高抵抗部（抵抗素子部分）Ｆ′の
長さはＬからＬ′に縮小される。高抵抗値は、長さ方向
に対してはＬ′、厚み方向は選択酸化後のポリシリコン
膜厚ｄ′で決定される。
物の横方向拡散により高抵抗部（抵抗素子部分）Ｆ′の
長さはＬからＬ′に縮小される。高抵抗値は、長さ方向
に対してはＬ′、厚み方向は選択酸化後のポリシリコン
膜厚ｄ′で決定される。
ｄ’＜２００ＯＡとすることにより、初期膜厚ｄの時と
比べて、オーダー的に抵抗値を増大することができ、Ｌ
′をより小さくすることが可能となる。
比べて、オーダー的に抵抗値を増大することができ、Ｌ
′をより小さくすることが可能となる。
上記実施例に於いては、イオン注入により低抵抗部形成
のための不純物導入を行っているが、イオン注入の代わ
りに熱拡散によってもよい〇〈発明の効果〉 以上詳細に説明したように本発明によれば、高抵抗部（
抵抗素子部分）と低抵抗部（接続配線部分）とを含むポ
リシリコン膜を有する半導体装置に於いて、高抵抗部の
素子寸法を非常に小さくすることかできるものであり、
これにより半導体装置の小型化・高密度化が達成される
ものである。
のための不純物導入を行っているが、イオン注入の代わ
りに熱拡散によってもよい〇〈発明の効果〉 以上詳細に説明したように本発明によれば、高抵抗部（
抵抗素子部分）と低抵抗部（接続配線部分）とを含むポ
リシリコン膜を有する半導体装置に於いて、高抵抗部の
素子寸法を非常に小さくすることかできるものであり、
これにより半導体装置の小型化・高密度化が達成される
ものである。
拵１図は本発明に係る半導体装置の構造及びその製造工
程を示す図、第２図は従来の半導体装置の構造及びその
製造工程の一例を示す図である。 符号の説明 １１：半導体基板、１２：活性領域、 １３．１７ ：絶縁膜、１４：ポリシリコン膜、１５：
薄いポリシリコン酸化膜、１６：窒化膜、１８ニアルミ
配線電極、Ｄ：ロコス酸化膜、Ｅ’、Ｇ’：低抵抗部、
Ｆ′：高抵抗部。 代理人 弁理士 福 士 愛 彦（他２名）莫 １ｌｌ
１２１ ｆつ鳴１ツエ１ｉゴ刷憲示Ｔ図 ＴＡ２ 図
程を示す図、第２図は従来の半導体装置の構造及びその
製造工程の一例を示す図である。 符号の説明 １１：半導体基板、１２：活性領域、 １３．１７ ：絶縁膜、１４：ポリシリコン膜、１５：
薄いポリシリコン酸化膜、１６：窒化膜、１８ニアルミ
配線電極、Ｄ：ロコス酸化膜、Ｅ’、Ｇ’：低抵抗部、
Ｆ′：高抵抗部。 代理人 弁理士 福 士 愛 彦（他２名）莫 １ｌｌ
１２１ ｆつ鳴１ツエ１ｉゴ刷憲示Ｔ図 ＴＡ２ 図
Claims (3)
- （１）高抵抗部（抵抗素子部分）と低抵抗部（接続配線
部分）とを含むポリシリコン膜を有する半導体装置に於
いて、上記高抵抗部のポリシリコン膜厚を上記低抵抗部
のポリシリコン膜厚より薄くしたことを特徴とする半導
体装置。 - （２）高抵抗部（抵抗素子部分）と低抵抗部（接続配線
部分）とを含むポリシリコン膜を有する半導体装置であ
って、上記高抵抗部のポリシリコン膜厚を上記低抵抗部
のポリシリコン膜厚より薄くした半導体装置の製造方法
に於いて、選択酸化法によってポリシリコン膜を部分的
に薄くすることにより上記高抵抗部を形成することを特
徴とする、半導体装置の製造方法。 - （３）選択酸化法によって高抵抗部上に形成されたポリ
シリコン酸化膜をマスクにして、低抵抗部形成のための
不純物イオン注入又は不純物熱拡散を行うことを特徴と
する、特許請求の範囲第（２）項に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17676885A JPS6235554A (ja) | 1985-08-08 | 1985-08-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17676885A JPS6235554A (ja) | 1985-08-08 | 1985-08-08 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235554A true JPS6235554A (ja) | 1987-02-16 |
Family
ID=16019481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17676885A Pending JPS6235554A (ja) | 1985-08-08 | 1985-08-08 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235554A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6468959A (en) * | 1987-09-09 | 1989-03-15 | Nec Corp | Semiconductor device |
-
1985
- 1985-08-08 JP JP17676885A patent/JPS6235554A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6468959A (en) * | 1987-09-09 | 1989-03-15 | Nec Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63205944A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS6235554A (ja) | 半導体装置及びその製造方法 | |
| JPH06140421A (ja) | 薄膜トランジスタの製造方法 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JPS6235555A (ja) | 半導体装置及びその製造方法 | |
| JPS603157A (ja) | 半導体装置の製造方法 | |
| KR100244411B1 (ko) | 반도체장치 제조방법 | |
| US6630405B1 (en) | Method of gate patterning for sub-0.1 μm technology | |
| JPS5952878A (ja) | 半導体装置の製造方法 | |
| JPH04338650A (ja) | 半導体装置の製造方法 | |
| JPH0582734A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH01181469A (ja) | 半導体装置およびその製造方法 | |
| JPS62281351A (ja) | 半導体装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPH06181310A (ja) | 半導体装置の製造方法 | |
| JPH0274042A (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS61150338A (ja) | 半導体装置の製造方法 | |
| JPS62128542A (ja) | 半導体装置の製造方法 | |
| JPH0267728A (ja) | 素子分離用酸化膜の形成方法 | |
| JPS58130569A (ja) | 半導体装置の製造方法 | |
| JPS62189755A (ja) | 半導体装置の製造方法 | |
| JPH04321233A (ja) | 半導体装置の製造方法 | |
| JPH01305575A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 |