JPS62299098A - 印刷配線基板の実装方法 - Google Patents
印刷配線基板の実装方法Info
- Publication number
- JPS62299098A JPS62299098A JP14223286A JP14223286A JPS62299098A JP S62299098 A JPS62299098 A JP S62299098A JP 14223286 A JP14223286 A JP 14223286A JP 14223286 A JP14223286 A JP 14223286A JP S62299098 A JPS62299098 A JP S62299098A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- conductive
- solder paste
- conductive foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 239000011888 foil Substances 0.000 claims description 43
- 229910000679 solder Inorganic materials 0.000 claims description 32
- 238000005476 soldering Methods 0.000 claims description 11
- 230000007547 defect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
（産業上の利用分野）
本発明は、本体部の端面から等間隔で導出された多数の
接続端子を有し面実装される電子部品の印刷配線基板に
関するものである。
接続端子を有し面実装される電子部品の印刷配線基板に
関するものである。
（発明の概要）
本発明は、本体部の端面から等間隔で導出された多数の
接続端子を有し面実装される電子部品の印刷配線基板に
おいて、前２印刷配線Ｕ板上の導電箔群のうち両端に位
置する導電箔に対してリフローはんだ付のためのはんだ
ペーストを前記両端に位置する導電箔の面積より充分に
大きく塗布することにより、面実装される電子部品の接
続端子の接続不良を防出するようにしたものである。
接続端子を有し面実装される電子部品の印刷配線基板に
おいて、前２印刷配線Ｕ板上の導電箔群のうち両端に位
置する導電箔に対してリフローはんだ付のためのはんだ
ペーストを前記両端に位置する導電箔の面積より充分に
大きく塗布することにより、面実装される電子部品の接
続端子の接続不良を防出するようにしたものである。
（従来の技術）
従来、本体部の端面から等間隔で導出された多数の接続
端子を有する面実装部品を印刷配線Ｖ板に半田付けする
場合には、上記面実装部品の多数の接続端子を上記印刷
配線基板上に等間隔ぐ配置ｊ９された導電箔のそれぞれ
に予じめ上記印刷配線基板上に第３図のように設けた−
まんだペースト６によって接合するりフＯ−はんだ付（
プ法が採用される。例えば、日刊工業新聞社出版の第２
６５第６号Ｐ、４５−４７にリフ【］−ソルダリングに
ついて説明されている。
端子を有する面実装部品を印刷配線Ｖ板に半田付けする
場合には、上記面実装部品の多数の接続端子を上記印刷
配線基板上に等間隔ぐ配置ｊ９された導電箔のそれぞれ
に予じめ上記印刷配線基板上に第３図のように設けた−
まんだペースト６によって接合するりフＯ−はんだ付（
プ法が採用される。例えば、日刊工業新聞社出版の第２
６５第６号Ｐ、４５−４７にリフ【］−ソルダリングに
ついて説明されている。
（発明が解決しようとする問題点）
しかし従来の印刷配線基板への面実装部品の取付法では
、フラットパックｔＣ等の面実装部品は第２図に示すよ
うに印刷配線基板１へ電子部品２の接続端子３．３・・
・に対応する関係位置へ導電箔４．４・・・を配冒し、
第４図に例示するように接続端子３．３・・・と導電箔
４．４・・・との間をリフローはんだ付は方法によって
はんだ付けを行なった場合、はんだ５が接続端子に接触
せずに第４図のＡ部分で示すように両端に位置する導電
箔と接ＶＣ端子が接続不良を起こしてしまうという欠点
があった。これは、電子部品２の接続端子３．３・・・
のうら両端に位置する接続端子のみ他のすべての接続端
子の成形角度よりばらつきが非常に大きいために発生す
るものと考えられる。そこで両端に位置する接Ｒｇ子の
接続不良の欠点を除去するため、接続端子の曲がりの矯
正を行なう必要がある。このような接続端子の矯正は、
ビンセット等を用いて人手により一本ずつ行うことも可
能であるが、作業能率が極めて悪く、製造原価高をまね
くとともに、接続端子の角度調節が非常に困難であった
。
、フラットパックｔＣ等の面実装部品は第２図に示すよ
うに印刷配線基板１へ電子部品２の接続端子３．３・・
・に対応する関係位置へ導電箔４．４・・・を配冒し、
第４図に例示するように接続端子３．３・・・と導電箔
４．４・・・との間をリフローはんだ付は方法によって
はんだ付けを行なった場合、はんだ５が接続端子に接触
せずに第４図のＡ部分で示すように両端に位置する導電
箔と接ＶＣ端子が接続不良を起こしてしまうという欠点
があった。これは、電子部品２の接続端子３．３・・・
のうら両端に位置する接続端子のみ他のすべての接続端
子の成形角度よりばらつきが非常に大きいために発生す
るものと考えられる。そこで両端に位置する接Ｒｇ子の
接続不良の欠点を除去するため、接続端子の曲がりの矯
正を行なう必要がある。このような接続端子の矯正は、
ビンセット等を用いて人手により一本ずつ行うことも可
能であるが、作業能率が極めて悪く、製造原価高をまね
くとともに、接続端子の角度調節が非常に困難であった
。
また、特許出願公開昭６１−１２０５２にフラットパッ
ク部品のリード矯正方法が開示されている。
ク部品のリード矯正方法が開示されている。
しかし、成形機があらゆるフラットパックＩＣの接続端
子の成形を行なうため、接続端子を加圧する型を非常に
多く必要とするし、しかも接続端子のスプリングバック
などの影響を無くし、精密に矯正する型の設計は非常に
困難であるという欠点があった。しかるに、この欠点が
面部品実装工程の増加による製造原価高をまねいた。
子の成形を行なうため、接続端子を加圧する型を非常に
多く必要とするし、しかも接続端子のスプリングバック
などの影響を無くし、精密に矯正する型の設計は非常に
困難であるという欠点があった。しかるに、この欠点が
面部品実装工程の増加による製造原価高をまねいた。
本発明はこのような従来の欠点を解消するものであり、
その目的とすることは印刷配線基板上に等開隔で配設さ
れた導電箔群のうち両端に位置する導電箔と相対する面
実装電子部品の接続端子とのｔよんだによる接続不良を
防止することができる印刷配置ｉ１基板への面実装部品
の取付法を提供することにある。
その目的とすることは印刷配線基板上に等開隔で配設さ
れた導電箔群のうち両端に位置する導電箔と相対する面
実装電子部品の接続端子とのｔよんだによる接続不良を
防止することができる印刷配置ｉ１基板への面実装部品
の取付法を提供することにある。
（問題点を解決するための手段）
前記問題点を解決するために本発明は、印刷配線基板上
の導電箔群のうち両端に位置する導電的に対してリフロ
ーはんだ付けのためのはんだペーストを前記両端に位置
する８１電泗の面積より充分に大きく孕布し、はんだに
よるｆｌ続不良を防止するようにした。
の導電箔群のうち両端に位置する導電的に対してリフロ
ーはんだ付けのためのはんだペーストを前記両端に位置
する８１電泗の面積より充分に大きく孕布し、はんだに
よるｆｌ続不良を防止するようにした。
（作用）
この取付法によると、はんだペーストは導電箔群のうち
両端に位置する導電箔に対して、前記両端に位置する導
電箔の面積より充分に大きく、かつ、隣接する導電的が
ない方向に塗布されるため、スクリーン印刷等の手法で
多少の位置ずれを生じても互に隣合うはんだペーストと
接触することなく一様に塗布することができ、リフロー
はんだ付は時にはんだペーストは前記両端に位置する導
電箔の部分に表面張力で引き寄せられ、隣接する導電箔
との間で短絡することなく、前記両端に位置する導電箔
と相対する接続端子との間で接続不良を起こすことが防
止される。
両端に位置する導電箔に対して、前記両端に位置する導
電箔の面積より充分に大きく、かつ、隣接する導電的が
ない方向に塗布されるため、スクリーン印刷等の手法で
多少の位置ずれを生じても互に隣合うはんだペーストと
接触することなく一様に塗布することができ、リフロー
はんだ付は時にはんだペーストは前記両端に位置する導
電箔の部分に表面張力で引き寄せられ、隣接する導電箔
との間で短絡することなく、前記両端に位置する導電箔
と相対する接続端子との間で接続不良を起こすことが防
止される。
（実施例）
以下、本発明について実施例の図面と共に説明する。第
１図は本発明の一実施例を示し、印刷配線基板１の導電
箔４．４・・・の並列配置の群のうち両端に位置する導
電的に対してはんだペースト６を前記両端に位ｄする導
電的の面積より２〜３倍前後に大きく、かつ、隣接する
導電箔がない方向に塗布し、次いで面実装部品２を搭載
してリフローはんだ付けする。このようにリフローはん
だ飼けすると、前記両端に位置する導電箔に塗布された
はんだペーストは、互に隣合うはんだペーストと交わる
ことなく、前記両端に位置する導電箔において溶融され
、はんだ５となる。したがって、前述したように電子部
品２の接続端子３，３・・・のうち両端に位置する接続
端子の成形角度のばらつきが非常に大きい為、はんだ５
が接続端子に接触せずに第４図のＡ部分で示すように両
端に位置する導電箔と接続端子が接続不良を起こす恐れ
は全くなくなるのである。ここで、前記はんだペースト
の塗布面積を２〜３倍前徴に選ｌυだ理由を説明する。
１図は本発明の一実施例を示し、印刷配線基板１の導電
箔４．４・・・の並列配置の群のうち両端に位置する導
電的に対してはんだペースト６を前記両端に位ｄする導
電的の面積より２〜３倍前後に大きく、かつ、隣接する
導電箔がない方向に塗布し、次いで面実装部品２を搭載
してリフローはんだ付けする。このようにリフローはん
だ飼けすると、前記両端に位置する導電箔に塗布された
はんだペーストは、互に隣合うはんだペーストと交わる
ことなく、前記両端に位置する導電箔において溶融され
、はんだ５となる。したがって、前述したように電子部
品２の接続端子３，３・・・のうち両端に位置する接続
端子の成形角度のばらつきが非常に大きい為、はんだ５
が接続端子に接触せずに第４図のＡ部分で示すように両
端に位置する導電箔と接続端子が接続不良を起こす恐れ
は全くなくなるのである。ここで、前記はんだペースト
の塗布面積を２〜３倍前徴に選ｌυだ理由を説明する。
はんだペースト塗布量を多くするほど、接続の不良率は
小さくなる。しかし、はｌυだペーストの塗布量をあま
り多くすると、互に隣合うはんだペーストが交わり、導
電的間で余剰分のｔまんだによる短絡事故が発生する恐
れがある。また、はんだペースト塗布面積が導電箔面積
と同等位だと、短絡事故の発生する恐れはなくなるが、
接続の不良率が大きくなる。そこで、はんだペースト塗
布量とはんだ欠陥不良率の関係を調べてみると、両端に
位置する導電箔に対してはんだペーストを前記両端に位
置する導電箔の面積より２〜３倍前後に大きく塗布する
ように選ぶと、不良率が最小となり、適正であることが
分かる。
小さくなる。しかし、はｌυだペーストの塗布量をあま
り多くすると、互に隣合うはんだペーストが交わり、導
電的間で余剰分のｔまんだによる短絡事故が発生する恐
れがある。また、はんだペースト塗布面積が導電箔面積
と同等位だと、短絡事故の発生する恐れはなくなるが、
接続の不良率が大きくなる。そこで、はんだペースト塗
布量とはんだ欠陥不良率の関係を調べてみると、両端に
位置する導電箔に対してはんだペーストを前記両端に位
置する導電箔の面積より２〜３倍前後に大きく塗布する
ように選ぶと、不良率が最小となり、適正であることが
分かる。
以上のような実施例において、印刷配線基板１の導電箔
４，４・・・の並列配置の群のうち両端に位置する導電
箔に対し−（はんだペースト６を前記両端に位置する導
電箔の面積より２〜３倍前後に大きく、かつ、隣接する
導電箔がない方向に塗布し、接続端子３．３・・・のう
ち両端に位置する接続端子の成形角度のばらつきが１０
〜２０°あるフラットパックＩＣ等の面実装部品を搭載
してリフローはんだ付けしても、接続不良事故を起こす
ことがなく、良好なはんだ付けができる。
４，４・・・の並列配置の群のうち両端に位置する導電
箔に対し−（はんだペースト６を前記両端に位置する導
電箔の面積より２〜３倍前後に大きく、かつ、隣接する
導電箔がない方向に塗布し、接続端子３．３・・・のう
ち両端に位置する接続端子の成形角度のばらつきが１０
〜２０°あるフラットパックＩＣ等の面実装部品を搭載
してリフローはんだ付けしても、接続不良事故を起こす
ことがなく、良好なはんだ付けができる。
（発明の効果）
本発明は以上説明したように、印刷配線基数上に等間隔
で配設された導電箔群のうら両端に位置する導電箔の面
積より２〜３倍前後に大きく、かつ、隣接する導電箔が
ない方向に塗布するため、はんだ吊の調整が非常に容易
にでき、リフローはんだ付は時のフラットパックＩＣ等
の接続不良率を大幅に下げることができる。また、従来
のフラットパックＩＣ等の接続端子の曲がりの矯正を行
なう必要がない為、実装工程を著しく簡素化でき、製造
原画を抑える等の効果を達成できるものである。
で配設された導電箔群のうら両端に位置する導電箔の面
積より２〜３倍前後に大きく、かつ、隣接する導電箔が
ない方向に塗布するため、はんだ吊の調整が非常に容易
にでき、リフローはんだ付は時のフラットパックＩＣ等
の接続不良率を大幅に下げることができる。また、従来
のフラットパックＩＣ等の接続端子の曲がりの矯正を行
なう必要がない為、実装工程を著しく簡素化でき、製造
原画を抑える等の効果を達成できるものである。
第１図ａは本発明の一実施例を示す正面図、第１図すは
その部分拡大斜視図、第２図は一般的なフラットバック
ＩＣを印刷配線１に板へ搭載することを示す説明用斜視
図、第３図ａは従来のはんだペースト塗布例を示す正面
図、第３ＦＡｂはその部分拡大斜視図、第４図ａは一般
的なフラットパックＩＣが印舅配Ｉ２基板にはんだ付け
された状態を示す正面図、第４図すはその部分拡大斜視
図である。 １・・・印刷配線基板 ２・・・面実装部品 ３・・・接続端子 ４・・・３ｇ導電 箔・・・はんだ ６・・・はんだペースト Ａ・・・はんだによる接続不良 出願人 セイコー電子工業株式会社 代理人 弁理士 最 上 務 （他１名） 図面の浄書（内容に変更なし） 第１図 第２図 図面の浄書（内容に変更なし） 図面の浄書（内容に変更なし） 手 続 補 正 −１Ｆ （方式） ％式％ ２発明の名称 団刷配線基板の実装方法 ｌ 補正とする者 昭和６１年 ８月２６Ｂ
その部分拡大斜視図、第２図は一般的なフラットバック
ＩＣを印刷配線１に板へ搭載することを示す説明用斜視
図、第３図ａは従来のはんだペースト塗布例を示す正面
図、第３ＦＡｂはその部分拡大斜視図、第４図ａは一般
的なフラットパックＩＣが印舅配Ｉ２基板にはんだ付け
された状態を示す正面図、第４図すはその部分拡大斜視
図である。 １・・・印刷配線基板 ２・・・面実装部品 ３・・・接続端子 ４・・・３ｇ導電 箔・・・はんだ ６・・・はんだペースト Ａ・・・はんだによる接続不良 出願人 セイコー電子工業株式会社 代理人 弁理士 最 上 務 （他１名） 図面の浄書（内容に変更なし） 第１図 第２図 図面の浄書（内容に変更なし） 図面の浄書（内容に変更なし） 手 続 補 正 −１Ｆ （方式） ％式％ ２発明の名称 団刷配線基板の実装方法 ｌ 補正とする者 昭和６１年 ８月２６Ｂ
Claims (1)
- 本体部の端面から等間隔で導出された多数の接続端子
を有し面実装される電子部品を印刷配線基板上に搭載し
、前記電子部品の多数の接続端子を前記印刷配線基板上
に等間隔で配設された導電箔のそれぞれにリフローはん
だ付けによって固定するものにおいて、前記印刷配線基
板上の導電箔群のうち両端に位置する導電箔に対してリ
フローはんだ付けのためのはんだペーストを前記両端に
位置する導電箔の面積より充分に大きく塗布したことを
特徴とする印刷配線基板の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14223286A JPS62299098A (ja) | 1986-06-18 | 1986-06-18 | 印刷配線基板の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14223286A JPS62299098A (ja) | 1986-06-18 | 1986-06-18 | 印刷配線基板の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62299098A true JPS62299098A (ja) | 1987-12-26 |
Family
ID=15310496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14223286A Pending JPS62299098A (ja) | 1986-06-18 | 1986-06-18 | 印刷配線基板の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62299098A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01259594A (ja) * | 1988-04-08 | 1989-10-17 | Fujitsu Ltd | 印刷配線板の実装方法 |
| JPH09186445A (ja) * | 1997-02-10 | 1997-07-15 | Fujitsu Ltd | ソルダークリームの印刷方法 |
-
1986
- 1986-06-18 JP JP14223286A patent/JPS62299098A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01259594A (ja) * | 1988-04-08 | 1989-10-17 | Fujitsu Ltd | 印刷配線板の実装方法 |
| JPH09186445A (ja) * | 1997-02-10 | 1997-07-15 | Fujitsu Ltd | ソルダークリームの印刷方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3063709B2 (ja) | 電子部品の実装構造、搭載用基板および電子部品の搭載方法 | |
| US6612023B1 (en) | Method for registering a component lead with a U-shaped metalized pad | |
| JPH03145186A (ja) | 半導体モジュール | |
| JPH03120789A (ja) | プリント配線板への電子部品取付法 | |
| JPH0745346A (ja) | チップ部品用ソケット | |
| CN1765160B (zh) | 用于使两个电路板电和机械连接的方法 | |
| JPS62299098A (ja) | 印刷配線基板の実装方法 | |
| JPS6058600B2 (ja) | 印刷配線基板への電子部品の取付法 | |
| JP2912308B2 (ja) | 表面実装部品の半田付け構造 | |
| JP2961880B2 (ja) | プリント基板における一方の面の回路パターンと他方の面の回路パターンとの接続方法 | |
| JPH0533571U (ja) | プリント基板装置 | |
| JPH0229396A (ja) | 電子部品の実装方法及び装置 | |
| JPH0364876A (ja) | 電子部品のリード端子取付方法 | |
| JPH0760924B2 (ja) | 電子部品の配設方法 | |
| JP2914980B2 (ja) | 多端子電子部品の表面実装構造 | |
| JP3082599B2 (ja) | コネクタの半田付け方法 | |
| JPS61148851A (ja) | 半導体装置 | |
| JPH04373156A (ja) | クリーム半田接続方法 | |
| JPS62243393A (ja) | プリント基板 | |
| JPH0923099A (ja) | 半導体部品およびその実装方法 | |
| JPH0710969U (ja) | プリント基板 | |
| JPH04101492A (ja) | 電子部品の基板実装構造 | |
| JPH04345083A (ja) | 三次元実装プリント配線板及びその製造方法 | |
| JPH03167889A (ja) | モジュール基板の接続構造 | |
| JPH08102596A (ja) | 面実装部品の実装方法 |