JPH08102596A - 面実装部品の実装方法 - Google Patents
面実装部品の実装方法Info
- Publication number
- JPH08102596A JPH08102596A JP6236758A JP23675894A JPH08102596A JP H08102596 A JPH08102596 A JP H08102596A JP 6236758 A JP6236758 A JP 6236758A JP 23675894 A JP23675894 A JP 23675894A JP H08102596 A JPH08102596 A JP H08102596A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- mounting
- sub
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Combinations Of Printed Boards (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 端子ピッチの異なる面実装部品を混在使用し
ても実装の信頼性及び品質を高めることができるように
する。 【構成】 端子ピッチの異なる複数の面実装部品チップ
部品３ａ，３ｂをプリント基板１に実装するに際し、実
装対象の面実装部品３ａ，３ｂを端子ピッチの寸法範囲
に応じてグループ分けし、グループ毎に異なる基板面、
すなわち、表面１ａ及び裏面１ｂにチップ部品３ａとチ
ップ部品３ｂを分けて実装し、はんだ印刷厚みを適正値
に入るようにし、はんだオープン、はんだブリッジ等を
低減する。更に、実装面を増やすために設けられたサブ
プリント基板２に対しても、同様のグループ化によって
チップ部品４ａ，４ｂを実装する。
ても実装の信頼性及び品質を高めることができるように
する。 【構成】 端子ピッチの異なる複数の面実装部品チップ
部品３ａ，３ｂをプリント基板１に実装するに際し、実
装対象の面実装部品３ａ，３ｂを端子ピッチの寸法範囲
に応じてグループ分けし、グループ毎に異なる基板面、
すなわち、表面１ａ及び裏面１ｂにチップ部品３ａとチ
ップ部品３ｂを分けて実装し、はんだ印刷厚みを適正値
に入るようにし、はんだオープン、はんだブリッジ等を
低減する。更に、実装面を増やすために設けられたサブ
プリント基板２に対しても、同様のグループ化によって
チップ部品４ａ，４ｂを実装する。
Description
【０００１】
【産業上の利用分野】本発明は、面実装部品をプリント
基板ヘ実装するための面実装部品の実装方法に関するも
のである。
基板ヘ実装するための面実装部品の実装方法に関するも
のである。
【０００２】
【従来の技術】電子部品が実装されるプリント基板にお
いて高密度実装を図る手段として、リード線を微小化し
た（或いはリード線を無くした）チップ部品（面実装部
品）を電子部品として用い、これを基板の表面に直接実
装する方法がある。
いて高密度実装を図る手段として、リード線を微小化し
た（或いはリード線を無くした）チップ部品（面実装部
品）を電子部品として用い、これを基板の表面に直接実
装する方法がある。
【０００３】このような面実装部品の端子ピッチは、
２．５４ｍｍ、１．２７ｍｍ、１．０８ｍｍ、０．８ｍ
ｍ、０．６５ｍｍ、０．５ｍｍ、０．４ｍｍ、０．３ｍ
ｍ等の様に種々あり、従来より、これらの端子ピッチが
混在した状態でプリント基板に実装されている。
２．５４ｍｍ、１．２７ｍｍ、１．０８ｍｍ、０．８ｍ
ｍ、０．６５ｍｍ、０．５ｍｍ、０．４ｍｍ、０．３ｍ
ｍ等の様に種々あり、従来より、これらの端子ピッチが
混在した状態でプリント基板に実装されている。
【０００４】
【発明が解決しようとする課題】しかしながら、実装に
際しては、プリント基板のフットプリント部へ供給する
はんだペーストの適正塗布厚が端子ピッチに応じて異な
っている。このため、端子ピッチの広い部品と狭い部品
を混在させた場合、はんだペースト塗布厚を厚くしてリ
フローソルダリングをすると、端子ピッチの狭い部品で
は端子間のはんだブリッジを多発し、逆に、はんだペー
スト塗布厚を薄くすると、端子ピッチの広い部品ではプ
リント基板のフットプリント部とチップ部品の端子間に
はんだ末接合（はんだオープン）部が多発するという問
題がある。
際しては、プリント基板のフットプリント部へ供給する
はんだペーストの適正塗布厚が端子ピッチに応じて異な
っている。このため、端子ピッチの広い部品と狭い部品
を混在させた場合、はんだペースト塗布厚を厚くしてリ
フローソルダリングをすると、端子ピッチの狭い部品で
は端子間のはんだブリッジを多発し、逆に、はんだペー
スト塗布厚を薄くすると、端子ピッチの広い部品ではプ
リント基板のフットプリント部とチップ部品の端子間に
はんだ末接合（はんだオープン）部が多発するという問
題がある。
【０００５】また、プリント基板は、面実装部品の実装
面は表面と裏面の２面に限られ、例えば、ＳＯＰ(Small
Outline Package) 、ＱＦＰ(Quad Flat Package) 等の
端子（電極）ピッチは上記した様に多種にわたり、混在
は避けられない。このため、はんだペースト印刷版（ス
テンシル）をハーフエッチを行いはんだ印刷量を調整す
る等の手段を講じるが、ハーフエッチ部にはんだペース
トが残留するという不具合を生じている。
面は表面と裏面の２面に限られ、例えば、ＳＯＰ(Small
Outline Package) 、ＱＦＰ(Quad Flat Package) 等の
端子（電極）ピッチは上記した様に多種にわたり、混在
は避けられない。このため、はんだペースト印刷版（ス
テンシル）をハーフエッチを行いはんだ印刷量を調整す
る等の手段を講じるが、ハーフエッチ部にはんだペース
トが残留するという不具合を生じている。
【０００６】本発明は、端子ピッチの異なる面実装部品
を混在使用しても実装の信頼性及び品質を高めることが
可能な面実装部品の実装方法を提供することを目的とし
ている。
を混在使用しても実装の信頼性及び品質を高めることが
可能な面実装部品の実装方法を提供することを目的とし
ている。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明は、端子ピッチの異なる複数の面実装部
品をプリント基板に実装するに際し、実装対象の面実装
部品を端子ピッチの寸法範囲に応じてグループ分けし、
グループ毎に異なる基板面へ実装するようにしている。
めに、この発明は、端子ピッチの異なる複数の面実装部
品をプリント基板に実装するに際し、実装対象の面実装
部品を端子ピッチの寸法範囲に応じてグループ分けし、
グループ毎に異なる基板面へ実装するようにしている。
【０００８】前記プリント基板は、メインプリント基板
とサブプリント基板から成り、両者を多層状態に一体化
する構成にすることができる。
とサブプリント基板から成り、両者を多層状態に一体化
する構成にすることができる。
【０００９】この場合、メインプリント基板とサブプリ
ント基板の一体化には、種々の方法がある。具体的に
は、前記サブプリント基板の両面に面実装部品を実装
し、メインプリント基板に対してスルーホールとピンを
用いて結合する、前記メインプリント基板と前記サブ
プリント基板の接合面には面実装部品を設けず、両者の
結合は接合領域に設けたフットプリントを介して行う、
前記メインプリント基板の前記サブプリント基板に対
面する部分を開口させ、前記メインプリント基板と前記
サブプリント基板の結合は、各々の基板の前記開口周囲
の接合部に設けたフットプリントを介して行う、の３方
法がある。
ント基板の一体化には、種々の方法がある。具体的に
は、前記サブプリント基板の両面に面実装部品を実装
し、メインプリント基板に対してスルーホールとピンを
用いて結合する、前記メインプリント基板と前記サブ
プリント基板の接合面には面実装部品を設けず、両者の
結合は接合領域に設けたフットプリントを介して行う、
前記メインプリント基板の前記サブプリント基板に対
面する部分を開口させ、前記メインプリント基板と前記
サブプリント基板の結合は、各々の基板の前記開口周囲
の接合部に設けたフットプリントを介して行う、の３方
法がある。
【００１０】
【作用】上記した手段によれば、はんだ不良が、はんだ
印刷版厚さと端子ピッチの不整合に起因することに着目
し、端子寸法が大きく異なる面実装部品の混在実装を避
け、はんだ印刷版厚さが或る値にした時、これによって
はんだ不良が生じないような端子ピッチまでの面実装部
品をまとめて１つのグループとし、これらを相互に異な
る基板面に実装している。これにより、はんだオープ
ン、はんだブリッジ等のはんだ不良を低減でき、製品の
品質及び信頼性の向上が可能になる。
印刷版厚さと端子ピッチの不整合に起因することに着目
し、端子寸法が大きく異なる面実装部品の混在実装を避
け、はんだ印刷版厚さが或る値にした時、これによって
はんだ不良が生じないような端子ピッチまでの面実装部
品をまとめて１つのグループとし、これらを相互に異な
る基板面に実装している。これにより、はんだオープ
ン、はんだブリッジ等のはんだ不良を低減でき、製品の
品質及び信頼性の向上が可能になる。
【００１１】１枚のプリント基板では、確保できる実装
面は２面にすぎない。そこで、サブプリント基板を設
け、これをメインプリント基板に結合するようにすれ
ば、更に２面をかくほすることができ、実装できる面実
装部品の種類を増やすことができる。
面は２面にすぎない。そこで、サブプリント基板を設
け、これをメインプリント基板に結合するようにすれ
ば、更に２面をかくほすることができ、実装できる面実
装部品の種類を増やすことができる。
【００１２】メインプリント基板とサブプリント基板の
結合は、スルーホールとピンを用いれば、はんだ付けに
より固定でき、或いは、接合領域に面実装部品を実装し
なくともよい場合にはフットプリントを用いて固定でき
る。また、メインプリント基板側に開口を設け、この開
口にサブプリント基板の片面の面実装部品を埋設するよ
うに重ねてフットプリントにより接続することもでき
る。いずれの結合（固定）手段も構成的に簡単でありな
がら、メインプリント基板とサブプリント基板の一体化
を確実に行うことができる。
結合は、スルーホールとピンを用いれば、はんだ付けに
より固定でき、或いは、接合領域に面実装部品を実装し
なくともよい場合にはフットプリントを用いて固定でき
る。また、メインプリント基板側に開口を設け、この開
口にサブプリント基板の片面の面実装部品を埋設するよ
うに重ねてフットプリントにより接続することもでき
る。いずれの結合（固定）手段も構成的に簡単でありな
がら、メインプリント基板とサブプリント基板の一体化
を確実に行うことができる。
【００１３】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００１４】〔実施例１〕図１は本発明による面実装部
品の実装方法に基づく面実装部品の実装状況を示す分解
図である。
品の実装方法に基づく面実装部品の実装状況を示す分解
図である。
【００１５】本実施例におけるプリント基板は、実装面
を増やすためにメインプリント基板１とサブプリント基
板２から構成され、サブプリント基板２はメインプリン
ト基板１に重ねた状態で実装される。メインプリント基
板１の表面１ａ及び裏面１ｂには、複数のチップ部品３
ａ，３ｂ（面実装部品）が実装されている。同様に、サ
ブプリント基板２の表面２ａ及び裏面２ｂには、複数の
チップ部品４ａ，４ｂ（面実装部品）が実装されてい
る。
を増やすためにメインプリント基板１とサブプリント基
板２から構成され、サブプリント基板２はメインプリン
ト基板１に重ねた状態で実装される。メインプリント基
板１の表面１ａ及び裏面１ｂには、複数のチップ部品３
ａ，３ｂ（面実装部品）が実装されている。同様に、サ
ブプリント基板２の表面２ａ及び裏面２ｂには、複数の
チップ部品４ａ，４ｂ（面実装部品）が実装されてい
る。
【００１６】図２はチップ部品の端子ピッチとプリント
基板に形成されるフットプリント幅及びはんだペースト
の適正塗布厚の関係を示す特性図である。図２から明ら
かなように、斜線で示す適正領域を外れると、はんだオ
ープンを生じ、或いは、はんだブリッジ等のはんだ不良
を生じる。したがって、はんだ印刷版厚と端子ピッチ
（及びフットプリント幅）との関係を厳密に規制する必
要がある。
基板に形成されるフットプリント幅及びはんだペースト
の適正塗布厚の関係を示す特性図である。図２から明ら
かなように、斜線で示す適正領域を外れると、はんだオ
ープンを生じ、或いは、はんだブリッジ等のはんだ不良
を生じる。したがって、はんだ印刷版厚と端子ピッチ
（及びフットプリント幅）との関係を厳密に規制する必
要がある。
【００１７】そこで、本発明においては、端子ピッチの
寸法が接近しているチップ部品を１つのグループとし、
これを一括して１つの基板面に実装している。すなわ
ち、メインプリント基板１の表面１ａには、端子ピッチ
が１．２７ｍｍ以上のチップ部品３ａを実装し、また、
裏面１ｂには、１．２７ｍｍ未満０．８ｍｍ以上のチッ
プ部品３ｂを実装する。また、サブプリント基板２の表
面２ａには、端子ピッチが０．５ｍｍ以下のチップ部品
４ａを実装し、裏面２ｂには０．８ｍｍ未満０．６５ｍ
ｍ以上のチップ部品４ｂを実装する。
寸法が接近しているチップ部品を１つのグループとし、
これを一括して１つの基板面に実装している。すなわ
ち、メインプリント基板１の表面１ａには、端子ピッチ
が１．２７ｍｍ以上のチップ部品３ａを実装し、また、
裏面１ｂには、１．２７ｍｍ未満０．８ｍｍ以上のチッ
プ部品３ｂを実装する。また、サブプリント基板２の表
面２ａには、端子ピッチが０．５ｍｍ以下のチップ部品
４ａを実装し、裏面２ｂには０．８ｍｍ未満０．６５ｍ
ｍ以上のチップ部品４ｂを実装する。
【００１８】このような実装方法により、はんだオープ
ンやはんだブリッジを著しく低減することが可能にな
る。この結果、はんだ補修作業の低減が図れ、且つ、は
んだ補修に伴うはんだ鏝の熱によるフットプリント部の
剥がれ、端子（電極部）及びフットプリント部の銅とは
んだの拡散層の増大によってはんだ接合部が脆くなり、
はんだ接合の信頼性が著しく劣化するのを防止すること
ができる。また、補修によってフットプリント間の絶縁
性の劣化が防止され、品質及び信頼性の向上が可能にな
る。
ンやはんだブリッジを著しく低減することが可能にな
る。この結果、はんだ補修作業の低減が図れ、且つ、は
んだ補修に伴うはんだ鏝の熱によるフットプリント部の
剥がれ、端子（電極部）及びフットプリント部の銅とは
んだの拡散層の増大によってはんだ接合部が脆くなり、
はんだ接合の信頼性が著しく劣化するのを防止すること
ができる。また、補修によってフットプリント間の絶縁
性の劣化が防止され、品質及び信頼性の向上が可能にな
る。
【００１９】サブプリント基板２の両端部にはスルーホ
ール５が設けられ、このスルーホール５にはピン６の上
端が嵌入されている。一方、メインプリント基板１側に
は、ピン６に対向する位置にスルーホール７が設けられ
ている。
ール５が設けられ、このスルーホール５にはピン６の上
端が嵌入されている。一方、メインプリント基板１側に
は、ピン６に対向する位置にスルーホール７が設けられ
ている。
【００２０】メインプリント基板１及びサブプリント基
板２の部品実装が完了すると、メインプリント基板１の
スルーホール７にサブプリント基板２のピン６を位置決
めし、この状態のままピン６をスルーホール７に嵌入
し、はんだ接続（これには赤外線、はんだ槽等を用い
る）を行えば、メインプリント基板１とサブプリント基
板２が一体化される。
板２の部品実装が完了すると、メインプリント基板１の
スルーホール７にサブプリント基板２のピン６を位置決
めし、この状態のままピン６をスルーホール７に嵌入
し、はんだ接続（これには赤外線、はんだ槽等を用い
る）を行えば、メインプリント基板１とサブプリント基
板２が一体化される。
【００２１】〔実施例２〕図３は本発明による面実装部
品の実装方法の第２例に基づく面実装部品の実装状況を
示す分解図である。なお、図３においては、図１と同一
であるものには同一引用数字を用いたので、以下におい
ては重複する説明を省略する。
品の実装方法の第２例に基づく面実装部品の実装状況を
示す分解図である。なお、図３においては、図１と同一
であるものには同一引用数字を用いたので、以下におい
ては重複する説明を省略する。
【００２２】本実施例は、メインプリント基板１とサブ
プリント基板２が対向する面（接合領域）にはチップ部
品（面実装部品）を実装せず、この部分には、はんだ接
合用のフットプリント８，９を設け、更に、スルーホー
ル５，７に代えて貫通孔１０，１１を設ける構成にして
いる。この貫通孔１０，１１には位置決めピン１２が挿
入され、メインプリント基板１とサブプリント基板２を
接合する際の位置決め部材として用いられる。
プリント基板２が対向する面（接合領域）にはチップ部
品（面実装部品）を実装せず、この部分には、はんだ接
合用のフットプリント８，９を設け、更に、スルーホー
ル５，７に代えて貫通孔１０，１１を設ける構成にして
いる。この貫通孔１０，１１には位置決めピン１２が挿
入され、メインプリント基板１とサブプリント基板２を
接合する際の位置決め部材として用いられる。
【００２３】この場合、メインプリント基板１及びサブ
プリント基板２には、端子ピッチに応じてチップ部品３
ａ，３ｂ及びチップ部品４ａ，４ｂを振り分けることは
前記実施例と同じである。
プリント基板２には、端子ピッチに応じてチップ部品３
ａ，３ｂ及びチップ部品４ａ，４ｂを振り分けることは
前記実施例と同じである。
【００２４】図３の構成にあっては、メインプリント基
板１及びサブプリント基板２の接合部を除く他の部分に
チップ部品３ａ，３ｂ及びチップ部品４ａ，４ｂを実装
した後、貫通孔１０，１１の各々に位置決めピン１２を
挿入してメインプリント基板１とサブプリント基板２の
仮位置決めを行う。この後、仮位置決めした状態のま
ま、フットプリント８とフットプリント９をはんだ接続
すれば、メインプリント基板１とサブプリント基板２は
一体化される。
板１及びサブプリント基板２の接合部を除く他の部分に
チップ部品３ａ，３ｂ及びチップ部品４ａ，４ｂを実装
した後、貫通孔１０，１１の各々に位置決めピン１２を
挿入してメインプリント基板１とサブプリント基板２の
仮位置決めを行う。この後、仮位置決めした状態のま
ま、フットプリント８とフットプリント９をはんだ接続
すれば、メインプリント基板１とサブプリント基板２は
一体化される。
【００２５】この実施例は、メインプリント基板１とサ
ブプリント基板２の一体化方法が異なるのみで、得られ
る効果に変わりはなく、はんだ接合の品質向上及び信頼
性向上を図ることができる。
ブプリント基板２の一体化方法が異なるのみで、得られ
る効果に変わりはなく、はんだ接合の品質向上及び信頼
性向上を図ることができる。
【００２６】〔実施例３〕図４は本発明による面実装部
品の実装方法の第３例に基づく面実装部品の実装状況を
示す分解図である。なお、図４においては、前記各実施
例と同一であるものには同一引用数字を用いたので、以
下においては重複する説明を省略する。
品の実装方法の第３例に基づく面実装部品の実装状況を
示す分解図である。なお、図４においては、前記各実施
例と同一であるものには同一引用数字を用いたので、以
下においては重複する説明を省略する。
【００２７】本実施例は、図１の構成にあって、メイン
プリント基板１のサブプリント基板２に面した部分を切
り抜き（サブプリント基板２の外形より２．５ｍｍほど
小さい内寸の開口にする）、メインプリント基板１とサ
ブプリント基板２の接合をフットプリントを用いて行う
ようにしたところに特徴がある。
プリント基板１のサブプリント基板２に面した部分を切
り抜き（サブプリント基板２の外形より２．５ｍｍほど
小さい内寸の開口にする）、メインプリント基板１とサ
ブプリント基板２の接合をフットプリントを用いて行う
ようにしたところに特徴がある。
【００２８】すなわち、サブプリント基板２の周辺にフ
ットプリント１３を設けると共に、メインプリント基板
１の開口部の上面（接合面）の周辺にフットプリント１
４を設け、このフットプリント１３，１４を直接はんだ
接合することにより、サブプリント基板２をメインプリ
ント基板１に一体化することができる。サブプリント基
板２の裏面（下面）のチップ部品４ｂは、メインプリン
ト基板１の開口内に入り込むため、メインプリント基板
１の表面とサブプリント基板２の裏面を密着状態にする
ことができる。
ットプリント１３を設けると共に、メインプリント基板
１の開口部の上面（接合面）の周辺にフットプリント１
４を設け、このフットプリント１３，１４を直接はんだ
接合することにより、サブプリント基板２をメインプリ
ント基板１に一体化することができる。サブプリント基
板２の裏面（下面）のチップ部品４ｂは、メインプリン
ト基板１の開口内に入り込むため、メインプリント基板
１の表面とサブプリント基板２の裏面を密着状態にする
ことができる。
【００２９】本実施例においても、メインプリント基板
１及びサブプリント基板２には、端子ピッチに応じてチ
ップ部品３ａ，３ｂとチップ部品４ａ，４ｂが振り分け
られることは前記実施例と同じである。そして、この実
施例によって得られる効果は前記実施例と変わりはな
く、はんだ接合の品質及び信頼性の向上を図ることがで
きる。
１及びサブプリント基板２には、端子ピッチに応じてチ
ップ部品３ａ，３ｂとチップ部品４ａ，４ｂが振り分け
られることは前記実施例と同じである。そして、この実
施例によって得られる効果は前記実施例と変わりはな
く、はんだ接合の品質及び信頼性の向上を図ることがで
きる。
【００３０】なお、上記実施例においては、メインプリ
ント基板に１枚のサブプリント基板を結合するものとし
たが、サブプリント基板は１枚に限定されるものではな
く、３枚以上であってもよい。そして、各々の結合手段
は、図１、図３及び図４に示した構成を採用することが
できる。
ント基板に１枚のサブプリント基板を結合するものとし
たが、サブプリント基板は１枚に限定されるものではな
く、３枚以上であってもよい。そして、各々の結合手段
は、図１、図３及び図４に示した構成を採用することが
できる。
【００３１】また、プリント基板は、メインプリント基
板とサブプリント基板から成るものとしたが、必ずしも
多層状にする必要はなく、１枚のプリント基板のみであ
ってもよい。
板とサブプリント基板から成るものとしたが、必ずしも
多層状にする必要はなく、１枚のプリント基板のみであ
ってもよい。
【００３２】
【発明の効果】以上説明した通り、この発明は、端子ピ
ッチの異なる複数の面実装部品をプリント基板に実装す
るに際し、実装対象の面実装部品を端子ピッチの寸法範
囲に応じてグループ分けし、グループ毎に異なる基板面
へ実装するようにしたので、はんだオープン、はんだブ
リッジ等のはんだ不良を低減でき、製品の品質及び信頼
性の向上が可能になる。
ッチの異なる複数の面実装部品をプリント基板に実装す
るに際し、実装対象の面実装部品を端子ピッチの寸法範
囲に応じてグループ分けし、グループ毎に異なる基板面
へ実装するようにしたので、はんだオープン、はんだブ
リッジ等のはんだ不良を低減でき、製品の品質及び信頼
性の向上が可能になる。
【図１】本発明による面実装部品の実装方法に基づく面
実装部品の実装状況を示す分解図である。
実装部品の実装状況を示す分解図である。
【図２】チップ部品の端子ピッチとはんだペーストの適
正塗布厚の関係を示す特性図である。
正塗布厚の関係を示す特性図である。
【図３】本発明による面実装部品の実装方法の第２例に
基づく面実装部品の実装状況を示す分解図である。
基づく面実装部品の実装状況を示す分解図である。
【図４】本発明による面実装部品の実装方法の第３例に
基づく面実装部品の実装状況を示す分解図である。
基づく面実装部品の実装状況を示す分解図である。
１ メインプリント基板 ２ サブプリント基板 ３ａ，３ｂ，４ａ，４ｂ チップ部品 ５，７ スルーホール ６ ピン ８，９ フットプリント １２ 位置決めピン １３，１４ フットプリント
Claims (5)
- 【請求項１】 端子ピッチの異なる複数の面実装部品を
プリント基板に実装するに際し、実装対象の面実装部品
を端子ピッチの寸法範囲に応じてグループ分けし、グル
ープ毎に異なる基板面へ実装することを特徴とする面実
装部品の実装方法。 - 【請求項２】 前記プリント基板は、メインプリント基
板と少なくとも１枚のサブプリント基板から成り、両者
を多層状態に一体化することを特徴とする面実装部品の
実装方法。 - 【請求項３】 前記サブプリント基板の両面に面実装部
品を実装し、メインプリント基板に対してスルーホール
とピンを用いて結合することを特徴とする請求項２記載
の面実装部品の実装方法。 - 【請求項４】 前記メインプリント基板と前記サブプリ
ント基板の接合面には面実装部品を設けず、両者の結合
は接合領域に設けたフットプリントを介して行うことを
特徴とする請求項２記載の面実装部品の実装方法。 - 【請求項５】 前記メインプリント基板の前記サブプリ
ント基板に対面する部分を開口させ、前記メインプリン
ト基板と前記サブプリント基板の結合は、各々の基板の
前記開口周囲の接合部に設けたフットプリントを介して
行うことを特徴とする請求項２記載の面実装部品の実装
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6236758A JPH08102596A (ja) | 1994-09-30 | 1994-09-30 | 面実装部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6236758A JPH08102596A (ja) | 1994-09-30 | 1994-09-30 | 面実装部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08102596A true JPH08102596A (ja) | 1996-04-16 |
Family
ID=17005362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6236758A Pending JPH08102596A (ja) | 1994-09-30 | 1994-09-30 | 面実装部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08102596A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100715436B1 (ko) * | 2005-06-15 | 2007-05-09 | 삼성전자주식회사 | 인쇄회로기판 |
| KR100715437B1 (ko) * | 2005-06-15 | 2007-05-09 | 삼성전자주식회사 | 인쇄회로기판 |
-
1994
- 1994-09-30 JP JP6236758A patent/JPH08102596A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100715436B1 (ko) * | 2005-06-15 | 2007-05-09 | 삼성전자주식회사 | 인쇄회로기판 |
| KR100715437B1 (ko) * | 2005-06-15 | 2007-05-09 | 삼성전자주식회사 | 인쇄회로기판 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6727718B2 (en) | Electronic component package, printed circuit board, and method of inspecting the printed circuit board | |
| JPH08102596A (ja) | 面実装部品の実装方法 | |
| JPH0823147A (ja) | 回路基板の接続構造 | |
| JP3275413B2 (ja) | リードフレームおよびその製造方法 | |
| JPH0215662A (ja) | 集積回路のリードメッキ方法 | |
| JPH0738246A (ja) | はんだ付け方法及び該方法に用いる成形はんだ | |
| JPH0722730A (ja) | 複合電子部品 | |
| JP2002223062A (ja) | プリント配線基板のパッド形状 | |
| JP2001024143A (ja) | 複合半導体装置 | |
| JP2738232B2 (ja) | プリント基板 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPH0414892A (ja) | プリント配線基板のハンダレジスト開口部の構造 | |
| JPH10256421A (ja) | 半導体装置及びその実装方法 | |
| JPH0629421A (ja) | 電子部品搭載用基板 | |
| JPH04243187A (ja) | プリント基板 | |
| JPH0739220B2 (ja) | クリ−ム半田印刷用スクリ−ンマスク | |
| JPH06164096A (ja) | 回路基板 | |
| JPH04276689A (ja) | 集積回路実装基板 | |
| JPH05327168A (ja) | デバイスの半田付け不良防止構造を有するプリント配線板および半田付け不良防止構造を有するデバイス | |
| JPH0629443A (ja) | 混成集積回路の製造方法 | |
| JPH0382096A (ja) | ハンダ付方法 | |
| JPH04291987A (ja) | 表面実装部品の実装構造 | |
| JPH0623274U (ja) | プリント配線板 | |
| JPH02177390A (ja) | 表面実装型電子部品の半田付け方法 | |
| JPH11135716A (ja) | 半導体装置の積層構造およびその製造方法 |