JPS61148851A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61148851A JPS61148851A JP59270806A JP27080684A JPS61148851A JP S61148851 A JPS61148851 A JP S61148851A JP 59270806 A JP59270806 A JP 59270806A JP 27080684 A JP27080684 A JP 27080684A JP S61148851 A JPS61148851 A JP S61148851A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- mounting
- semiconductor device
- solder piece
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 229910000679 solder Inorganic materials 0.000 claims abstract description 46
- 238000005476 soldering Methods 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 238000002360 preparation method Methods 0.000 abstract description 4
- 238000007598 dipping method Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置に関し、特に面実装を行い得るよう
に構成された半導体集積回路に用いて有効な技術に関す
る。
に構成された半導体集積回路に用いて有効な技術に関す
る。
半導体集積回路の外部接続端子には各種形状のものがあ
るが、そのうち先端部が平面状に形成され、その先端部
を所定の回路パターン上に載置して加熱し、半田付けを
行なうものがある。この方法が、いわゆる面実装と呼ば
れている実装方法であるが、この面実装を含む各種実装
方法についてはｒ電子材料Ｊ （１９８４年９月号、
工業調査会発行、Ｐ２２〜ｐ３８）に詳細に記載されて
いる。
るが、そのうち先端部が平面状に形成され、その先端部
を所定の回路パターン上に載置して加熱し、半田付けを
行なうものがある。この方法が、いわゆる面実装と呼ば
れている実装方法であるが、この面実装を含む各種実装
方法についてはｒ電子材料Ｊ （１９８４年９月号、
工業調査会発行、Ｐ２２〜ｐ３８）に詳細に記載されて
いる。
ところで、上記実装方法は、何れも半導体集積回路の各
端子に半田メッキ、或いは半田ディツプによる半田処理
を行い、半田リフロー、半田ジャブ付は等による実装時
の半田付は性を良好にするようになされている。
端子に半田メッキ、或いは半田ディツプによる半田処理
を行い、半田リフロー、半田ジャブ付は等による実装時
の半田付は性を良好にするようになされている。
上記半田リフローに関する本発明者の検討によると、マ
ウントパッドに半田ペーストを印刷しなければならず、
この際ペースト厚さ、マウントパッドの寸法による半田
ブリッジ（隣接する端子の半田による短終）、半田不足
などが発生しゃすい等の問題点に気付いた。
ウントパッドに半田ペーストを印刷しなければならず、
この際ペースト厚さ、マウントパッドの寸法による半田
ブリッジ（隣接する端子の半田による短終）、半田不足
などが発生しゃすい等の問題点に気付いた。
また半田ジャブ付けについては、半田ジャブ付は用の基
板が必要である上に、上記半田ブリッジが発生しやすい
、等の問題点に気付いた。
板が必要である上に、上記半田ブリッジが発生しやすい
、等の問題点に気付いた。
すなわち、上記何れの方法も、実装のための下準備が必
要であり、しかもその下準−備が問題発生の一因となっ
ていることが明らかにされてのである。
要であり、しかもその下準−備が問題発生の一因となっ
ていることが明らかにされてのである。
本発明の目的は、実装に必要とする量の半田を予め外部
接続端子に設けておき、実装時における半田ブリッジ等
の不所望な事故を低減し得る上に、実装のための作業工
程を簡便にして、高能率の実装を行い得る半導体装置を
提供することにある。
接続端子に設けておき、実装時における半田ブリッジ等
の不所望な事故を低減し得る上に、実装のための作業工
程を簡便にして、高能率の実装を行い得る半導体装置を
提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。
明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明の概要を簡単に述べれば、
下記の通りである。
下記の通りである。
すなわち、半導体装置の外部接続端子に予め半田を設け
ておき、実施のための下準備を削減し、しかも実装時の
事故を低減する、という本発明の目的を達成するもであ
る。
ておき、実施のための下準備を削減し、しかも実装時の
事故を低減する、という本発明の目的を達成するもであ
る。
〔実施例−１〕
以下、第１図及び第２図を参照して本発明を適用した半
導体装置の第１実施例を説明する。なお、第１図は半導
体装置の要部の拡大斜視図であり、第２図は半田の取り
付は方法の一例を示す要部の断面図である。
導体装置の第１実施例を説明する。なお、第１図は半導
体装置の要部の拡大斜視図であり、第２図は半田の取り
付は方法の一例を示す要部の断面図である。
本実施例の特徴は、半導体集積回路（以下においてＩＣ
という）の外部接続端子（以下においてリードという）
に半田取り付は孔を開口し、この取り付は孔によって実
装のための半田を設けたことにある。
という）の外部接続端子（以下においてリードという）
に半田取り付は孔を開口し、この取り付は孔によって実
装のための半田を設けたことにある。
１はＩＣであり、パッケージ２の互いに対向する側面か
らり−ド３が突出している。各リード３の先端部は水平
方向に折り曲げられ、それぞれに半田４が設けられてい
る。
らり−ド３が突出している。各リード３の先端部は水平
方向に折り曲げられ、それぞれに半田４が設けられてい
る。
第２図について半田４の取り付は方法を述べると、リー
ド３の先端部に取り付は孔５が開口され。
ド３の先端部に取り付は孔５が開口され。
予め銀型に形成された半田４を第２図（Ｂ）に示す如く
挿通せしめる。次いで、加熱炉（図示せず）によって半
田４を溶融した後、冷却して第２図（Ｃ）に示すような
形状で半田４を設ける。
挿通せしめる。次いで、加熱炉（図示せず）によって半
田４を溶融した後、冷却して第２図（Ｃ）に示すような
形状で半田４を設ける。
以上の如く構成されたＩＣＩを実装する場合、半田リフ
ローによる方法であっても、ペースト印刷が不要になり
、この分実装時の作業性を向上させることができる。
ローによる方法であっても、ペースト印刷が不要になり
、この分実装時の作業性を向上させることができる。
また、回路パターン上に上記先端部、換言すれば半田４
を設けた位置を載置して加熱することににより半田付け
が行われるので、いわゆる半田ジャブ付は法はまったく
不要になる。
を設けた位置を載置して加熱することににより半田付け
が行われるので、いわゆる半田ジャブ付は法はまったく
不要になる。
従ってＩＣメーカーで上記半田処理を行うことにより、
ＩＣのユーザーは極めて高能率で実装作業を行うことが
できる。
ＩＣのユーザーは極めて高能率で実装作業を行うことが
できる。
〔実施例−２〕
次に、第３図及び第４図を参照して本発明の第２実施例
を説明する。
を説明する。
なお、本実施例と第１実施例との相違点は、各リード３
に取り付は孔を設けず、各リード３の先端部の下面に半
田４を設けたことにある。また上記第１実施例と同一の
部品には同一の符号を付し、説明の重複を避けるものと
する。
に取り付は孔を設けず、各リード３の先端部の下面に半
田４を設けたことにある。また上記第１実施例と同一の
部品には同一の符号を付し、説明の重複を避けるものと
する。
図示の如く、各リード３の先端部の下面に半田４が半田
付けにてもうけられている１本実施例によれば、取り付
は孔５を設ける必要がなく、この分作業工程を短縮し、
生産コストを低減させることができる。なお、回路パタ
ーンへの実装は上記同様に行い得られ、上記同様の効果
が得られる。
付けにてもうけられている１本実施例によれば、取り付
は孔５を設ける必要がなく、この分作業工程を短縮し、
生産コストを低減させることができる。なお、回路パタ
ーンへの実装は上記同様に行い得られ、上記同様の効果
が得られる。
（１）半導体装置の各外部接続端子に実装に必要な半田
を予めもうけたので、実装時に半田付けの半田を追加せ
ずに半導体装置を回路パターンに実装することができ１
作業性を向上させる、という効果が得られる。
を予めもうけたので、実装時に半田付けの半田を追加せ
ずに半導体装置を回路パターンに実装することができ１
作業性を向上させる、という効果が得られる。
（２）適量の半田が設けられているので、実装時に半田
不足による接触不良、半田適量による隣接リードとの半
田ブリッジ等の事故の発生が低減される。
不足による接触不良、半田適量による隣接リードとの半
田ブリッジ等の事故の発生が低減される。
以上に本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることは言うまでもない。
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることは言うまでもない。
例えば、各リードがパッケージか゛ら突出した形状のＩ
Ｃについても上記同様に半田を設けることにより、上記
同様の効果が得られる。
Ｃについても上記同様に半田を設けることにより、上記
同様の効果が得られる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置に適用し
た場合について説明したが、それに限定されるものでは
なく、例えばいわゆる面付はパッケージ品に利用するこ
とができる。
をその背景となった利用分野である半導体装置に適用し
た場合について説明したが、それに限定されるものでは
なく、例えばいわゆる面付はパッケージ品に利用するこ
とができる。
第１図は本発明を適用した半導体装置の第１実施例を示
す斜視図を示し、 第２図（Ａ）、（Ｂ）、（Ｃ）は各リードにおける半田
付けの方法を示す要部の断面図を示し、第３図は本発明
の第２実施例を示す半導体装置の要部の斜視図を示し、 第４図は各リードの要部の断面図を示す。 １・・・半導体装置、２・・・パッケージ、３・・・リ
ード、４・・・半田、５・・・取り付は孔。 第 １ 図 第 ２ 図 とＡ） 第 ３に グ 第 ４
す斜視図を示し、 第２図（Ａ）、（Ｂ）、（Ｃ）は各リードにおける半田
付けの方法を示す要部の断面図を示し、第３図は本発明
の第２実施例を示す半導体装置の要部の斜視図を示し、 第４図は各リードの要部の断面図を示す。 １・・・半導体装置、２・・・パッケージ、３・・・リ
ード、４・・・半田、５・・・取り付は孔。 第 １ 図 第 ２ 図 とＡ） 第 ３に グ 第 ４
Claims (1)
- １、外部接続端子の一端に、配線パターンに実装する際
に使用する半田を予め設け、実装時における半田の追加
を不要としたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270806A JPS61148851A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270806A JPS61148851A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61148851A true JPS61148851A (ja) | 1986-07-07 |
Family
ID=17491275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59270806A Pending JPS61148851A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61148851A (ja) |
-
1984
- 1984-12-24 JP JP59270806A patent/JPS61148851A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61148851A (ja) | 半導体装置 | |
| JPH01232753A (ja) | 半導体装置 | |
| JPH0738246A (ja) | はんだ付け方法及び該方法に用いる成形はんだ | |
| JP2926956B2 (ja) | プリント基板 | |
| JPH0364876A (ja) | 電子部品のリード端子取付方法 | |
| JPH0319241Y2 (ja) | ||
| JPS61115343A (ja) | 半導体集積回路 | |
| JPS631093A (ja) | 電子部品搭載用基板装置 | |
| JPH04245465A (ja) | 電気部品及びその半田付け方法 | |
| JPH02224393A (ja) | 混載実装メタルコアプリント配線基板組立体のはんだ付け方法 | |
| JP2553989Y2 (ja) | 電子部品 | |
| JPS6097656A (ja) | 混成集積回路の実装方法 | |
| JPH02301725A (ja) | 半田付け端子 | |
| JPH0945808A (ja) | 電子部品 | |
| JPH0298963A (ja) | 半導体集積回路装置 | |
| JPH0125491Y2 (ja) | ||
| JPH04243187A (ja) | プリント基板 | |
| JPS62299098A (ja) | 印刷配線基板の実装方法 | |
| JPS60218900A (ja) | 印刷配線板 | |
| JPH04130743A (ja) | Ｔａｂ用フイルムキャリアテープ及びそのリードへのはんだ被覆方法 | |
| JPH0710969U (ja) | プリント基板 | |
| JPS62243393A (ja) | プリント基板 | |
| JPH0575005A (ja) | 電子部品 | |
| JPS60164389A (ja) | プリント基板 | |
| JPS6041081U (ja) | 電気回路基板 |