JPS62147722A - エピタキシヤル成長方法 - Google Patents

エピタキシヤル成長方法

Info

Publication number
JPS62147722A
JPS62147722A JP28774285A JP28774285A JPS62147722A JP S62147722 A JPS62147722 A JP S62147722A JP 28774285 A JP28774285 A JP 28774285A JP 28774285 A JP28774285 A JP 28774285A JP S62147722 A JPS62147722 A JP S62147722A
Authority
JP
Japan
Prior art keywords
growth
gas
epitaxial
furnace
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28774285A
Other languages
English (en)
Inventor
Hironori Inoue
洋典 井上
Noboru Akiyama
登 秋山
Michio Ogami
大上 三千男
Takaya Suzuki
誉也 鈴木
Saburo Ogawa
三郎 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP28774285A priority Critical patent/JPS62147722A/ja
Publication of JPS62147722A publication Critical patent/JPS62147722A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体の気相成長に係り、特に低温で高品質の
エピタキシャル層を短時間に形成する方法に関する。
〔発明の背景〕
反応容器内に半導体基板ウェハを収納し、高温に加熱し
ながら原料ガスを供給し、ウニl5fi面に気相反応に
よりエピタキシャル層を形成するエピタキ/ヤル成長プ
ロセス!′1Bip、LSI  の基本製造プロセスの
1つである。5ip−Lsi  の高速化高集積化に伴
いエピタキシャル成長における、いわゆるオートドーピ
ングの低減を目的とした成長温度の低温化が増々重要な
課題となりつつある。
エピタキシャル温度の低温化はこれまで種々検討がなさ
れている。列えば、不活性ガス(He )中でSiH4
を原料として成長し、800〜900Cの温度でエビタ
キ7ヤルが可能なことを報告している。(J 、 of
 Electrochem、 3oc、、VOl、11
6、N06、(1969)、P872〜P873)この
方法は通常の成長温度に比べおよそ100C以上低温で
エピタキシャル成長が可能であることを示しているが、
低温化に伴い成長速度が著しく低下する。このため、単
位時間当りのウェハ生産数(スループット)が小さいと
いう実用上の難点がある。更にまた、高価な不活性ガス
を大量に使用する点はプロセスコストの面からも難点と
なる。
低温成長の他の列として特公昭50−18472号公報
に記載されるように、水素と不活性ガスの混合気中でシ
ランを熱分解する方法が知られている。この方法によれ
ば不活性ガスの使用量の低減が可能であるが、実用レベ
ルまで結晶欠陥を低減するためには非常に成長速度を小
さく必要があることが分かった。
〔発明の目的〕
本発明の目的はエピタキシャル成長温度の低温化を可能
とし、かつ実用に供するに十分な成長速度で、廉価にエ
ピタキシャル層を形成する気層成長方法を提供するにあ
る。
〔発明の概要〕
本発明者等はエピタキシャル成長の低温化について糧々
の実験をし以下の点を見い出した。
(1)成長温度を低くすると成長層中に発生する積層欠
の密度が大きくなる二(2)積層欠陥密度が大きくなる
と隣接する欠陥が互いに重なりついにはエピタキシャル
成長が崩れ多結晶成長となる。(3)発生する積層欠陥
の大きさを詳細に調べ、全ての欠陥が成長の界面から形
成されているなどのことが分かった。これらの点から、
成長初期の基板との界面近傍に形成される成長層への積
層欠陥の導入を抑制すればその後の成長中においての欠
陥導入は生じないことが予想される。発明者等このこと
を実験により確認し本考案に至った。
本発明の特徴とするところは、成長の初期段階において
、水素キャリヤガス中に不活性ガスを添加し成長する方
法で低温で良質なエピタキシャル層を形成した後、不活
性ガスの添加を止め、かつ笑用土十分な成長速度を得る
まで原料濃度を犬きくして所望の膜厚のエビタキンヤル
層を形成するにある。
このような方法により、低温でかつ欠陥のない良質のエ
ビタキンヤル層が形成可7Jピとなる理由は不明である
が以下のように推定でさる。
エピタキシャル成長は基板表面に付着した原子によって
先ず核が形成され、次いで生成された核が付着原子を果
状し島(1sland ) J造に成長した後、島と島
が合体(co21ecence )を繰り返しながら単
結晶層を形成して行くと考えられている。
このような成長過程において、核形成の速度の方が島構
造を形成する速度に比べて非常に大きい場合には正常な
エピタキシーが防げられ、積層欠陥等の結晶欠陥が発生
するものと考えられる。ところで、成長前の基板表面は
加工(鏡面加工)面であること、成長前に多量ガスや不
純物が吸着されていることなどから非常に活性で、核形
成が容易な表面と考えられ、通常の成長条件では核形成
速度が非常に大きくなり結晶欠陥が発生してしまうもの
と考えられる。このような活性な表面に対し水素キャリ
ヤガス中に不活性ガスを添加した反応ガスを用い成長を
行なうと、不活性ガスのない場合に比べ基板式面に吸着
するH2やHの量が減少し、成長原子の化合物や解理反
応で生じた成長原子の表面移動が活発となり、結局形成
されている核への集合確立の方が大きくなり、相対的に
は核形成速度が減少するものと考えられる。この場合、
不活性ガスの添加量には最適範囲が存在し、実験によれ
ば原料ガスとしてSiH,C1,等のSiのハロゲン化
物を用いSiエピタキシャル成長を行なう場合、添加す
る不活性ガスとしてI(eガスを用いる時)(eガス濃
度が0.05〜0.25 (He4N6+)Tt )の
範囲で最も良質のエピタキシャル層が形成できた。
以上のようにして基板表面に形成された新たな表面は、
成長によって改質された清浄表面となり、核形成速度よ
シ核が島、島が合体しエビタキ7−する速度の方が大き
くなるものと考えられる。それゆえ、以後の成長におけ
る成長速度を比・咬的大きくしても積層欠陥等の欠陥発
生は生じないと思われる。
〔発明の実施例〕
次に実際の実施列についてSiのエピタキシャル成長を
例として詳細に説明する。
通常のエピタキシャル炉内に81基板ウエハをセットし
H3をキーヤリヤガスとして1000Cまで加熱する。
次いで約1%の)(clガスを導入し表面をエツチング
除去し清浄化する。)l c l ガスを止め基板温度
800Cに下げかつ炉内を約100’forrに減圧す
る。本発明に従ってl(eガスをQ、 1%添加し同時
に0.1%のstH,C12を導入しエピタキシャル成
長全開始する。この場合の成長速度は約0.05μm/
mでちる。1分間の成長の後3i)1.cl、を0.8
%に増やし成長速度を約0.4μm7 minに大きく
し10分間成長する。以上の工程によって約4μmのエ
ピタキシャル層が形成される。3i)(、cl、の供給
を止めウェハ加熱を止め、冷却した後炉内を常圧にして
ウェハを取り出す。
以上の本発明の操作によって結晶欠陥のない良質のエピ
タキシャル層が低温でかつ短時間(約45分)で得られ
る。また低温形成であることからオートドーピングの1
1も非常に少ないエピタキシャル層が得られる。
図は本発明でエビタキ7ヤル成長した成長層の積層欠陥
密度を他の条件と比較して示したものである。本方式に
よればHe添加のない場合の同一成長速度の結果に比べ
速度は約1/1ooOに減少することが分かる。また、
本方式とHe添加の場合と比較するとl(e添加の場合
の成長層e0.06μm7m1n とほぼ同等である。
しかしながら、本方式の方が成長速度が約倍大きいこと
から前後工程を含めた工程時間は約172に短縮できる
【図面の簡単な説明】
図は本発明の効果を示す線図である。

Claims (1)

    【特許請求の範囲】
  1. 1、半導体基板を加熱し、キャリヤガスと半導体化合物
    ガスを供給しつつ前記半導体基板上にエピタキシャル層
    を形成する方法において、成長初期においてのみ不活性
    ガスを添加し成長するエピタキシャル成長方法。
JP28774285A 1985-12-23 1985-12-23 エピタキシヤル成長方法 Pending JPS62147722A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28774285A JPS62147722A (ja) 1985-12-23 1985-12-23 エピタキシヤル成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28774285A JPS62147722A (ja) 1985-12-23 1985-12-23 エピタキシヤル成長方法

Publications (1)

Publication Number Publication Date
JPS62147722A true JPS62147722A (ja) 1987-07-01

Family

ID=17721166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28774285A Pending JPS62147722A (ja) 1985-12-23 1985-12-23 エピタキシヤル成長方法

Country Status (1)

Country Link
JP (1) JPS62147722A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100249163B1 (ko) * 1996-12-20 2000-03-15 김영환 에피막형성방법
WO2007065658A2 (de) * 2005-12-08 2007-06-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur trockenchemischen behandlung von substraten, sowie dessen verwendung
US8297849B2 (en) 2007-08-09 2012-10-30 Jtekt Corporation Roller bearing

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100249163B1 (ko) * 1996-12-20 2000-03-15 김영환 에피막형성방법
WO2007065658A2 (de) * 2005-12-08 2007-06-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur trockenchemischen behandlung von substraten, sowie dessen verwendung
WO2007065658A3 (de) * 2005-12-08 2007-11-08 Fraunhofer Ges Forschung Verfahren zur trockenchemischen behandlung von substraten, sowie dessen verwendung
US8569175B2 (en) 2005-12-08 2013-10-29 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Method for dry chemical treatment of substrates and also use thereof
US8297849B2 (en) 2007-08-09 2012-10-30 Jtekt Corporation Roller bearing

Similar Documents

Publication Publication Date Title
US5037774A (en) Process for the production of semiconductor devices utilizing multi-step deposition and recrystallization of amorphous silicon
JPH0856015A (ja) 半導体薄膜の形成方法
JPH0834189B2 (ja) 広がりを調整可能な低酸素領域を有するエピタキシアル半導体ウェーハ及びその製造方法
EP2045836B1 (en) Method for producing semiconductor substrate
JPS62147722A (ja) エピタキシヤル成長方法
JP7231120B2 (ja) エピタキシャルウェーハの製造方法
JP3578396B2 (ja) 結晶格子欠陥を有する半導体ディスク及びその製造法
JP3909690B2 (ja) エピタキシャル成長によるSiC膜の製造方法
JPH0236060B2 (ja) Kagobutsuhandotainoseichohoho
JP2020200223A (ja) Iii族元素窒化物結晶の製造方法および製造装置
JP3194547B2 (ja) 多結晶シリコン層の製造方法
WO2024004576A1 (ja) Iii族窒化物基板およびその製造方法
JP3157280B2 (ja) 半導体装置の製造方法
JPH0660401B2 (ja) シリコン薄膜製造方法
CN112687523B (zh) Ⅲ族氮化物模板的制备方法
JPS62279625A (ja) エピタキシヤル成長法
JPS5994809A (ja) 半導体素子の製造方法
JP3078927B2 (ja) 化合物半導体薄膜の成長方法
JPH047819A (ja) GaAs薄膜
JP2000306915A (ja) シリコンウエハの製造方法
JPH02102520A (ja) 気相エピタキシヤル成長方法
JPH05283350A (ja) エピタキシャル半導体ウェーハの製造方法
JPH0222812A (ja) 化合物半導体層の成長方法
JPH0645318A (ja) GaAsウェハ及びその製造方法
JPH04127522A (ja) 半導体多結晶の選択的成長方法