JPS6227722A - エレクトロクロミツク表示素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用外！？］ 本発明は電気化学的酸化遠見反応により、γｉ消色を示
すエレクトロクロミック表示素子（Ｅ　ＣＤ）に関し、
更に詳しくは表示画素ごとに薄膜トランジスタを付加し
てなるアクティブマトリクス駆動型のＥＣＤに関するも
のである。

［従来の技術］ ＥＣＤは、例えば第２図に示す構成を有し、カラス、プ
ラスチ・、り等の透明基板１の１−に形成された透明゛
１［極２およびエレクトロクロミック（ＥＣ）物質３よ
り成る表示電極基板と四部を有する基板４ヒに形成され
た電極５と対向電極６より成るガラス、プラスチック、
セラミッり、金属等の対向゛Ｉｔ極基板とを対向配置さ
せ。

これら両ノ、（板間にＩ［解質７と、必要により１７景
板８とを封入して得られる。

このような表示素子は、対向電極に対して、表示’＋ｔ
Ｊ極を負（またはｔＥ）にして′−ニ圧を印加すると、
ＥＣ物質は還元（または酸化）されて１１色状態となる
。これとは逆に、対向′成極に対して１表示電極をｉＥ
（または負）にして電圧を印加すると、表示は消去状、
態にもどる。

ＥＣ物質である非晶質酸化タングステンｌＴＬ膜を用い
た表示素子においては、例えばＥｉｍ　Ｃ／ｃｒｎ’の
着色′重荷密度に対して、−１，ＯＶから−２，２ｖの
負の電圧印加により非晶質酸化タングステン薄膜が透明
の状態から６色へと変化する速さは、通常５００ｍ５ｅ
ｃから５０ｍ５ｅｃの範囲である。また。

−０，２Ｖから＋１．０Ｖの電圧印加によりこれを消去
する時の速さは、通常３００ｍ５ｅｃから５０ｍ５ｅｃ
の範囲の値をとる。

ここで、着色時の応答時間が無限大となる電圧■■は、
着色状態にある非晶質酸化タングステン釣膜の持つ起電
力によ一すしパ、外部から印加した電圧■■とＥＣＤの
示す逆起電力とがつり合う状態に対応している。

ＥＣ材料が一般に示すこの起電力は、着色の程度と共に
増大する。ＥＣＤを用いて、時分割駆動を行なう場合に
、この起電力が大きなＩｌＱ碍となっている。すなわち
、着色状態にある表示画素と、消色状態にある表示画素
とが、ＸＹマトリックス型の電極配置において、互いに
接続されている場合には、着色状態の表示画素から消色
状態の表示画素へと電荷の移動が起き、両者が共に中間
的な着色状態へと変化する。

こうしたＥＣＤの持つ基本的な欠点を補い、時分割駆動
によるドツトマトリックス型の表示装置を得る方法とし
て、表示画素ごとに薄膜トランジスタなどの俺動素子を
付加する方法が知られている。第３図は、液晶表示素子
等に使用される１画素ｌ薄膜トランジスタ構造の例であ
り、１１は行電極、１２は列電極、１３は表示画素、１
４は８隙トランジスタを示す、かかる表示画素を駆動す
るには１行電極を１ラインー乙宙に駆動し、この時選択
されたライン上の表示画素の対応する列電極には、同時
に表示画素の着色又は消色に対応した信号が印加される
。

この各画素にｆＪｊ膜トランジスタを１個ずつ付加し、
線順次走査により書き込んだり、消去したりする方法は
、走査ライン数が増加すると、ＥＣ材料の応答が遅いた
め、全画素を表示するのに時間がかかるようになる。こ
れを克服するために、第４図で示すように各画素に薄膜
トランジスタを２個ずつ付加し、第１の薄膜トランジス
タ１５のドレイン電極を第２の？ｊｉＩＩ！２トランジ
スタ１６のゲート電極に接続し、第１の薄膜トランジス
タを高速でアドレスして、第２の薄膜トランジスタのゲ
ート電位を制御し、これで第２の薄膜トランジスタのＯ
Ｎ、ＯＦＦを決めたあと、パワーパスライン１７に接続
されたパワーライン１８に電圧を印加して全画面を同時
に表示する所謂面順次駆動が考案されている。この方式
では、動作方法からも分るように同時に着消色すること
はできない。

いずれにしろ表示容駿の多いドツトマトリクス表示をＥ
ＣＵを用いて行なう場合は、各表示画素に少なくとも１
個の薄膜トランジスタが必要になる。この薄膜トランジ
スタは単結晶やガラス基板の丘に形成されるが、サイズ
の制約がなく、コスト面でも有利なガラス基板上に形成
される例が多い、半導体層としては、プラズマＣＶＤ法
による非晶質シリコンあるいは減圧ＣＶＤ法による多結
品シリコンなどが用いられるが、薄膜トランジスタを構
成できる他の半導体材料でもよい。

薄膜トランジスタのソース電極、ゲート電極、トレイン
電極は、低抵抗でエツチングの容易なアルミニウムが主
に利用されている。表示画素電極は、通常スズをドーピ
ングした酸化インジウム（ＩＴＯ）で形成され、Ｓｉ３
Ｎ４，５ｉ０７．５ｉＯＮなどの絶縁膜にあけられたコ
ンタクトホールを通してドレイン電極と接続されている
。表示画素電極の１−には酸化タングステン、酸化モリ
プデンｌ；などのＥＣ材料が形成される。

各画素にこのような薄１１２トランジスタを組み込んだ
表示電極基板と対向電極を組み込んだ対向′ｉｔ極基板
とを対向配ｌさせシールしたあと、過塩素酸リチウムな
どのリチウム塩を炭酸プロピレンなどの非水溶媒に溶解
した電解液を注入してドツトマトリクス表示可能なＥＣ
Ｄが作製される。

［発明の解決しようとする問題点］ ドツトマトリクス型のエレクトロクコミック表示をする
方法には、各表示画素を個別に動作させるスタティック
方式か、薄膜トランジスタなどのスイッチング素子を利
用するアクティブ方式の二通りがある。この内、前者は
リード取り出しの数が多くなるため、表示容量の点で限
界がある。後者の方式は表示容量については問題ない、
しかし電荷制御型の素子であるＥＣＤでは１画素の着消
色に時間ががかるため、１画素に１個の薄膜トランジス
タでは操作ライン数が多い場合に全画面を表示するため
の時間が長くなるとい一う−問題がある。このため各画
素に２個の薄膜トランジスタを付加して面順次駆動する
方式が考案されている。　各画素に２個の薄膜トランジ
スタを付加するダブル薄膜トランジスタ方式では第４図
に示すように第１の薄膜トランジスタのドレイン電極と
第２の薄膜トランジスタのゲート電極間等を電気的に接
続する必要が生じる。これには層間絶縁膜にコンタクト
ホールをあけることになるが、この工程で層間絶縁膜に
発生するピンホールが原因となり、その後に堆積する配
線と絶縁膜の下に既に形成しである配線間で短絡が多発
するという問題点を有していた。

この短絡欠陥の単位面積当りの確率は、元来層間絶縁膜
が有しているピンホールによる欠陥の確率より１桁〜３
桁程度大きいことが確かめられている。従って、短絡欠
陥の多いのはフォトレジストの欠陥に起因したものであ
ると考えられている。いずれにしても第１の薄膜トラン
ジスタのドレイン電極と第２の薄膜トランジスタのゲー
ト電極を確非につなぐことと、居間の短絡がなく、しっ
かりと絶縁がとれる構造及び製法が強く求められている
。

また、面順次駆動を行うために、各画素に２個のトラン
ジスタを必要とするために、１個のトランジスタで駆動
が可能な液晶、エレクトロルミネセンス等の表示素子と
比べ、工程が複雑になり製造コストを高める原因となっ
ていた。

［問題点を解決するための手段］　　　。

本発明は、前述の問題点を解決すべくなされたものであ
り、絶縁性基板−Ｈに形成された複数個のＥＣ表示画素
と、この表示画素ごとに付加された複数個の薄膜トラン
ジスタを有するエレクトロクロミック表示素子において
、層間絶縁膜をはさみ、その−に下に各トランジスタの
電極としてバターニングされた導電性薄膜間相互の導電
接続が全電極形成後に取られたことを特徴とするエレク
トロクロミック表示素子を提供するものである。

本発明に使用される９ｊ膜トランジスタの構造としては
、ゲート電極、ソー−−不一電極、ドレイン電極及び半
導体層との位置関係により、第５図（ａ）〜（ｄ）に示
すように４種類の構造があり、（ａ）コープレーナ型、
（ｂ）スタガー型及びこれらの反転構造の（ｃ）逆コー
ブレーナ型、（ｄ）逆スタガー型がある０本発明では、
上記４種類の組み合せのいずれのものでも実施が可能で
ある。しかしその組み合せの中でも他のプロセス条件、
要求される配線抵抗値、トランジスタ特性等からの要請
や、本発明においては、これら２個のＴＰＴの構造を同
一にすることが望ましい。

なお、ＥＣＤは電流表示型表示素子であるため、その着
消色に大きな電流が必要とされることから、少なくとも
表示画素電極に接続される第２のＴＰＴは多結晶シリコ
ンを用いることが好ましい、このため、半導体層にラン
プアニール法又はレーザアニール法等で再結晶させた多
結晶シリコンを使用する場合には、プロセス上コープレ
ーナ構造を選択することが好ましい。

以上のことから、以下の説明においては、２個のトラン
ジスタがコーブレーナ型構造を取る場合について説明す
る。

以下図面を参照しつつ説明する。

第１図（ａ）、（ｂ）は、本発明エレクトロクロミック
表示素子の代表例の１画素の拡大平面図（ａ）とそのＡ
、Ａ’面断面図（ｂ）を示す。

この図において、　２１は第１のＴＦＴの半導体層、２
２は第２のＴＰＴの半導体層、２３はソースライン、２
４は第１のＴＰＴのソース電極、２５は第１のＴＰＴの
ドレイン電極、２Ｂは第２のＴＰＴのソース′−に極、
２７は第２のＴＰＴのドレイン電極、２８はパワーパス
ライン、２９はゲートライン、３０は第１のＴＰＴのゲ
ート電極、３１は第２のＴＰＴのゲート電極、３２はパ
ワーラインである。また３３．３４．３５．３６はそれ
ぞれ本発明により層間絶縁膜４０の上下にある電極をレ
ーザリペア装置によって縦方向の接続を取った接続部で
ある。３７は　ＩＴＯ等の透明導電性薄膜からな−る１
表りボー素電極を示し、４３は　ａ−ＷＯ２等のＥＣ物
質を示す。

本発明では、ガラス等の絶縁性基板上に、まず半導体層
を形成しパターニングをして２個のＴＰＴの半導体層２
１及び２２を得た後に、ＡＩ、Ｃｒ等の金属を蒸着し、
ソースライン２３、第１のＴＦＴのソース′電極２５．
ドレイン電極２４、第２のＴＰＴのソース電極２６、ド
レイン電極２７及びパワーパスライン２日を１回のパタ
ーニングにより形成する０次に層間絶縁膜とＩＴＯ，５
ｎ０２等の透明導電性薄膜を連続して蒸着した後に、残
りの電極すなわち、ゲートライン２９．第１及び第２の
ＴＰＴのゲート電極３０，３１　、パワーライン３２及
び表示画素電極３７を１回のパターニングにより形成す
る。しかる後、レーザ装置により導通を取りたい部分、
すなわちパワーパスライン２８とパワーライン３２の接
続部３３、パワーラインと第２のＴＰＴの接続部３４．
第１のＴＰＴのドレイン電極２５と第２のＴＰＴのゲー
ト電極３１の接続部３５及び、第２のＴＰＴのドレイン
電極２７と表示画素電極３のにレーザを照射し、北下方
向の導通を取り接続する。このようにして、１表示画素
あたり２個のＴＰＴを３回のパターニングで形成するこ
とができる。

ここで木刀式による接続法の簡単な説明を加える。３層
構造部分の断面図を第６図（ａ）に示す、８１はガラス
基板、８２．６４は導電性ｉｓを、６３は層間絶縁膜を
示す、この構造の部分に対しＬ方からレーザを照射する
と、（ｂ）に示すような形状となる。この時、上部もし
くは下部の導電性材料が絶縁膜露出面を覆い上下電極の
導通が取れるようになる。このような状態の基板に対し
て洗浄工程、通電試験等を行ったが、何ら変化をおこさ
なかった。

ＴＰＴの半導体層としては特に限定されないが、非晶質
シリコン、多結前シリコン、ＣｄＳｅ等が主に用いられ
る。

本発明のＥＣ物質としては、特に限定されるものではな
いが、非晶質酸化タングステン、酸化モリブデン、Ｉｖ
化バナジウム、酸化チタニウム、酸化ニオビウム、−酸
イヒイリジウムなどの酸化物や、これらの複合体からな
るもの、あるいは、有機ビオロゲン化合物、希土類シフ
タロジアニン、プルシアンブルー等の遷移金属の混合原
子価錯体、ポリチオフェン・ポリピロール等の導電性高
分子材料が用いられる。

電解質は固体電解質、電解液とも利用が可撤であり、用
途に応じて使いわけられる。固体電解質の例としては、
Ｓｉｎ、　５ｉ０２．　ＣａＦ、＋、　ＭｇＦ２゜Ｚｒ
Ｏ２，丁ａ２０ｓ　＊の無機絶縁材料の多孔質体と。

これに吸蔵された水分とからなる薄膜、β−Ａ１２Ｑａ
　、ＲｂＡｇａ　１５．　Ｌｉ３Ｎ等に代表サレル無ａ
ｍ４オン導電体材料およびイオン導電性ポリマーが挙げ
られ、電解液としては各種の無機酸、有機酸や、ＬｉＣ
ｌＯ４，ＬｉＢＦａ、　ＬｉＡｌＣ１ａ、　ＬｉＰＦ６
．ＬｉＡｓＦ６などの塩をプロピレンカーボネート、γ
−ブチロラクトン、アセトニトリル等に溶解させて得ら
れる非水電解液が用いられ得る。

対向電極、背景板、対向電極基板等は、公知の材料、形
状のものが使用できる。

対向電極としては、カーボンある−いはカーポ４ンにＭ
ｎＯ；＋などの減極剤を加えたもの、背景板としては多
孔質セラミックス板、対向電極としてはガラス、セラミ
ックス、プラスチックなどが使われる。

［作用］ 本発明は、１画素に２つのＴＰＴを有するダブルＴＦＴ
型のＥＣＤにおいて、ＴＰＴのゲート電極、ソース電極
、ドレイン電極及びすべての配線を形成した後に、レー
ザにより縦方向の導通を取り、ＴＰＴを製造する手法を
提供するものである。

この構造では、短絡欠陥の発生場所となる上下配線間の
毛なり部分は前もって形成されている。従って、居間絶
縁膜の穴開は工程でのピンホールの増加の影響は受けな
いこととなり、信頼性が向上するばかりでなく、従来ま
での工程と比べ、工程を大幅に短縮できることから、コ
スト的なメリットも大きい。

［実施例］ ガラス基板−ＬにＳ　ｉ０７膜、次いで非晶質シリコン
膜をプラズマＣＶＤ法により連続してそれぞれ１０００
人と２０００人堆積した後、非晶質シリコンを第１図２
１．２２に示すようにパターニングして第１のＴＰＴと
第２のＴＰＴの半導体層とした０次いでＡＩをＥＢＡ着
にて３０００人堆積しパターニングしてソースライン２
３、第１のＴＰＴのソース電極２４、第１のＴＰＴのド
レイン電極２５．第２のＴＰＴのソース電極２Ｂ、第２
のＴＰＴのドレイン電極２７及びパワーパスライン２日
を形成した。

次に層間絶縁膜のＳ　ｉＯＮ膜をプラズマＣＶＤ法によ
り３０００人堆積した。

その後ＥＢ蒸着法によって、１０００人のＩＴＯを堆積
した後に、パターニングして、ゲートライン２９、パワ
ーライン３２、第１のＴＰＴのゲートを電極３０、第２
のＴＰＴのゲート電極３１及び表示画素電極３７を形成
した。しかる後に、レーザを３３．３４，３５．３８の
部分に照射し上下方向の導通を取っ−た。

感光性ポリイミドを用い表示画素電極と周辺のり−ト取
り出し部分以外を覆いパッシベーションｌＩ！ｌ！４１
とした。最後に酸化タングステンによるＥＣ物質４２を
表示画素部分に形成して、薄膜トランジスタ付きのＥＣ
Ｄ基板を作成した。

このようにして作成した基板の短絡欠陥の発生率は、絶
縁膜自体の有する欠陥発生率と同じで、非常に小さいも
のであった。この欠陥レベルは層間絶縁膜の膜厚増加と
工程の改良でなくすことができる範囲と考えられている
。

実施例では、感光性ポリイミドをパッシベーション膜を
用いたが、５ｉ０２．　Ｓｉｎ、　５ｉＯＮでも何ら問
題ない、またＴＰＴ構造もコーブレーナの例をあげたが
、これに限定されることもないことは明らかである。

［発明の効果］ 各画素に薄膜トランジスタを２個付加して所謂面順次駆
動を行なうＥＣＤは従来第１のＴＰＴと第２のＴＰＴを
接続するために層間絶縁膜にコンタヱトホールをあけて
いた。しかし、この穴開は工程でコンタクトホール部以
外の層間絶縁膜に惹起されるピンホールが原因でその後
に形成する配線と既に絶縁膜の下に形成しである配線間
での短絡欠陥が極端に増加していた。このため実際に表
示素子をつくって駆動しても短絡が多いという間通点を
有していた。

本発明では、層間絶縁膜の上下に配線を形成してから、
導電接続のために必要な部分にレーザを照射して縦方向
の導通をとり導電接続を行う。このため、穴開は工程に
起因する欠陥は発生せず層間絶縁膜の本来持っている絶
縁性を維持することができ、短絡欠陥の少ないＥＣＤを
歩留りよく得ることができる。

また、本発明の応用として、２個のＴＰＴのゲート電極
に対するソース電極、ドレイン電極の基板に対する位置
関係を互いに異なるものを用いて、ＴＰＴ間へのレーザ
照射を不要にした構造も考えられるが、本発明はこれよ
りもプロセス的に膜の堆積工程やフォトエツチングの工
程が少なくてすむので有、利である。

ＴＰＴを用い表示容部−の大きいＥＣＤを作ろうとした
場合、ＴＰＴの欠陥を少なくし、工程数も少なくして歩
留りを上げることが求められており、本発明は、このよ
うな点に鑑みて非常に優れたものである。

【図面の簡単な説明】

第１図（ａ）　、　（ｂ）は、本発明（７）ＴＰＴが付
加された表示画素の乎面図と断面図。 第２図は１代表的ＥＣＤの断面図。 第３図は、各画素にＴＰＴを１個付加したアクティブマ
トリクス型ＥＣＤの回路図。 第４図は、各画素にＴＰＴを２個付加したアクティブマ
トリクス型ＥＣＵの回路図。 第５図（ａ）は、コープレーナ型ＴＰＴの断面図、（ｂ
）は、スタガー型ＴＰＴの断面図、（Ｃ）は、逆コーブ
レーナ型ＴＰＴの断面図、（ｄ）は、逆スタガー型ＴＰ
Ｔの断面図。 第６図（ａ）、（ｂ）は、本発明による縦方向の導通を
とる例の接続前及び接続後の断面図。 ２４：第１のＴＦＴのソース′屯極；１２５：第１のＴ
ＰＴのドレイン電極 ２６：第２のＴＰＴのソース電極 ２７：第２のＴＦＴのドレイン電極 ３０：第１のＴＰＴのゲート電極 ３１：第２のＴＰＴのゲート電極 ３３．３４，３５，３Ｅｉ　：接続部 ６１ニガラス基板 ８２．８４：導電性薄膜 ８３：層間絶縁膜 弔１図 ｔｂノ 躬　乙　凹 １α、　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　（ｂ）第　２　霞 第５図 ＋Ｃ１＋ｄノ 第３図

Claims (4)

【特許請求の範囲】
1. （１）絶縁性基板上に形成された複数個のエレクトロク
   ロミック表示画素と、この表示画素ごとに付加された複
   数個の薄膜トランジスタを有するエレクトロクロミック
   表示素子において、層間絶縁膜をはさみ、その上下に各
   トランジスタの電極としてパターニングされた導電性薄
   膜間相互の導電接続が全電極形成後に取られたことを特
   徴とするエレクトロクロ ミック表示素子。
2. （２）層間絶縁膜をはさみその上下が導電性薄膜からな
   る三層構造の部分にレーザを照射し、上下方向の導通を
   取り、電極間相互の導電接続をした特許請求の範囲第１
   項記載のエレクトロクロミック表示素子。
3. （３）層間絶縁膜の上側に形成される導電性薄膜が透明
   導電性薄膜である特許請求の範囲第１項記載のエレクト
   ロクロミック表示素子。
4. （４）エレクトロクロミック物質が非晶質タングステン
   である特許請求の範囲第１項記載のエレクトロクロミッ
   ク表示素子。