JPS62276973A - テレビジョン受像機 - Google Patents
テレビジョン受像機Info
- Publication number
- JPS62276973A JPS62276973A JP11831887A JP11831887A JPS62276973A JP S62276973 A JPS62276973 A JP S62276973A JP 11831887 A JP11831887 A JP 11831887A JP 11831887 A JP11831887 A JP 11831887A JP S62276973 A JPS62276973 A JP S62276973A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- video signal
- video
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 5
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 8
- 238000000926 separation method Methods 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 abstract description 2
- 230000003321 amplification Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
［産業上の利用分野］
この発明は、テレビジョン受像機に関する。
［従来技術とその問題点コ
従来から、液晶等のパネル型費示装置を用いたテレビジ
ョン受像機の研究が進められている。この種のテレビジ
ョン受像機では、受信され増幅された映像信号をＡ−Ｄ
変換装置によりデジタル信号に変換し、このデジタル信
号により表示装置を駆動して映像表示を行なっている。
ョン受像機の研究が進められている。この種のテレビジ
ョン受像機では、受信され増幅された映像信号をＡ−Ｄ
変換装置によりデジタル信号に変換し、このデジタル信
号により表示装置を駆動して映像表示を行なっている。
しかして、液晶表示装置等のパネル型表示装置は、一般
に走査′＆ｌ！極と信号電極がマ） ＩＪクス状に配列
され、走査電［一時分割で駆動すると共に、Ａ−Ｄｆ換
されたデシタルデータを信号電極に供給して映像表示を
行なっている。
に走査′＆ｌ！極と信号電極がマ） ＩＪクス状に配列
され、走査電［一時分割で駆動すると共に、Ａ−Ｄｆ換
されたデシタルデータを信号電極に供給して映像表示を
行なっている。
ところで、映像信号には水平及び垂直同期信号が含まれ
ており、その同期信号の期間（帰線期間）中は表示デー
タが含まれていない。
ており、その同期信号の期間（帰線期間）中は表示デー
タが含まれていない。
しかしながら、従来ではＡ−Ｄ変換装置を常時動作させ
、タイミング制御によって有効走査期間のサンプリング
データのみを表示装置へ読込ませるようＫして、換言す
れば帰線期間中のサンプリングデータは表示パネルへ供
給しないようにして、表示処理を行なっていた。
、タイミング制御によって有効走査期間のサンプリング
データのみを表示装置へ読込ませるようＫして、換言す
れば帰線期間中のサンプリングデータは表示パネルへ供
給しないようにして、表示処理を行なっていた。
従って、本来表示されない期間中もＡ−Ｄ変換動作を行
なうため、無駄な電力を消費するという問題があった。
なうため、無駄な電力を消費するという問題があった。
［発明の目的］
この発明は上記事情に鑑みて成されたもので、映像信号
の帰線期間中はＡ−Ｄ変換装置の動作を停止させること
によって消費電力の削減をはかることを目的とする。
の帰線期間中はＡ−Ｄ変換装置の動作を停止させること
によって消費電力の削減をはかることを目的とする。
［発明の要点］
この発明は上記目的を達成するために、テレビジョン映
像信号をＡ−Ｄ変換手段によりデジタル信号メに変換し
、パネル型表示装置に表示するテレビジョン受像機にお
いて、テレビジＷ／映像信号の有効走査期間以上は上記
Ａ−Ｄ変換手段の動作を停止する手段を設けたことを要
点とするものである。
像信号をＡ−Ｄ変換手段によりデジタル信号メに変換し
、パネル型表示装置に表示するテレビジョン受像機にお
いて、テレビジＷ／映像信号の有効走査期間以上は上記
Ａ−Ｄ変換手段の動作を停止する手段を設けたことを要
点とするものである。
［発明の実施例コ
以下図面を参照して本発明の一実施例を説明する。第１
図は液晶テレビ受像機における主要部の構成？示したも
のである。同図において１は映像増幅回路で、映像検波
回路（図示せず）からの信号を増幅し、同期分離回路２
及びＡ−Ｄ変換装置３へ出力する。また、映像増幅回路
１の出力信号の一部は、音声増幅回路（図示せず）へ送
られる。
図は液晶テレビ受像機における主要部の構成？示したも
のである。同図において１は映像増幅回路で、映像検波
回路（図示せず）からの信号を増幅し、同期分離回路２
及びＡ−Ｄ変換装置３へ出力する。また、映像増幅回路
１の出力信号の一部は、音声増幅回路（図示せず）へ送
られる。
上記同期分離回路２Ｖｉ、、入力された映像信号中から
水平及び垂直同期信号を分離し、制御回路４へ出力する
。この制御回路４はシフトレジスタ５２介して第１駆動
回路６に駆動タイミング信号を与えると共に第２駆動回
路７にタイミング信号を与える。上記第１駆動回路６は
、液晶表示・々ネル８の垂直方向に対する走査と行ない
、第２駆動回路７は液晶表示・９ネル８の水平方向に対
する走査２行なう。また、制御回路４は、映像信号を１
水モ走査おきに選択するチップイネーブル信号ＣＥＩ発
生し、Ａ−Ｄ変換装置３へ与える。このＡ−Ｄ変換装置
３は、基準電位発生回路１ノ、コンＡレータ１２１〜１
２ｎ、デコーダ１３、バイアス回路１４を主体として構
成される。上記基準電位発生回路１１は、映像信号の白
レベル電圧、黒レベル電圧に応じて低レベルの基準電位
ｖＸ、及び高レベルの基準電位ｖＨト発生するもので、
この基準電位ｖＬ、ｖＨは、直接あるいは抵抗Ｒ１〜Ｒ
ＩＩｎで分圧されてコンパレータ１２８〜１２ｎの基準
端子に入力される。
水平及び垂直同期信号を分離し、制御回路４へ出力する
。この制御回路４はシフトレジスタ５２介して第１駆動
回路６に駆動タイミング信号を与えると共に第２駆動回
路７にタイミング信号を与える。上記第１駆動回路６は
、液晶表示・々ネル８の垂直方向に対する走査と行ない
、第２駆動回路７は液晶表示・９ネル８の水平方向に対
する走査２行なう。また、制御回路４は、映像信号を１
水モ走査おきに選択するチップイネーブル信号ＣＥＩ発
生し、Ａ−Ｄ変換装置３へ与える。このＡ−Ｄ変換装置
３は、基準電位発生回路１ノ、コンＡレータ１２１〜１
２ｎ、デコーダ１３、バイアス回路１４を主体として構
成される。上記基準電位発生回路１１は、映像信号の白
レベル電圧、黒レベル電圧に応じて低レベルの基準電位
ｖＸ、及び高レベルの基準電位ｖＨト発生するもので、
この基準電位ｖＬ、ｖＨは、直接あるいは抵抗Ｒ１〜Ｒ
ＩＩｎで分圧されてコンパレータ１２８〜１２ｎの基準
端子に入力される。
そして、上記コンパレータ１２、〜１２ｎの比較端子に
は、映像増幅回路１の出力信号が与えられる。一方、バ
イアス回路１４は、詳細を後述するが、チップイネーブ
ル信号面に同期して動作し、コンパレータ１２１〜１２
ｎにバイアスｅ与、する。
は、映像増幅回路１の出力信号が与えられる。一方、バ
イアス回路１４は、詳細を後述するが、チップイネーブ
ル信号面に同期して動作し、コンパレータ１２１〜１２
ｎにバイアスｅ与、する。
コンパレータ１２．〜１２ｎはバイアス回路１４からバ
イアスが与えられる開動作し、その出力信号をデコーダ
１３へ入力する。このデコーダ１３は、入力信号を例え
ば４ビツトのデジタル信号にデコードし、Ａ−Ｄ変換装
置３の出力としてシフトレジスタ９へ送出する。このシ
フトレジスタ９は、例えば液晶表示パネル８が１２０Ｘ
１６０ドツト２重マトリクスの場合、４ピツ）Ｘ ３２
０段に構成される。そして、上記シフトレジスタ９Ｖｃ
入力されたデータは、バッファ１０を介して第２駆動回
路７へ送られる。この第２駆動回路７は、バッファ１０
の出力に対し、制御回路４からの輝度・−ルスに基づい
て輝度変調し、液晶表示・母ネル８に駆動バイアスを与
える。
イアスが与えられる開動作し、その出力信号をデコーダ
１３へ入力する。このデコーダ１３は、入力信号を例え
ば４ビツトのデジタル信号にデコードし、Ａ−Ｄ変換装
置３の出力としてシフトレジスタ９へ送出する。このシ
フトレジスタ９は、例えば液晶表示パネル８が１２０Ｘ
１６０ドツト２重マトリクスの場合、４ピツ）Ｘ ３２
０段に構成される。そして、上記シフトレジスタ９Ｖｃ
入力されたデータは、バッファ１０を介して第２駆動回
路７へ送られる。この第２駆動回路７は、バッファ１０
の出力に対し、制御回路４からの輝度・−ルスに基づい
て輝度変調し、液晶表示・母ネル８に駆動バイアスを与
える。
次に上記コンパレータ１２． 、１２．・・・及びバ
イアス回路１４部分の詳細について第２図により説明す
る。バイアス回路１４は、例えばＮチャンネルトランジ
スタ２１〜２４、ダイオード２５゜２６、シッットキー
ダイオード２７を主体として構成される。そして、チノ
グイネーブル信号ＣＥが与えられる端子２８は、図示極
性のダイオード２５を介して接地されると共にダイオー
ド２６を介してトランジスタ２１のベースに接続される
。
イアス回路１４部分の詳細について第２図により説明す
る。バイアス回路１４は、例えばＮチャンネルトランジ
スタ２１〜２４、ダイオード２５゜２６、シッットキー
ダイオード２７を主体として構成される。そして、チノ
グイネーブル信号ＣＥが与えられる端子２８は、図示極
性のダイオード２５を介して接地されると共にダイオー
ド２６を介してトランジスタ２１のベースに接続される
。
このトランジスタ２１は、ベース及びコレクタがそれぞ
れ抵抗２９．３０を介してｖｃｃｔ源に接続され、エミ
ッタが抵抗３ノ？介して接地されると共にトランジスタ
２２のベースに接続される。このトランジスタ２２ｆ′
ｉ、エミッタが接地され、コレクタがダイオード２７を
介してトランジスタ２３のコレクタ及びトランジスタ２
４のベースに接続される。そして、上記トランジスタ２
３のコレクタは抵抗３２を介してｖｃｃ電源に接続され
、エミッタは抵抗３３を介して接地される。また、トラ
ンジスタ２４のコレクタは直接ｖｃｃ１！源に接続され
、エミッタは抵抗３４を介して接地されると共に、トラ
ンジスタ２３のベースに接続される。そして、上記トラ
ンジスタ２４のエミッタ出力電位が、コンパレータ１２
．．１２２・・・の電流路に直列に設けられているスイ
ッチングトランジスタ３５．．３５．・・・にベースバ
イアスとして供給される。
れ抵抗２９．３０を介してｖｃｃｔ源に接続され、エミ
ッタが抵抗３ノ？介して接地されると共にトランジスタ
２２のベースに接続される。このトランジスタ２２ｆ′
ｉ、エミッタが接地され、コレクタがダイオード２７を
介してトランジスタ２３のコレクタ及びトランジスタ２
４のベースに接続される。そして、上記トランジスタ２
３のコレクタは抵抗３２を介してｖｃｃ電源に接続され
、エミッタは抵抗３３を介して接地される。また、トラ
ンジスタ２４のコレクタは直接ｖｃｃ１！源に接続され
、エミッタは抵抗３４を介して接地されると共に、トラ
ンジスタ２３のベースに接続される。そして、上記トラ
ンジスタ２４のエミッタ出力電位が、コンパレータ１２
．．１２２・・・の電流路に直列に設けられているスイ
ッチングトランジスタ３５．．３５．・・・にベースバ
イアスとして供給される。
次に、上記実施例の動作について説明する。チップイネ
ーブル信号ＣＥは、第３図に示すように水平同期信号間
に存在する映像信号を１走査おきに選択する信号で、１
走査おきにハイレベルとなり、その他はローレベルとな
っている。そして、上記チップイネーブル信号ＣＥを反
転した信号ＣＥが上記制御回路４からバイアス回路１４
に与えられる信号である。しかして、上記チップイネー
ブル信号ＣＦＪが第２図に詳細を示すバイアス回路１４
の端子２８に与えられると、ローレベルの期間ではダイ
オード２６がオン状態となり、トランジスタ２１のベー
ス電位はローレベルとなる。このためトランジスタ２１
はベース電流が流れずオフ状態となり、同時にトランジ
スタ２２もオフする。
ーブル信号ＣＥは、第３図に示すように水平同期信号間
に存在する映像信号を１走査おきに選択する信号で、１
走査おきにハイレベルとなり、その他はローレベルとな
っている。そして、上記チップイネーブル信号ＣＥを反
転した信号ＣＥが上記制御回路４からバイアス回路１４
に与えられる信号である。しかして、上記チップイネー
ブル信号ＣＦＪが第２図に詳細を示すバイアス回路１４
の端子２８に与えられると、ローレベルの期間ではダイ
オード２６がオン状態となり、トランジスタ２１のベー
ス電位はローレベルとなる。このためトランジスタ２１
はベース電流が流れずオフ状態となり、同時にトランジ
スタ２２もオフする。
このトランジスタ２２がオフしている場合、ダイオード
２７には電流が流れず、トラン・ゾスタ２３のコレクタ
とトランジスタ２４のベースＷ続ｄは高電位に保たれる
。従ってトランジスタ２４゜２３が共にオン状態となり
、コンツマレータ１２１゜１２、・・・のスイッチング
用トランジスタ３５１１３５、・・・に適正なベース電
流を供給する。この結果、トランジスタ３５．．３５．
・・・はオンし、コンパレータ１２８．１２．・・・が
動作状態となり、映像信号をサンプリングする。
２７には電流が流れず、トラン・ゾスタ２３のコレクタ
とトランジスタ２４のベースＷ続ｄは高電位に保たれる
。従ってトランジスタ２４゜２３が共にオン状態となり
、コンツマレータ１２１゜１２、・・・のスイッチング
用トランジスタ３５１１３５、・・・に適正なベース電
流を供給する。この結果、トランジスタ３５．．３５．
・・・はオンし、コンパレータ１２８．１２．・・・が
動作状態となり、映像信号をサンプリングする。
一方、チッグイネープル信号ＣＥがハイレベルとなる期
間では、ダイオード２６が逆バイアスとなってオフし、
トランジスタ２ノのベース電位が上昇する。このためト
ランジスタ２１がオンし、同時にトランジスタ２２がオ
ンしてダイオード２７に電流が流れ、トランジスタ２４
のベース電位を約０．４ Ｖに引下げる。従ってトラン
ジスタ２４゜２３はオフ状態となり、トランジスタ３５
、。
間では、ダイオード２６が逆バイアスとなってオフし、
トランジスタ２ノのベース電位が上昇する。このためト
ランジスタ２１がオンし、同時にトランジスタ２２がオ
ンしてダイオード２７に電流が流れ、トランジスタ２４
のベース電位を約０．４ Ｖに引下げる。従ってトラン
ジスタ２４゜２３はオフ状態となり、トランジスタ３５
、。
３５、・・・にベース電流が供給されなくなる。この結
果、トランジスタ３５． 、３５．・・・がオフし、
コンパレータ１２． 、１２．・・・は非動作状態と
なる。
果、トランジスタ３５． 、３５．・・・がオフし、
コンパレータ１２． 、１２．・・・は非動作状態と
なる。
このようにしてＡ−Ｄ変換装置３は１走査おきに動作し
、映像増幅回路１から出力される映像信号を４ビツトの
デジタル信号に変換し、シフトレ・ゾスタ９へ出力する
。そして、このシフトレジスタ９に書込まれたデータが
バッファ１０と介して第２ム動回路７へ送られ、液晶表
示ノ４ネル８において表示される。なお、上記実施例で
はチップイネーブル信号ＣＥを用いてコンパレータへの
定流制御を行なったが、反転しないチップイネーブル信
号ＣＥを用いて同様にしてもよく、上記実施例に限定さ
れないことは言うまでもない。また、上記実施例では映
像信号を１走査おきに選択するようにしたが、すべての
有効走査線を選択してもよいことは勿論である。要は、
有効走査期間以外の帰線期間中にＡ−Ｄ変換装置の動作
を停止すればよい。
、映像増幅回路１から出力される映像信号を４ビツトの
デジタル信号に変換し、シフトレ・ゾスタ９へ出力する
。そして、このシフトレジスタ９に書込まれたデータが
バッファ１０と介して第２ム動回路７へ送られ、液晶表
示ノ４ネル８において表示される。なお、上記実施例で
はチップイネーブル信号ＣＥを用いてコンパレータへの
定流制御を行なったが、反転しないチップイネーブル信
号ＣＥを用いて同様にしてもよく、上記実施例に限定さ
れないことは言うまでもない。また、上記実施例では映
像信号を１走査おきに選択するようにしたが、すべての
有効走査線を選択してもよいことは勿論である。要は、
有効走査期間以外の帰線期間中にＡ−Ｄ変換装置の動作
を停止すればよい。
［発明の効果］
以上説明したように、この発明によれば、映像信号の有
効走査期間以外はＡ−Ｄ変換装置の動作を停止するよう
にしたので、消費電力の削減？はかることができる。
効走査期間以外はＡ−Ｄ変換装置の動作を停止するよう
にしたので、消費電力の削減？はかることができる。
図面は本発明の一実施例を示すもので、第１図は回路構
成図、第２図は第１図におけるコンパレータ及びバイア
ス回路部分の詳細を示す図、第３図は映像信号とチップ
イネーブル信号との対応関係を示す図である。 ３・・・Ａ−Ｄ変換装置、１１・・・基準電位発生回路
、１２、〜１２ｎ・・・コンパレータ、１３・・・デコ
ーダ、１４・・・バイアス回路。
成図、第２図は第１図におけるコンパレータ及びバイア
ス回路部分の詳細を示す図、第３図は映像信号とチップ
イネーブル信号との対応関係を示す図である。 ３・・・Ａ−Ｄ変換装置、１１・・・基準電位発生回路
、１２、〜１２ｎ・・・コンパレータ、１３・・・デコ
ーダ、１４・・・バイアス回路。
Claims (1)
- 【特許請求の範囲】 テレビジョン映像信号をＡ−Ｄ変換手段によりデジタル
データに変換し、パネル型表示装置に表示するテレビジ
ョン受像機において、 テレビジョン映像信号の有効走査期間以外は上記Ａ−Ｄ
変換手段の動作を停止する手段を設けたことを特徴とす
るテレビジョン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11831887A JPS62276973A (ja) | 1987-05-15 | 1987-05-15 | テレビジョン受像機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11831887A JPS62276973A (ja) | 1987-05-15 | 1987-05-15 | テレビジョン受像機 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4677582A Division JPS58164317A (ja) | 1982-03-24 | 1982-03-24 | Ａ−ｄ変換装置の電流低減方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62276973A true JPS62276973A (ja) | 1987-12-01 |
Family
ID=14733703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11831887A Pending JPS62276973A (ja) | 1987-05-15 | 1987-05-15 | テレビジョン受像機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62276973A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648799A (en) * | 1992-12-02 | 1997-07-15 | Elonex I.P. Holdings, Ltd. | Low-power-consumption monitor standby system |
| US5821924A (en) * | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
-
1987
- 1987-05-15 JP JP11831887A patent/JPS62276973A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821924A (en) * | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
| US5648799A (en) * | 1992-12-02 | 1997-07-15 | Elonex I.P. Holdings, Ltd. | Low-power-consumption monitor standby system |
| US5880719A (en) * | 1992-12-02 | 1999-03-09 | Eloney I.P. Holdings L.T.D. | Low-power-consumption monitor standby system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970006863B1 (ko) | 액티브 매트릭스형 액정 표시 장치 | |
| US4393380A (en) | Liquid crystal display systems | |
| KR0185026B1 (ko) | Lcd 구동회로 | |
| KR100222160B1 (ko) | D/a 콘버터 | |
| US7196568B2 (en) | Input circuit, display device and information display apparatus | |
| US20010050665A1 (en) | Liquid crystal display and driving method thereof | |
| JP2002032048A5 (ja) | ||
| JPH045313B2 (ja) | ||
| JPS6273294A (ja) | 画像表示装置 | |
| US6628261B1 (en) | Liquid crystal display panel drive circuit and liquid crystal display apparatus having two sample/hold circuits coupled to each signal line | |
| JP2007334276A (ja) | グレイスケール電圧源のための出力バッファー | |
| US5874934A (en) | Sample hold circuit for LCD driver | |
| US6961054B2 (en) | Driving circuit and display comprising the same | |
| JPS62276973A (ja) | テレビジョン受像機 | |
| JPS6358512B2 (ja) | ||
| JPH0328113B2 (ja) | ||
| JP3211320B2 (ja) | 液晶駆動方式 | |
| JPS62283787A (ja) | Ａ−ｄ変換装置 | |
| JPH06186925A (ja) | 表示装置の駆動回路 | |
| JPS58164317A (ja) | Ａ−ｄ変換装置の電流低減方式 | |
| JPH09330061A (ja) | 液晶表示装置およびその駆動方法 | |
| CN101101734A (zh) | 适用于灰度调整电压源的输出缓冲器 | |
| KR200193715Y1 (ko) | 액정표시소자 구동용 하이임피던스 회로 | |
| JPH096290A (ja) | 液晶パネル駆動回路 | |
| JP2508941B2 (ja) | 映像信号ａ−ｄ変換装置 |