JPS62276973A - Television receiver - Google Patents
Television receiverInfo
- Publication number
- JPS62276973A JPS62276973A JP11831887A JP11831887A JPS62276973A JP S62276973 A JPS62276973 A JP S62276973A JP 11831887 A JP11831887 A JP 11831887A JP 11831887 A JP11831887 A JP 11831887A JP S62276973 A JPS62276973 A JP S62276973A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- video signal
- video
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 5
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 8
- 238000000926 separation method Methods 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 abstract description 2
- 230000003321 amplification Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Transforming Electric Information Into Light Information (AREA)
Abstract
Description
【発明の詳細な説明】 3、発明の詳細な説明 [産業上の利用分野] この発明は、テレビジョン受像機に関する。[Detailed description of the invention] 3. Detailed description of the invention [Industrial application field] The present invention relates to a television receiver.
[従来技術とその問題点コ
従来から、液晶等のパネル型費示装置を用いたテレビジ
ョン受像機の研究が進められている。この種のテレビジ
ョン受像機では、受信され増幅された映像信号をA−D
変換装置によりデジタル信号に変換し、このデジタル信
号により表示装置を駆動して映像表示を行なっている。[Prior art and its problems] Research has been progressing on television receivers using panel-type display devices such as liquid crystal displays. In this type of television receiver, the received and amplified video signal is
A conversion device converts the signal into a digital signal, and the digital signal drives a display device to display an image.
しかして、液晶表示装置等のパネル型表示装置は、一般
に走査′&l!極と信号電極がマ) IJクス状に配列
され、走査電[一時分割で駆動すると共に、A−Df換
されたデシタルデータを信号電極に供給して映像表示を
行なっている。However, panel type display devices such as liquid crystal display devices generally scan '&l! The poles and signal electrodes are arranged in a square pattern, and the scanning voltage is driven in temporary divisions, and A-Df converted digital data is supplied to the signal electrodes to display images.
ところで、映像信号には水平及び垂直同期信号が含まれ
ており、その同期信号の期間(帰線期間)中は表示デー
タが含まれていない。By the way, the video signal includes horizontal and vertical synchronization signals, and display data is not included during the period of the synchronization signals (retrace period).
しかしながら、従来ではA−D変換装置を常時動作させ
、タイミング制御によって有効走査期間のサンプリング
データのみを表示装置へ読込ませるようKして、換言す
れば帰線期間中のサンプリングデータは表示パネルへ供
給しないようにして、表示処理を行なっていた。However, in the past, the A-D converter was always operated and timing control was used to read only the sampling data during the effective scanning period to the display device.In other words, the sampling data during the retrace period was supplied to the display panel. The display process was performed in such a way that it did not occur.
従って、本来表示されない期間中もA−D変換動作を行
なうため、無駄な電力を消費するという問題があった。Therefore, since the A-D conversion operation is performed even during a period when the display is not normally displayed, there is a problem in that power is wasted.
[発明の目的]
この発明は上記事情に鑑みて成されたもので、映像信号
の帰線期間中はA−D変換装置の動作を停止させること
によって消費電力の削減をはかることを目的とする。[Object of the invention] This invention was made in view of the above circumstances, and an object of the invention is to reduce power consumption by stopping the operation of the A-D converter during the retrace period of the video signal. .
[発明の要点]
この発明は上記目的を達成するために、テレビジョン映
像信号をA−D変換手段によりデジタル信号メに変換し
、パネル型表示装置に表示するテレビジョン受像機にお
いて、テレビジW/映像信号の有効走査期間以上は上記
A−D変換手段の動作を停止する手段を設けたことを要
点とするものである。[Summary of the Invention] In order to achieve the above object, the present invention provides a television receiver that converts a television video signal into a digital signal by an A-D conversion means and displays the digital signal on a panel display device. The key point is to provide means for stopping the operation of the A/D converting means for a period longer than the effective scanning period of the video signal.
[発明の実施例コ
以下図面を参照して本発明の一実施例を説明する。第1
図は液晶テレビ受像機における主要部の構成?示したも
のである。同図において1は映像増幅回路で、映像検波
回路(図示せず)からの信号を増幅し、同期分離回路2
及びA−D変換装置3へ出力する。また、映像増幅回路
1の出力信号の一部は、音声増幅回路(図示せず)へ送
られる。[Embodiment of the Invention] An embodiment of the present invention will be described below with reference to the drawings. 1st
Is the diagram the configuration of the main parts of an LCD TV receiver? This is what is shown. In the figure, 1 is a video amplification circuit, which amplifies the signal from a video detection circuit (not shown), and a synchronous separation circuit 2.
and output to the A-D converter 3. Further, a part of the output signal of the video amplification circuit 1 is sent to an audio amplification circuit (not shown).
上記同期分離回路2Vi、、入力された映像信号中から
水平及び垂直同期信号を分離し、制御回路4へ出力する
。この制御回路4はシフトレジスタ52介して第1駆動
回路6に駆動タイミング信号を与えると共に第2駆動回
路7にタイミング信号を与える。上記第1駆動回路6は
、液晶表示・々ネル8の垂直方向に対する走査と行ない
、第2駆動回路7は液晶表示・9ネル8の水平方向に対
する走査2行なう。また、制御回路4は、映像信号を1
水モ走査おきに選択するチップイネーブル信号CEI発
生し、A−D変換装置3へ与える。このA−D変換装置
3は、基準電位発生回路1ノ、コンAレータ121〜1
2n、デコーダ13、バイアス回路14を主体として構
成される。上記基準電位発生回路11は、映像信号の白
レベル電圧、黒レベル電圧に応じて低レベルの基準電位
vX、及び高レベルの基準電位vHト発生するもので、
この基準電位vL、vHは、直接あるいは抵抗R1〜R
IInで分圧されてコンパレータ128〜12nの基準
端子に入力される。The synchronization separation circuit 2Vi separates horizontal and vertical synchronization signals from the input video signal and outputs them to the control circuit 4. The control circuit 4 provides a drive timing signal to the first drive circuit 6 and a timing signal to the second drive circuit 7 via a shift register 52 . The first drive circuit 6 performs vertical scanning of the liquid crystal display panel 8, and the second drive circuit 7 performs two horizontal scans of the liquid crystal display panel 8. Further, the control circuit 4 controls the video signal to 1
A chip enable signal CEI to be selected is generated every water sample scan and is applied to the A/D converter 3. This A-D converter 3 includes a reference potential generation circuit 1, converter A regulators 121 to 1.
2n, a decoder 13, and a bias circuit 14. The reference potential generation circuit 11 generates a low level reference potential vX and a high level reference potential vH according to the white level voltage and black level voltage of the video signal,
These reference potentials vL and vH can be applied directly or through resistors R1 to R1.
The voltage is divided by IIn and input to the reference terminals of comparators 128 to 12n.
そして、上記コンパレータ12、〜12nの比較端子に
は、映像増幅回路1の出力信号が与えられる。一方、バ
イアス回路14は、詳細を後述するが、チップイネーブ
ル信号面に同期して動作し、コンパレータ121〜12
nにバイアスe与、する。The output signal of the video amplification circuit 1 is applied to the comparison terminals of the comparators 12 and 12n. On the other hand, although the details will be described later, the bias circuit 14 operates in synchronization with the chip enable signal plane, and the bias circuit 14 operates in synchronization with the chip enable signal plane,
Apply bias e to n.
コンパレータ12.〜12nはバイアス回路14からバ
イアスが与えられる開動作し、その出力信号をデコーダ
13へ入力する。このデコーダ13は、入力信号を例え
ば4ビツトのデジタル信号にデコードし、A−D変換装
置3の出力としてシフトレジスタ9へ送出する。このシ
フトレジスタ9は、例えば液晶表示パネル8が120X
160ドツト2重マトリクスの場合、4ピツ)X 32
0段に構成される。そして、上記シフトレジスタ9Vc
入力されたデータは、バッファ10を介して第2駆動回
路7へ送られる。この第2駆動回路7は、バッファ10
の出力に対し、制御回路4からの輝度・−ルスに基づい
て輝度変調し、液晶表示・母ネル8に駆動バイアスを与
える。Comparator 12. 12n is applied with a bias from the bias circuit 14 and performs an open operation, and inputs its output signal to the decoder 13. This decoder 13 decodes the input signal into, for example, a 4-bit digital signal and sends it to the shift register 9 as an output of the AD converter 3. This shift register 9 is configured so that, for example, the liquid crystal display panel 8 has a 120X
For 160 dot double matrix, 4 dots) x 32
It is configured in 0 stages. And the shift register 9Vc
The input data is sent to the second drive circuit 7 via the buffer 10. This second drive circuit 7 includes a buffer 10
The output of the control circuit 4 is modulated in brightness based on the brightness and pulse from the control circuit 4, and a driving bias is applied to the liquid crystal display/main channel 8.
次に上記コンパレータ12. 、12.・・・及びバ
イアス回路14部分の詳細について第2図により説明す
る。バイアス回路14は、例えばNチャンネルトランジ
スタ21〜24、ダイオード25゜26、シッットキー
ダイオード27を主体として構成される。そして、チノ
グイネーブル信号CEが与えられる端子28は、図示極
性のダイオード25を介して接地されると共にダイオー
ド26を介してトランジスタ21のベースに接続される
。Next, the comparator 12. , 12. ... and the details of the bias circuit 14 portion will be explained with reference to FIG. The bias circuit 14 mainly includes, for example, N-channel transistors 21 to 24, diodes 25.degree. 26, and a Schittky diode 27. The terminal 28 to which the chino enable signal CE is applied is grounded via a diode 25 having the polarity shown, and is also connected to the base of the transistor 21 via a diode 26.
このトランジスタ21は、ベース及びコレクタがそれぞ
れ抵抗29.30を介してvcct源に接続され、エミ
ッタが抵抗3ノ?介して接地されると共にトランジスタ
22のベースに接続される。このトランジスタ22f′
i、エミッタが接地され、コレクタがダイオード27を
介してトランジスタ23のコレクタ及びトランジスタ2
4のベースに接続される。そして、上記トランジスタ2
3のコレクタは抵抗32を介してvcc電源に接続され
、エミッタは抵抗33を介して接地される。また、トラ
ンジスタ24のコレクタは直接vcc1!源に接続され
、エミッタは抵抗34を介して接地されると共に、トラ
ンジスタ23のベースに接続される。そして、上記トラ
ンジスタ24のエミッタ出力電位が、コンパレータ12
..122・・・の電流路に直列に設けられているスイ
ッチングトランジスタ35..35.・・・にベースバ
イアスとして供給される。The base and collector of this transistor 21 are connected to the vcct source via resistors 29 and 30, respectively, and the emitter is connected to the vcct source through resistors 29 and 30, respectively. It is connected to the base of the transistor 22 as well as to ground through the transistor 22 . This transistor 22f'
i, the emitter is grounded, and the collector is connected to the collector of the transistor 23 and the transistor 2 through the diode 27.
Connected to the base of 4. And the transistor 2
The collector of No. 3 is connected to the VCC power supply via a resistor 32, and the emitter is grounded via a resistor 33. Further, the collector of the transistor 24 is connected directly to vcc1! The emitter is grounded through a resistor 34 and connected to the base of the transistor 23. Then, the emitter output potential of the transistor 24 is set to the comparator 12.
.. .. Switching transistors 35.122, . .. 35. ... is supplied as a base bias.
次に、上記実施例の動作について説明する。チップイネ
ーブル信号CEは、第3図に示すように水平同期信号間
に存在する映像信号を1走査おきに選択する信号で、1
走査おきにハイレベルとなり、その他はローレベルとな
っている。そして、上記チップイネーブル信号CEを反
転した信号CEが上記制御回路4からバイアス回路14
に与えられる信号である。しかして、上記チップイネー
ブル信号CFJが第2図に詳細を示すバイアス回路14
の端子28に与えられると、ローレベルの期間ではダイ
オード26がオン状態となり、トランジスタ21のベー
ス電位はローレベルとなる。このためトランジスタ21
はベース電流が流れずオフ状態となり、同時にトランジ
スタ22もオフする。Next, the operation of the above embodiment will be explained. The chip enable signal CE is a signal that selects the video signal existing between the horizontal synchronization signals every other scan, as shown in FIG.
It is at high level every scan, and is at low level at other times. A signal CE obtained by inverting the chip enable signal CE is sent from the control circuit 4 to the bias circuit 14.
This is the signal given to Therefore, the chip enable signal CFJ is transmitted to the bias circuit 14 whose details are shown in FIG.
When the voltage is applied to the terminal 28 of the transistor 21, the diode 26 is turned on during the low level period, and the base potential of the transistor 21 becomes low level. Therefore, the transistor 21
The base current does not flow and the transistor 22 is turned off, and at the same time, the transistor 22 is also turned off.
このトランジスタ22がオフしている場合、ダイオード
27には電流が流れず、トラン・ゾスタ23のコレクタ
とトランジスタ24のベースW続dは高電位に保たれる
。従ってトランジスタ24゜23が共にオン状態となり
、コンツマレータ121゜12、・・・のスイッチング
用トランジスタ351135、・・・に適正なベース電
流を供給する。この結果、トランジスタ35..35.
・・・はオンし、コンパレータ128.12.・・・が
動作状態となり、映像信号をサンプリングする。When this transistor 22 is off, no current flows through the diode 27, and the collector of the transistor 23 and the base W of the transistor 24 are kept at a high potential. Therefore, transistors 24 and 23 are both turned on, supplying appropriate base currents to switching transistors 351 and 35 of consummarators 121 and 12, and so on. As a result, transistor 35. .. 35.
... are turned on, and comparators 128.12. ... becomes operational and samples the video signal.
一方、チッグイネープル信号CEがハイレベルとなる期
間では、ダイオード26が逆バイアスとなってオフし、
トランジスタ2ノのベース電位が上昇する。このためト
ランジスタ21がオンし、同時にトランジスタ22がオ
ンしてダイオード27に電流が流れ、トランジスタ24
のベース電位を約0.4 Vに引下げる。従ってトラン
ジスタ24゜23はオフ状態となり、トランジスタ35
、。On the other hand, during the period when the chig enable signal CE is at a high level, the diode 26 becomes reverse biased and turns off.
The base potential of transistor 2 rises. Therefore, transistor 21 is turned on, transistor 22 is turned on at the same time, current flows through diode 27, and transistor 24 is turned on.
lowers the base potential of 0.4 V to about 0.4 V. Therefore, transistors 24 and 23 are turned off, and transistor 35
,.
35、・・・にベース電流が供給されなくなる。この結
果、トランジスタ35. 、35.・・・がオフし、
コンパレータ12. 、12.・・・は非動作状態と
なる。No base current is supplied to 35, . As a result, transistor 35. , 35. ...is turned off,
Comparator 12. , 12. ... is in a non-operating state.
このようにしてA−D変換装置3は1走査おきに動作し
、映像増幅回路1から出力される映像信号を4ビツトの
デジタル信号に変換し、シフトレ・ゾスタ9へ出力する
。そして、このシフトレジスタ9に書込まれたデータが
バッファ10と介して第2ム動回路7へ送られ、液晶表
示ノ4ネル8において表示される。なお、上記実施例で
はチップイネーブル信号CEを用いてコンパレータへの
定流制御を行なったが、反転しないチップイネーブル信
号CEを用いて同様にしてもよく、上記実施例に限定さ
れないことは言うまでもない。また、上記実施例では映
像信号を1走査おきに選択するようにしたが、すべての
有効走査線を選択してもよいことは勿論である。要は、
有効走査期間以外の帰線期間中にA−D変換装置の動作
を停止すればよい。In this way, the A/D converter 3 operates every other scan, converts the video signal output from the video amplifier circuit 1 into a 4-bit digital signal, and outputs the digital signal to the shift register 9. The data written in this shift register 9 is sent to the second movement circuit 7 via the buffer 10 and displayed on the liquid crystal display panel 8. In the above embodiment, constant current control to the comparator is performed using the chip enable signal CE, but it goes without saying that the present invention is not limited to the above embodiment, and the same may be done using a non-inverted chip enable signal CE. Further, in the above embodiment, the video signal is selected every other scan, but it goes without saying that all effective scanning lines may be selected. In short,
The operation of the A/D converter may be stopped during the blanking period other than the effective scanning period.
[発明の効果]
以上説明したように、この発明によれば、映像信号の有
効走査期間以外はA−D変換装置の動作を停止するよう
にしたので、消費電力の削減?はかることができる。[Effects of the Invention] As explained above, according to the present invention, the operation of the A-D converter is stopped except during the effective scanning period of the video signal, which reduces power consumption. It can be measured.
図面は本発明の一実施例を示すもので、第1図は回路構
成図、第2図は第1図におけるコンパレータ及びバイア
ス回路部分の詳細を示す図、第3図は映像信号とチップ
イネーブル信号との対応関係を示す図である。
3・・・A−D変換装置、11・・・基準電位発生回路
、12、〜12n・・・コンパレータ、13・・・デコ
ーダ、14・・・バイアス回路。The drawings show one embodiment of the present invention. Fig. 1 is a circuit configuration diagram, Fig. 2 is a diagram showing details of the comparator and bias circuit portion in Fig. 1, and Fig. 3 is a diagram showing a video signal and a chip enable signal. FIG. 3... A-D converter, 11... Reference potential generation circuit, 12, to 12n... Comparator, 13... Decoder, 14... Bias circuit.
Claims (1)
データに変換し、パネル型表示装置に表示するテレビジ
ョン受像機において、 テレビジョン映像信号の有効走査期間以外は上記A−D
変換手段の動作を停止する手段を設けたことを特徴とす
るテレビジョン受像機。[Scope of Claims] In a television receiver that converts a television video signal into digital data by an A-D conversion means and displays the digital data on a panel display device, the above A-D is used except during the effective scanning period of the television video signal.
A television receiver characterized by being provided with means for stopping the operation of the converting means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11831887A JPS62276973A (en) | 1987-05-15 | 1987-05-15 | Television receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11831887A JPS62276973A (en) | 1987-05-15 | 1987-05-15 | Television receiver |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4677582A Division JPS58164317A (en) | 1982-03-24 | 1982-03-24 | Current reduction system of a-d converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62276973A true JPS62276973A (en) | 1987-12-01 |
Family
ID=14733703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11831887A Pending JPS62276973A (en) | 1987-05-15 | 1987-05-15 | Television receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62276973A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5648799A (en) * | 1992-12-02 | 1997-07-15 | Elonex I.P. Holdings, Ltd. | Low-power-consumption monitor standby system |
US5821924A (en) * | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
-
1987
- 1987-05-15 JP JP11831887A patent/JPS62276973A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821924A (en) * | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
US5648799A (en) * | 1992-12-02 | 1997-07-15 | Elonex I.P. Holdings, Ltd. | Low-power-consumption monitor standby system |
US5880719A (en) * | 1992-12-02 | 1999-03-09 | Eloney I.P. Holdings L.T.D. | Low-power-consumption monitor standby system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970006863B1 (en) | Active matrix lcd apparatus | |
US4393380A (en) | Liquid crystal display systems | |
KR0185026B1 (en) | Lcd gate line drive circuit | |
KR100222160B1 (en) | D/a converter | |
US7196568B2 (en) | Input circuit, display device and information display apparatus | |
US20010050665A1 (en) | Liquid crystal display and driving method thereof | |
JP2002032048A5 (en) | ||
JPH045313B2 (en) | ||
JP3071590B2 (en) | Liquid crystal display device | |
US6628261B1 (en) | Liquid crystal display panel drive circuit and liquid crystal display apparatus having two sample/hold circuits coupled to each signal line | |
JP2007334276A (en) | Output buffer for gray-scale voltage source | |
US5874934A (en) | Sample hold circuit for LCD driver | |
US6961054B2 (en) | Driving circuit and display comprising the same | |
JPS62276973A (en) | Television receiver | |
KR860002210A (en) | Digital video signal processing and display system | |
JPS6358512B2 (en) | ||
JPH0328113B2 (en) | ||
JP3211320B2 (en) | LCD drive system | |
JPS62283787A (en) | A-d converter | |
JPH06186925A (en) | Driving circuit for display device | |
JPS58164317A (en) | Current reduction system of a-d converter | |
JPH09330061A (en) | Liquid crystal display device and its driving method | |
CN101101734A (en) | Output buffer suitable for gray scale regulation voltage source | |
KR200193715Y1 (en) | A high impedance circuit for driving a liquid crystal display | |
JPH096290A (en) | Liquid crystal panel driving circuit |