JPH096290A - 液晶パネル駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 液晶パネルを駆動する液晶パネル駆動回路に
関し、垂直方向のライン数を倍増させて表示する際に低
コスト化を図り、かつ不要輻射の低減を図ることを目的
とする。 【構成】 列電極および行電極とを備える液晶パネル
と、１水平ライン分の映像デ−タを列電極の電極数に応
じたクロック信号でサンプリングしこのサンプリングし
た映像デ−タを入力映像信号の水平周期期間ホ−ルドし
て列電極を駆動する水平ドライブ回路と、水平同期信号
に同期し同一周波数のラインクロック信号を倍の周波数
の倍速ラインクロック信号に変換するラインクロック変
換回路と、倍速ラインクロック信号に基づいて行電極を
順次駆動し１水平ライン分の映像デ−タに対し２ライン
分の行電極を駆動する垂直ドライブ回路とから成る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶テレビや液晶モニ
タ等の液晶ディスプレイ装置を構成する液晶パネルを駆
動するための液晶パネル駆動回路に関する。

【０００２】

【従来の技術】液晶テレビおよび液晶モニタ等で使用す
る液晶パネルは、画素数の多いもので３原色Ｒ（赤），
Ｇ（緑），Ｂ（青）毎に水平方向が３２０ドット、垂直
方向が２３４ラインあり、画面の大きさも６インチ型以
下の小型のものが主流を占めている。そこで、画面の大
型化および画像の高解像度化を図るために、ラップトッ
プ・パソコン等で多く使用している６４０ドット×４８
０ラインの液晶パネルを用いた液晶テレビ等の開発が進
められている。

【０００３】この場合、水平方向の解像度およびドット
数の拡大は周波数特性および映像信号のサンプリングク
ロックを変えることで対応することができるが、垂直方
向は２３４ラインから４８０ライン（有効走査線数４６
８ライン）へと倍増するため、映像信号をこのまま液晶
パネルに入力したのでは画面の上半分にしか画像が表示
されないことになる。

【０００４】そこで、フレ−ムメモリを使用したスキャ
ンコンバ−タによるＮＴＳＣ／ＶＧＡ変換回路を用いる
ことによって垂直方向のライン数を変換することも考え
られるが、低コスト化が要求される液晶テレビ等では安
価なラインメモリを用いた倍速変換回路が使用されてい
る。

【０００５】図７は、そのような倍速変換回路を用いた
液晶テレビのブロック図である。同図において、チュ−
ナ回路１で受信した映像信号はビデオデコ−ダ２で３原
色のアナログＲ，Ｇ，Ｂ信号に分離され、同時に水平同
期信号ＨＳおよび垂直同期信号ＶＳが抽出される。アナ
ログＲ，Ｇ，Ｂ信号はＡ／Ｄ変換回路３でディジタル
Ｒ，Ｇ，Ｂ信号に変換され、水平同期信号ＨＳはドット
クロック再生回路４で約１２．５ＭＨｚ（ＮＴＳＣ信号
の場合）のドットクロック信号ＤＣの再生に利用され
る。

【０００６】そして、ディジタルＲ，Ｇ，Ｂ信号は倍速
変換回路５のラインメモリ５ａに送られ、水平同期信号
ＨＳ、垂直同期信号ＶＳ、ドットクロック信号ＤＣの３
信号は倍速コントロ−ラ５ｂに送られる。倍速変換回路
５は、ＮＴＳＣ信号の場合、水平周波数１５．７３ＫＨ
ｚの信号を水平周波数３１．５ＫＨｚの信号に倍速変換
し、それぞれ液晶表示部６のコントロ−ラ７に送る。

【０００７】コントロ−ラ７は水平ドライブ回路として
の上ソ−スドライバ８および下ソ−スドライバ９と、垂
直ドライブ回路としてのゲ−トドライバ１０をそれぞれ
制御し、液晶パネル１１（６４０ドット×４８０ライ
ン）に画像を表示する。なお、倍速変換回路５で倍速変
換された信号には添字ｄを付し、ディジタルＲ，Ｇ，Ｂ
信号はＲｄ，Ｇｄ，Ｂｄ、水平同期信号ＨＳはＨＳｄ、
垂直同期信号ＶＳはＶＳｄ、ドットクロック信号ＤＣは
ＤＣｄと表す。

【０００８】図８は、倍速変換回路５の入出力関係を示
す動作タイミング図で、変換前の水平同期信号ＨＳおよ
びディジタルＲ（Ｇ，Ｂ）信号と、変換後の水平同期信
号ＨＳｄおよびディジタルＲｄ（Ｇｄ，Ｂｄ）信号との
関係を示している。変換前のディジタルＲ信号は同一内
容の２つのディジタルＲｄ信号に変換される。

【０００９】

【発明が解決しようとする課題】前述した従来例（図
７）では、高価なラインメモリを使用した倍速変換回路
５が必要であるためコスト高となっている。また、コン
トロ−ラ７に入力されるドットクロック信号ＤＣｄの周
波数は約２５ＭＨｚと高いため、ディジタルＲｄ，Ｇ
ｄ，Ｂｄ信号の各ラインからの不要輻射対策を困難なも
のとしている。

【００１０】つまり、図９に示すように、不要輻射対策
として一般にＣＲフィルタを使用しているが（図ａ）、
ポイントの入力信号の周波数が低い場合はポイント
の出力信号の振幅を充分に取ることができるが（図
ｂ）、ポイントの入力信号の周波数が高くなるとポイ
ントの出力信号の振幅が小さくなり（図ｃ）、次段回
路の誤動作の原因となる。このため、周波数が高いライ
ンのＣＲ時定数は小さくする必要が有り、充分なフィル
タ効果を得ることが難しい。

【００１１】また、出力バッファのドライブ能力（出力
インピ−ダンス）は負荷の影響による波形歪みを防ぐた
めに周波数が高くなるにつれて大きく（出力インピーダ
ンスは小さく）する傾向にあるので、不要輻射が発生し
やすくなる。ディジタルＲｄ，Ｇｄ，Ｂｄ信号を各８ビ
ットで表せば信号線は２４本となり、周波数２５ＭＨｚ
のドットクロック信号ＤＣｄでサンプリングを行った情
報が入っているので、周波数はドットクロック信号の２
分の１になるものの、信号線数が多いため大きなノイズ
源となっている。

【００１２】そこで、本発明はラインメモリによる倍速
変換回路を不要とすることによって低コスト化を図り、
さらにドットクロック信号を低周波数化することによっ
て不要輻射の低減を図ることを目的とする。

【００１３】

【課題を解決するための手段】本願の第１の発明に係る
液晶パネル駆動回路は、画面の水平方向に配列された列
電極と画面の垂直方向に配列された行電極との交点に対
応して形成されたスイッチング素子に接続される画素電
極およびこの画素電極に対抗する対抗電極との間に液晶
層を介層した液晶パネルと、入力映像信号の１水平ライ
ン分の映像デ−タを列電極の電極数に応じたクロック信
号でサンプリングしこのサンプリングした映像デ−タを
入力映像信号の水平周期期間ホ−ルドして列電極を駆動
する水平ドライブ回路と、入力映像信号の水平同期信号
に同期し同一の周波数を有するラインクロック信号を水
平同期信号の倍の周波数を有する倍速ラインクロック信
号に変換するラインクロック変換回路と、倍速ラインク
ロック信号に基づいて行電極を順次駆動し入力映像信号
の１水平ライン分の映像デ−タに対して２ライン分の行
電極を駆動する垂直ドライブ回路とから構成されてい
る。

【００１４】本願の第２の発明に係る液晶パネル駆動回
路は、本願の第１の発明を構成するラインクロック変換
回路が、ラインクロック信号にラインクロック信号と位
相が異なり周波数が同一のクロック信号を重畳して倍速
ラインクロック信号を得るように構成されている。

【００１５】本願の第３の発明に係る液晶パネル駆動回
路は、本願の第１の発明を構成するラインクロック変換
回路が、倍速ラインクロック信号の一部のクロックパル
スを間引くことができるゲ−ト回路を備える。

【００１６】

【作用】本願の第１および第２の発明に係る液晶パネル
駆動回路の構成において、水平ドライブ回路は入力映像
信号の１水平ライン分の映像デ−タを液晶パネルの水平
方向のドット数（列電極数）に応じてサンプリングし、
このサンプリングした映像デ−タを水平周期期間ホ−ル
ドして列電極を駆動する。

【００１７】同時に垂直ドライブ回路は前段のラインク
ロック変換回路から出力される倍速ラインクロック信号
に基づいて行電極を順次駆動する。この場合、倍速ライ
ンクロック信号は水平同期信号の倍の周波数を有するの
で、液晶パネルでは水平ドライブ回路にホ−ルドした１
水平ライン分の映像デ−タに対して２ラインを表示する
倍速表示が行われる。

【００１８】このように、水平ドライブ回路は入力映像
信号をそのまま使用し、垂直ドライブ回路は前段のライ
ンクロック変換回路で生成された倍速ラインクロック信
号を使用するため、従来のような倍速変換回路が不要と
なり、かつ映像デ−タをサンプリングするドットクロッ
ク信号の周波数が低いため不要輻射が低減する。

【００１９】本願の第３の発明に係る液晶パネル駆動回
路の構成において、ラインクロック変換回路は倍速ライ
ンクロック信号の一部のクロックパルスをゲ−ト回路で
間引くことにより、例えば２ライン表示の一部を１ライ
ン表示にすることによって間引きＰＡＬ表示を行った
り、２ライン表示の組み合わせをフィ−ルド毎に変える
ことによって疑似インタ−レ−ス表示を行ったりするこ
とができる。

【００２０】

【実施例】図１は、本発明による液晶パネル駆動回路を
液晶テレビに適用した一実施例を示すブロック図で、従
来例（図７）と同一構成部分には同一符号を付して説明
する。本実施例は、図７に示す構成において、倍速変換
回路５を削除してＡ／Ｄ変換回路３およびドットクロッ
ク再生回路４の出力を液晶表示部６のコントロ−ラ７に
直接接続し、さらにゲ−トドライバ１０の前段にライン
クロック変換回路１２を設置した点を除いては、前述の
従来例と同一の構成を有している。

【００２１】図２は、液晶表示部６の前段にあるコント
ロ−ラ７およびラインクロック変換回路１２のブロック
図である。コントロ−ラ７はディジタルＲ，Ｇ，Ｂ信号
に対してγ補正やゲインコントロ−ル等の処理を行う信
号処理回路７ａと、信号処理回路７ａの出力を水平ドラ
イブ回路としての上ソ−スドライバ８および下ソ−スド
ライバ９に振り分ける切り換え回路７ｂと、水平同期信
号ＨＳを計数する水平カウンタ７ｃと、垂直同期信号Ｖ
Ｓを計数する垂直カウンタ７ｄと、ソ−スドライバ・タ
イミング・コントロ−ラ（以下、Ｓコントロ−ラ、とい
う）７ｅと、ゲ−トドライバ・タイミング・コントロ−
ラ（以下、Ｇコントロ−ラ、という）７ｆとからなる。

【００２２】Ｓコントロ−ラ７ｅは水平カウンタ７ｃお
よび垂直カウンタ７ｄからのカウント出力に基づいて、
切り換え回路７ｂの振り分けタインミング信号を生成す
るほかに、スタ−ト信号ＳＴ、ドットクロック信号ＤＣ
およびラッチ信号ＲＴを出力し、ソ−スドライバ８，９
に供給する。

【００２３】また、Ｇコントロ−ラ７ｆは水平カウンタ
７ｃおよび垂直カウンタ７ｄからのカウント出力および
Ｓコントロ−ラ７ｅからの信号に基づいて、ラインクロ
ック信号ＲＣを出力し、ラインクロック変換回路１２に
供給する。

【００２４】ラインクロック変換回路１２は、水平カウ
ンタ７ｃおよび垂直カウンタ７ｄからのカウント出力に
基づいて倍速用クロック信号ＴＣとゲ−ト信号ＧＳとを
発生するクロック発生回路１２ａ、ラインクロック信号
ＲＣと倍速用クロック信号ＴＣとの論理和を取り周波数
が２倍の倍速ラインクロック信号ＲＣｄを出力するオア
回路１２ｂ、オア回路１２ｂの出力とゲ−ト信号ＧＳと
の論理積を取るゲ−ト回路としてのアンド回路１２ｃと
からなっている。

【００２５】図３は、液晶表示部６の後段にある上ソ−
スドライバ８、ゲ−トドライバ１０および液晶パネル１
１のブロック図である。下ソ−スドライバ９は上ソ−ス
ドライバ８と同一構成であるため省略する。上ソ−スド
ライバ８は、スタ−ト信号ＳＴをドットクロック信号Ｄ
Ｃによってシフトするシフトレジスタ８ａと、このシフ
トレジスタ８ａの出力によってディジタルＲ，Ｇ，Ｂ信
号を順次取り込むサンプリングメモリ８ｂと、サンプリ
ングメモリ８ｂに格納した１ライン分の信号を水平同期
信号ＨＳに同期したラッチ信号ＲＴによってラッチする
ホ−ルドメモリ８ｃと、ホ−ルドメモリ８ｃのデ−タに
よって階調電圧作成回路８ｄからの階調電圧の選択を行
う階調電圧選択回路８ｅとからなり、階調電圧選択回路
８ｅで選択した階調電圧を液晶パネル１１のソ−スライ
ンに供給する。

【００２６】ゲ−トドライバ１０は、倍速ラインクロッ
クＲＣｄによって駆動されるシフトレジスタ１０ａと、
レベルシフタ１０ｂと、出力バッファ１０ｃとからな
り、液晶パネル１１のゲ−トライン毎に１ライン分のス
イッチング・トランジスタをオンしていく。

【００２７】次に、本実施例の動作について説明する。
チュ−ナ回路１で受信した映像信号はビデオデコ−ダ２
で３原色Ｒ，Ｇ，Ｂ信号に分離され、同時に水平同期信
号ＨＳおよび垂直同期信号ＶＳを抽出する。分離された
アナログＲ，Ｇ，Ｂ信号はＡ／Ｄ変換回路３でディジタ
ルＲ，Ｇ，Ｂ信号に変換され、水平同期信号ＨＳはドッ
トクロック再生回路４で約１２．５ＭＨｚのドットクロ
ック信号ＤＣを再生するために利用される。そして、デ
ィジタルＲ，Ｇ，Ｂ信号、水平同期信号ＨＳ、垂直同期
信号ＶＳおよびドットクロック信号ＤＣのそれぞれは液
晶表示部６のコントロ−ラ７に供給される。

【００２８】コントロ−ラ７に入力されたディジタル
Ｒ，Ｇ，Ｂ信号は所定のタイミングで上ソ−スドライバ
８および下ソ−スドライバ９に振り分けられて出力され
る。また、Ｓコントロ−ラ７ｅからは、この振り分けタ
インミング信号のほかに、映像の開始点を示すスタ−ト
信号ＳＴ、約１２．５ＭＨｚのドットクロック信号Ｄ
Ｃ、水平同期信号ＨＳに同期するラッチ信号ＲＴが出力
され、それぞれ上ソ−スドライバ８および下ソ−スドラ
イバ９に供給される。

【００２９】上ソ−スドライバ８に供給されたディジタ
ルＲ，Ｇ，Ｂ信号はスタ−ト信号ＳＴを開始点としてド
ットクロック信号ＤＣによって順次サンプリングされて
サンプリングメモリ８ｂに各色別に６４０ドットの映像
デ−タとして取り込まれる。こうしてサンプリングメモ
リ８ｂに取り込まれた映像デ−タはラッチ信号ＲＴの到
来によってホ−ルドメモリ８ｃに転送される。

【００３０】こうしてホ−ルドメモリ８ｃに転送された
映像デ−タは階調電圧選択回路８ｅで階調電圧作成回路
８ｄからの階調電圧を選択し、この選択した階調電圧で
液晶パネル１１のソ−スラインを駆動する。図４に、水
平同期信号ＨＳ、ディジタルＲ信号、スタ−ト信号Ｓ
Ｔ、ラッチ信号ＲＴ、ホ−ルドメモリ８ｃの動作タイミ
ングを示す。ここまでは水平周波数１５．７３ＫＨｚで
動作する。

【００３１】次に、Ｇコントロ−ラ７ｆからは水平同期
信号ＨＳに同期し同一周波数１５．７３ＫＨｚのライン
クロック信号ＲＣが出力される。このラインクロック信
号ＲＣはラインクロック変換回路１２に供給され、クロ
ック発生回路１２ａから出力される倍速用クロック信号
ＴＣとオア回路１２ｂで重畳される。倍速用クロック信
号ＴＣはラインクロック信号ＲＣと位相が１８０°異な
る同一周波数信号であるため、重畳して得られるクロッ
ク信号は周波数３１．５ＫＨｚの倍速ラインクロック信
号ＲＣｄとなり、アンド回路１２ｃを経てゲ−トドライ
バ１０のシフトレジスタ１０ａに供給される。

【００３２】ゲ−トドライバ１０は倍速ラインクロック
信号ＲＣｄの周期タイミングで液晶パネル１１のゲ−ト
ラインＧ１，Ｇ２，…，Ｇ４８０が順次オンしていく。
図５に、倍速ラインクロック信号ＲＣｄ、ゲ−トライン
Ｇ１，Ｇ２，…の動作タイミングを示す。なお、倍速ラ
インクロック信号ＲＣｄの斜線が付してあるパルスは倍
速用クロック信号ＴＣであり、その他のパルスはライン
クロック信号ＲＣである。

【００３３】こうしてゲ−トラインＧ１，Ｇ２，…が順
次オンしていくと、このときホ−ルドメモリ８ｃにある
デ−タは、図４に示すように１水平ライン分は変化しな
いので、１水平ライン期間に２本のゲ−トラインがオン
することになり、２ライン表示が行われる。このとき、
各ゲ−トラインは周波数３１．５ＫＨｚで動作すること
になるが、液晶パネル１１はＶＧＡ用パネルなので不都
合はない。こうして液晶パネル１１には各色別に６４０
ドット×４８０ラインの大きさの画像が表示される。

【００３４】ところで、ラインクロック変換回路１２の
アンド回路１２ｃに供給されるゲ−ト信号ＧＳは、通常
は論理“Ｈ”であるので倍速ラインクロック信号ＲＣｄ
はそのまま出力されるが、ゲ−ト信号ＧＳを制御するこ
とによってゲ−トラインの間引きを行うことが可能とな
る。例えば２ラインを一部１ライン表示することによっ
て間引きＰＡＬ表示が可能となる。図６に、動作タイミ
ングを示す。また、２ラインの組み合わせをフィ−ルド
毎に変えることによって疑似インタ−レ−スが可能とな
る。なお、本実施例は、上ソースドライバと下ソースド
ライバとに分割した構成としたが、下ソースドライバ
（上ソースドライバ）の片側のみの構成としてもよいこ
とは明らかである。

【００３５】

【発明の効果】本発明によれば、通常の倍のライン数で
表示を行うに当たり、ラインメモリによる倍速変換回路
が不要となるので、大幅な部品点数の削減および低コス
ト化が可能となる。また、ドットクロック信号は低周波
数（ＮＴＳＣ方式では１２．５ＭＨｚ）のまま使用する
ので不要輻射の低減、回路の安定化および低消費電力化
が可能となる。

【００３６】また、本発明によれば従来のソ−スドライ
バ用ＩＣ、ゲ−トドライバ用ＩＣ等を変更することなく
使用することができるので、低コストで高解像度の液晶
テレビ等を提供することが可能となる。

【図面の簡単な説明】

【図１】本発明の液晶パネル駆動回路を液晶テレビに適
用した一実施例を示すブロック図である。

【図２】図１に示す液晶表示部の前半部を示すブロック
図である。

【図３】図１に示す液晶表示部の後半部を示すブロック
図である。

【図４】ソ−スドライバの動作タイミング図である。

【図５】ゲ−トドライバの動作タイミング図である。

【図６】ゲ−トドライバの他の動作タイミング図であ
る。

【図７】従来の液晶パネル駆動回路を液晶テレビに適用
したブロック図である。

【図８】図７に示す倍速変換回路の動作タイミング図で
ある。

【図９】（ａ）〜（ｃ）は、不要輻射対策の説明図であ
る。

【符号の説明】

１ チュ−ナ回路 ２ ビデオデコ−ダ ３ Ａ／Ｄ変換回路 ４ ドットクロック再生回路 ６ 液晶表示部 ７ コントロ−ラ ８ 上ソ−スドライバ ９ 下ソ−スドライバ １０ ゲ−トドライバ １１ 液晶パネル １２ ラインクロック変換回路 １２ａ クロック発生回路 １２ｂ オア回路 １２ｃ アンド回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 画面の水平方向に配列された列電極と画
   面の垂直方向に配列された行電極との交点に対応して形
   成されたスイッチング素子に接続された画素電極および
   この画素電極に対抗する対抗電極との間に液晶層を介層
   した液晶パネルと、 入力映像信号の１水平ライン分の映像デ−タを前記列電
   極の電極数に応じたクロック信号でサンプリングし、こ
   のサンプリングした映像デ−タを前記入力映像信号の水
   平周期期間ホ−ルドして前記列電極を駆動する水平ドラ
   イブ回路と、 前記入力映像信号の水平同期信号に同期し同一の周波数
   を有するラインクロック信号を前記水平同期信号の倍の
   周波数を有する倍速ラインクロック信号に変換するライ
   ンクロック変換回路と、 前記倍速ラインクロック信号に基づいて前記行電極を順
   次駆動し前記入力映像信号の１水平ライン分の映像デ−
   タに対して２ライン分の前記行電極を駆動する垂直ドラ
   イブ回路と、を備えることを特徴とする液晶パネル駆動
   回路。
2. 【請求項２】 前記ラインクロック変換回路は、前記ラ
   インクロック信号に前記ラインクロック信号と位相が異
   なり周波数が同一のクロック信号を重畳し前記倍速ライ
   ンクロック信号を得るように構成されていることを特徴
   とする請求項１記載の液晶パネル駆動回路。
3. 【請求項３】 前記ラインクロック変換回路は、前記倍
   速ラインクロック信号の一部のクロックパルスを間引く
   ことができるゲ−ト回路を備えることを特徴とする請求
   項１記載の液晶パネル駆動回路。