JPS622631A - 絶縁物薄膜のピンホ−ル検査方法 - Google Patents
絶縁物薄膜のピンホ−ル検査方法Info
- Publication number
- JPS622631A JPS622631A JP14164685A JP14164685A JPS622631A JP S622631 A JPS622631 A JP S622631A JP 14164685 A JP14164685 A JP 14164685A JP 14164685 A JP14164685 A JP 14164685A JP S622631 A JPS622631 A JP S622631A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- conductive film
- pin holes
- current
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
容量型の高周波プラズマＣＶＤ装置または容量型のスパ
ッタ装置は、その作動中、セルフバイアスを維持するた
めに、アノード側に正電荷がカソード側に負電荷が蓄積
する。そこで、絶縁体上に形成された導電体膜上に絶縁
物薄膜を形成する場合、形成される絶ｉ物薄膜にピンホ
ーがあると、これを介して上記の電荷が導電体膜に移動
するので、この導電体膜から導電路を用意しておけば、
これを通じて上記の電荷が外部に流出するので、この流
出電流を検出することにより、上記のピンホールの存否
を検出する絶縁物薄膜のピンホール検査方法である。
ッタ装置は、その作動中、セルフバイアスを維持するた
めに、アノード側に正電荷がカソード側に負電荷が蓄積
する。そこで、絶縁体上に形成された導電体膜上に絶縁
物薄膜を形成する場合、形成される絶ｉ物薄膜にピンホ
ーがあると、これを介して上記の電荷が導電体膜に移動
するので、この導電体膜から導電路を用意しておけば、
これを通じて上記の電荷が外部に流出するので、この流
出電流を検出することにより、上記のピンホールの存否
を検出する絶縁物薄膜のピンホール検査方法である。
本発明は絶縁物薄膜のピンホール検査方法に関する。特
に、その形成工程中にリアルタイムをもって連続的に、
かつ、非破壊的になす絶縁物薄膜のピンホール検査方法
に関する。
に、その形成工程中にリアルタイムをもって連続的に、
かつ、非破壊的になす絶縁物薄膜のピンホール検査方法
に関する。
平面ディスプレイ装置等の駆動装置を構成する薄膜トラ
ンジスタ、薄膜ＥＬ素子等を製造する工程において、絶
縁体上に導電体膜を形成し、さらに、その上に絶縁物薄
膜を形成する工程がある。
ンジスタ、薄膜ＥＬ素子等を製造する工程において、絶
縁体上に導電体膜を形成し、さらに、その上に絶縁物薄
膜を形成する工程がある。
例えば、ガラス等の透光性絶縁体上に、アクティブマト
リックス駆動用薄膜トランジスタのゲート電極等とされ
るクローム薄膜等の導電体膜を形成し、これをバターニ
ングした後、その上に、上記薄膜トランジスタのゲート
絶縁膜とされる窒化シリコン膜等の絶縁物薄膜を形成す
る工程等である。
リックス駆動用薄膜トランジスタのゲート電極等とされ
るクローム薄膜等の導電体膜を形成し、これをバターニ
ングした後、その上に、上記薄膜トランジスタのゲート
絶縁膜とされる窒化シリコン膜等の絶縁物薄膜を形成す
る工程等である。
か−る工程において形成された絶縁物薄膜にピンホール
があるかないかを検査するには、従来、下記の方法のい
づれかが使用されている。
があるかないかを検査するには、従来、下記の方法のい
づれかが使用されている。
イ、薄膜トランジスタのソース・ドレインをなす導電体
層が形成されて薄膜トランジスタが完成した後、電気的
にチェックする。
層が形成されて薄膜トランジスタが完成した後、電気的
にチェックする。
口、絶縁物薄膜形成後、その下地である導電体膜のエッ
チャントに浸し、このエッチャントをもって導電体膜の
一部を溶解してピンホールを拡大し、この拡大したピン
ホールを観察して検査する。
チャントに浸し、このエッチャントをもって導電体膜の
一部を溶解してピンホールを拡大し、この拡大したピン
ホールを観察して検査する。
ハ、絶縁物薄膜形成後、ＩＴＯ板等透光性導電体板を絶
縁物薄膜上に配置し、その間に液晶を入れ、電界を印加
して、液晶の動的散乱モードを観察する。
縁物薄膜上に配置し、その間に液晶を入れ、電界を印加
して、液晶の動的散乱モードを観察する。
（発明が解決しようとする問題点）
ところが、上記のピンホール検出方法には、。
いづれも下記のような欠点があり、いづれの場合も満足
すべきものではなく、よりすぐれた方法の開発が望まれ
ていた。
すべきものではなく、よりすぐれた方法の開発が望まれ
ていた。
イの方法によれば、薄膜トランジスタが完成するまで結
果が判明しない。
果が判明しない。
口の方法は、破壊試験である。
ハの方法は、基板を汚染するおそれがあり。
また、絶縁物薄膜上に導電体膜が存在する構造に対して
は使用しえない。
は使用しえない。
本発明の目的は、上記の要請に応えて、絶縁体上に形成
された導電体膜上に絶縁物薄膜を形成する工程中に、リ
アルタイムをもって連続的に、かつ、非破壊的になすこ
とができる絶縁物薄膜のピンホール検査方法を提供する
ことにある。
された導電体膜上に絶縁物薄膜を形成する工程中に、リ
アルタイムをもって連続的に、かつ、非破壊的になすこ
とができる絶縁物薄膜のピンホール検査方法を提供する
ことにある。
上記の目的を達成するために本発明が採った手段は、容
量型の高周波プラズマＣＶＤ装Ｍｌまたは容量型のスパ
ッタ装置１を使用して、絶縁体２上に形成された導電体
ＷＩＳ上に絶縁物薄８！Ｉ４を形成する工程中に、前記
の導電体ｆｉ３から流出する電流工を検出して、前記の
絶縁物薄膜４に形成されつつあるピンホール４１を検出
するものである。
量型の高周波プラズマＣＶＤ装Ｍｌまたは容量型のスパ
ッタ装置１を使用して、絶縁体２上に形成された導電体
ＷＩＳ上に絶縁物薄８！Ｉ４を形成する工程中に、前記
の導電体ｆｉ３から流出する電流工を検出して、前記の
絶縁物薄膜４に形成されつつあるピンホール４１を検出
するものである。
容量型の高周波プラズマＣＶＤ装置ｌまたは容量型のス
パッタ装ｆｉｌを使用して、絶縁体２上に形成された導
電体膜３上に絶縁物薄膜４を形成する場合、形成される
絶縁物薄膜上に正電荷が蓄積する。そして、もし絶縁物
薄膜４にピンホール４１があるときは、上記の正電荷は
ピンホール４１を介して導電体膜３に移動してこの電位
を上昇させる。そこで、導電体［３から流出する電流Ｉ
を検出しうる手段１６を設けておき、上記の工程中にこ
の電流を検出し、もし、電流が存在すれば、何らかのピ
ンホール４１が存在し、特にその電流が大きいときはピ
ンホール４１の大きさや数が大きいと判定しうる０本発
明はこの原理を利用したものである。
パッタ装ｆｉｌを使用して、絶縁体２上に形成された導
電体膜３上に絶縁物薄膜４を形成する場合、形成される
絶縁物薄膜上に正電荷が蓄積する。そして、もし絶縁物
薄膜４にピンホール４１があるときは、上記の正電荷は
ピンホール４１を介して導電体膜３に移動してこの電位
を上昇させる。そこで、導電体［３から流出する電流Ｉ
を検出しうる手段１６を設けておき、上記の工程中にこ
の電流を検出し、もし、電流が存在すれば、何らかのピ
ンホール４１が存在し、特にその電流が大きいときはピ
ンホール４１の大きさや数が大きいと判定しうる０本発
明はこの原理を利用したものである。
以下、図面を参照しつ覧、本発明の一実施例に係る絶縁
物薄膜のピンホール検査方法についてさらに説明する。
物薄膜のピンホール検査方法についてさらに説明する。
第１図参照
図において、■は容量型の高周波プラズマＣＶＤ装置ま
たは容量型のスパッタ装置である。 １２は７ノードで
あり、その上に導電体Ｉ８！３が形成されている絶縁体
２が取り付けられている。７ノード１２は容量型の高周
波プラズマＣＶＤ装置ｌまたは容量型のスパッタ装置１
の外壁１１を介して接地される。１３はカソードであり
、外壁１１からは絶縁されている。１５はラジオ周波数
の交流電源であり、その一端はコンデンサ１４を介して
カソード１３と接続され、その他端は外壁１１と接続さ
れて、接地されている。１６は電流検出手段であり、１
７は電流制限抵抗であり、その直列回路の一端は導電体
Ｍ３と接続され、他端はラジオ周波数電源１５の一端と
接続されて接地されている。
たは容量型のスパッタ装置である。 １２は７ノードで
あり、その上に導電体Ｉ８！３が形成されている絶縁体
２が取り付けられている。７ノード１２は容量型の高周
波プラズマＣＶＤ装置ｌまたは容量型のスパッタ装置１
の外壁１１を介して接地される。１３はカソードであり
、外壁１１からは絶縁されている。１５はラジオ周波数
の交流電源であり、その一端はコンデンサ１４を介して
カソード１３と接続され、その他端は外壁１１と接続さ
れて、接地されている。１６は電流検出手段であり、１
７は電流制限抵抗であり、その直列回路の一端は導電体
Ｍ３と接続され、他端はラジオ周波数電源１５の一端と
接続されて接地されている。
アノード１２とカソード１３との間にラジオ周波数の交
流電圧が印加されると、ＳｉＨとＮ Ｈ３とがプラズマ
化して、導電体膜３上に窒化シリコンが堆積して絶縁物
薄ｌｉ５が成長する。
流電圧が印加されると、ＳｉＨとＮ Ｈ３とがプラズマ
化して、導電体膜３上に窒化シリコンが堆積して絶縁物
薄ｌｉ５が成長する。
このとき、セルフバイアスを維持するため７ノード１２
側には正電荷がカソード１３側には負電荷が蓄積される
。そして、もし、導電体膜３上に堆積する窒化シリコン
よりなる絶縁物薄膜５にピンホール４１が存在している
と、上記の正電荷はこのピンホール４１を介して導電体
膜３に移動するので、これは直ちに電流検出手段１Ｂと
電流制限抵抗１７を介してラジオ周波数電源１５め一端
または接地に流出する。そこで、電流検出手段１Ｂの電
流■を検出する。電流制限抵抗１７が使用される理由は
、大きな電流がピンホール４１に流れて、これを拡大す
ることを防止するためである。
側には正電荷がカソード１３側には負電荷が蓄積される
。そして、もし、導電体膜３上に堆積する窒化シリコン
よりなる絶縁物薄膜５にピンホール４１が存在している
と、上記の正電荷はこのピンホール４１を介して導電体
膜３に移動するので、これは直ちに電流検出手段１Ｂと
電流制限抵抗１７を介してラジオ周波数電源１５め一端
または接地に流出する。そこで、電流検出手段１Ｂの電
流■を検出する。電流制限抵抗１７が使用される理由は
、大きな電流がピンホール４１に流れて、これを拡大す
ることを防止するためである。
以上説明せるとおり、本発明においては、容量型の高周
波プラズマＣＶＤ装置または容量型のスパッタ装置を使
用して、絶縁体上に形成された導電体膜上に絶縁物薄膜
を形成する工程中に、前記の導電体膜から流出する電流
を検出して、前記の絶縁物薄膜に形成されつつあるピン
ホールを検出することとされているので、絶縁物薄膜の
形成工程の如何なる時点においても、リアルタイムに、
連続的に、かつ、非破壊的に、絶縁物薄膜のピンホール
を検査することができる。
波プラズマＣＶＤ装置または容量型のスパッタ装置を使
用して、絶縁体上に形成された導電体膜上に絶縁物薄膜
を形成する工程中に、前記の導電体膜から流出する電流
を検出して、前記の絶縁物薄膜に形成されつつあるピン
ホールを検出することとされているので、絶縁物薄膜の
形成工程の如何なる時点においても、リアルタイムに、
連続的に、かつ、非破壊的に、絶縁物薄膜のピンホール
を検査することができる。
第１図は、本発明の一実施例に係る絶縁物薄膜のピンホ
ール検査方法を説明する図である。 １参〇〇容量型の高周波プラズマＣＶＤ装置または容量
型のスパッタ装置、 １１・・拳外壁、１２目−７ノー
ド、 １３ ・・拳カソード、１４・・・コンデンサ
、 １５・・Φラジオ周波数の交流電源、 １６・・
・電流検出手段、 １７−・・電流制限抵抗、 ２・・
・絶縁体、 ３・・・導電体膜、 ４・・・絶縁物薄膜
、 工 ・ ・ ・電流。 本発明 第１図
ール検査方法を説明する図である。 １参〇〇容量型の高周波プラズマＣＶＤ装置または容量
型のスパッタ装置、 １１・・拳外壁、１２目−７ノー
ド、 １３ ・・拳カソード、１４・・・コンデンサ
、 １５・・Φラジオ周波数の交流電源、 １６・・
・電流検出手段、 １７−・・電流制限抵抗、 ２・・
・絶縁体、 ３・・・導電体膜、 ４・・・絶縁物薄膜
、 工 ・ ・ ・電流。 本発明 第１図
Claims (1)
- 【特許請求の範囲】 容量型の高周波プラズマＣＶＤ装置（１）または容量型
のスパッタ装置（１）を使用して、絶縁体（２）上に形
成された導電体膜（３）上に絶縁物薄膜（４）を形成す
る工程中に、 前記導電体膜（３）から流出する電流（Ｉ）を検出して
、前記絶縁物薄膜（４）に形成されつつあるピンホール
（４１）を検出してなす絶縁物薄膜のピンホール検査方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14164685A JPS622631A (ja) | 1985-06-28 | 1985-06-28 | 絶縁物薄膜のピンホ−ル検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14164685A JPS622631A (ja) | 1985-06-28 | 1985-06-28 | 絶縁物薄膜のピンホ−ル検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS622631A true JPS622631A (ja) | 1987-01-08 |
Family
ID=15296883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14164685A Pending JPS622631A (ja) | 1985-06-28 | 1985-06-28 | 絶縁物薄膜のピンホ−ル検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622631A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6220254B1 (en) | 1997-11-14 | 2001-04-24 | L'oreal | Packaging and applicator device comprising a receptacle, an ergonomic applicator, and a wiper member |
| US7866327B1 (en) | 1999-05-19 | 2011-01-11 | L'oreal | Device for packaging and applying a cosmetic, in particular for making up the lips |
| KR20120115116A (ko) | 2011-04-08 | 2012-10-17 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 비수전해질 이차전지용 음극활물질의 제조방법, 비수전해질 이차전지용 음극재 및 비수전해질 이차전지 |
-
1985
- 1985-06-28 JP JP14164685A patent/JPS622631A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6220254B1 (en) | 1997-11-14 | 2001-04-24 | L'oreal | Packaging and applicator device comprising a receptacle, an ergonomic applicator, and a wiper member |
| US7866327B1 (en) | 1999-05-19 | 2011-01-11 | L'oreal | Device for packaging and applying a cosmetic, in particular for making up the lips |
| KR20120115116A (ko) | 2011-04-08 | 2012-10-17 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 비수전해질 이차전지용 음극활물질의 제조방법, 비수전해질 이차전지용 음극재 및 비수전해질 이차전지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3306677B2 (ja) | 自己バイアス測定方法及び装置並びに静電吸着装置 | |
| CN104362156B (zh) | 一种显示基板、其测试方法及制备方法 | |
| KR970007455A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| CN108649037A (zh) | 显示面板及其制造方法、显示装置 | |
| WO2014146349A1 (zh) | 阵列基板及显示装置 | |
| CN105810695A (zh) | 阵列基板及显示装置 | |
| CN107527925A (zh) | 显示基板及其制造方法、显示面板、显示装置 | |
| US20180321777A1 (en) | Self-capacitance organic light emitting touch display apparatus | |
| JPS622631A (ja) | 絶縁物薄膜のピンホ−ル検査方法 | |
| KR100362024B1 (ko) | 특성평가용 반도체장치 및 특성평가방법 | |
| JPH01321136A (ja) | 静電チャックの劣化検出回路 | |
| CN104090393B (zh) | 一种液晶盒晶体管电性测试方法 | |
| TW200832719A (en) | Array substrae, display device, and method for manufacturing the array substrate | |
| GB2293689A (en) | Electrostatic chuck | |
| CN107589606A (zh) | 阵列基板及其制作方法、显示装置 | |
| JP2004264348A (ja) | 薄膜トランジスタアクティブマトリクス基板の検査装置及び方法 | |
| JP3871131B2 (ja) | 空乏層容量測定方法 | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| JPS63164A (ja) | 薄膜トランジスタの製造方法 | |
| JPH09252038A (ja) | プラズマ損傷評価装置及びプラズマ損傷評価方法 | |
| JPH10284563A (ja) | 半導体装置および半導体表面・界面の評価方法 | |
| JP2005294466A (ja) | センサ及び該センサを用いた検査装置 | |
| JPH01169427A (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JPH04368147A (ja) | 半導体集積回路 | |
| JPH0268522A (ja) | アクティブマトリックス基板 |