CN107589606A - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN107589606A
CN107589606A CN201710791691.5A CN201710791691A CN107589606A CN 107589606 A CN107589606 A CN 107589606A CN 201710791691 A CN201710791691 A CN 201710791691A CN 107589606 A CN107589606 A CN 107589606A
Authority
CN
China
Prior art keywords
grid
layer
lead wire
connecting lead
reference signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710791691.5A
Other languages
English (en)
Inventor
张心杰
刘成伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710791691.5A priority Critical patent/CN107589606A/zh
Publication of CN107589606A publication Critical patent/CN107589606A/zh
Priority to US16/326,539 priority patent/US11237441B2/en
Priority to PCT/CN2018/089777 priority patent/WO2019047574A1/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板制作方法，包括：在制作栅极层时，将所述栅极层中的栅极引线与参考信号线电性连接；在制作完成有源层后，断开所述栅极引线与所述参考信号线的电性连接。本发明还公开了一种阵列基板和显示装置。本发明提出的阵列基板及其制作方法、显示装置，能够防止有源层在制作时被静电击穿。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，特别是指一种阵列基板及其制作方法、显示 装置。
背景技术
目前随着液晶面板业竞争趋于激烈，降低面板成本且要提升性能成为面 板厂商竞争点。其中，GOA(Gate driver on Array，阵列基板行驱动技术)的 采用可以减少IC使用量，因此成为降低成本的一个直接的方法，该新结构的 尝试与采用有效的提升了性能及功耗。
并且，在阵列基板制造工艺中，静电击穿一直是阵列基板面临的重要难 题，需要从产品设计、制作工艺上尽可能考虑减少静电击穿。
但是，在实现本发明的过程中，发明人发现，现有技术中在制作阵列基 板时至少存在以下问题：
通常GOA产品***走线设计中，参考信号线(VSS)放置在GOA和像 素区之间。但在栅极层完成后制作有源层时，容易导致栅极引线与参考信号 线之间产生同层静电击穿。
发明内容
有鉴于此，本发明的目的在于提出一种阵列基板及其制作方法、显示装 置，能够防止有源层在制作时被静电击穿。
基于上述目的，本发明实施例的第一个方面，提供了一种阵列基板制作 方法，包括：
在制作栅极层时，将所述栅极层中的栅极引线与参考信号线电性连接；
在制作完成有源层后，断开所述栅极引线与所述参考信号线的电性连 接。
可选的，所述将栅极引线与参考信号线电性连接，包括：
在所述栅极引线与所述参考信号线之间形成连接引线，所述连接引线的 两端分别连接所述栅极引线与所述参考信号线。
可选的，在制作栅极层时，同时制作所述栅极引线和连接引线。
可选的，所述断开所述栅极引线与所述参考信号线的电性连接，包括：
去除所述连接引线。
可选的，所述方法还包括：
在所述栅极层上制作栅极绝缘层时，去除所述连接引线对应部位的栅极 绝缘材料并暴露所述连接引线；
在形成所述栅极绝缘层之后制作源漏极层时，去除所述连接引线。
可选的，在制作栅极绝缘层时，去除所述连接引线对应部位的栅极绝缘 材料并暴露所述连接引线，包括：
在所述栅极层上形成栅极绝缘材料薄膜；
通过构图工艺形成栅极绝缘层的图形，所述图形的与所述连接引线对应 位置暴露出所述连接引线。
可选的，在形成栅极绝缘材料薄膜之前，还包括：
形成栅极材料薄膜；
通过构图工艺形成栅极层的图形，所述图形的与所述连接引线对应位置 形成所述连接引线。
可选的，通过构图工艺形成栅极层的图形之后，还包括：
形成有源层材料薄膜；
通过构图工艺形成有源层的图形。
可选的，在制作源漏极层时，去除所述连接引线，包括：
形成源漏极材料薄膜；
通过构图工艺形成源漏极层的图形，并去除所述连接引线。
可选的，形成源漏极层的图形之后，还包括：
形成层间绝缘层；
形成第一电极层；
形成钝化层；
形成第二电极层。
本发明实施例的第二个方面，提供了一种阵列基板，采用如上任一项所 述的阵列基板制作方法制作。
本发明实施例的第三个方面，提供了一种显示装置，包括如前所述的阵 列基板。
从上面所述可以看出，本发明实施例提供的阵列基板及其制作方法、显 示装置，通过在制作栅极层时，将栅极引线与参考信号线电性连接；在制作 完成有源层后，断开所述电性连接，这样就能在有源层制作时，使栅极引线 和参考信号线上的静电荷分布较为均匀，栅极引线与参考信号线基本保持同 一电位，避免栅极引线与***走线之间造成同层静电击穿问题，而不影响最 终的产品设计功能。
附图说明
图1为本发明提供的阵列基板制作方法的一个实施例的流程示意图；
图2为本发明提供的阵列基板制作方法的另一个实施例的流程示意图；
图3为本发明提供的阵列基板制作方法的又一个实施例的流程示意图；
图4为本发明提供的阵列基板制作方法的再一个实施例的流程示意图；
图5为本发明提供的阵列基板制作方法的又一个实施例的流程示意图；
图6a为本发明提供的阵列基板制作方法的一个实施例中，在形成连接引 线后的阵列基板的俯视结构示意图；
图6b为本发明提供的阵列基板制作方法的一个实施例中，在完成阵列基 板的制作后，阵列基板的俯视结构示意图；
图7a为本发明提供的阵列基板制作方法的另一个实施例中，在形成连接 引线后的阵列基板的俯视结构示意图；
图7b为本发明提供的阵列基板制作方法的另一个实施例中，在完成阵列 基板的制作后，阵列基板的俯视结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施 例，并参照附图，对本发明进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均 是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第 二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对 此不再一一说明。
本发明实施例的第一个方面，提供了一种阵列基板制作方法的一个实施 例，能够防止有源层在制作时被静电击穿。如图1所示，为本发明提供的阵 列基板制作方法的一个实施例的流程示意图。
所述阵列基板制作方法，包括：
步骤101：在制作栅极层时，将栅极引线与参考信号线电性连接；
步骤102：在制作完成有源层后，断开所述栅极引线与所述参考信号线 的电性连接。
通常GOA产品***走线设计中，参考信号线放置在GOA和像素区之 间，通过控制GOA晶体管来加载Vgl电压(低电平电压)。但在栅极层完成 后制作有源层时，由于栅极引线和参考信号线均较长，因此容易在栅极引线 和参考信号线上积累电荷，而这些积累电荷得不到及时释放。当栅极引线与 参考信号线的布线较近时，容易导致栅极引线与参考信号线之间产生同层静 电击穿，将栅极绝缘层烧毁，从而与其他层的金属线之间形成短接。
采用上述实施例提供的阵列基板制作方法，通过在制作栅极层时，将栅 极引线与参考信号线电性连接；在制作完成有源层后，断开所述电性连接， 这样就能在有源层制作时，使栅极引线和参考信号线上的静电荷分布较为均 匀，栅极引线与参考信号线基本保持同一电位，避免栅极引线与***走线之 间造成同层静电击穿问题，而不影响最终的产品设计功能。
本发明实施例还提供了一种阵列基板制作方法的另一个实施例，能够防 止有源层在制作时被静电击穿。如图2所示，为本发明提供的阵列基板制作 方法的另一个实施例的流程示意图。
结合附图2、附图6a和附图6b，所述阵列基板制作方法，包括：
步骤201：在所述栅极引线10与所述参考信号线20之间形成连接引线 40，所述连接引线40的两端分别连接所述栅极引线10与所述参考信号线 20；可选的，在制作栅极层时，同时制作所述栅极引线10和连接引线40， 这样能够节省制作工艺，提高生产效率；可选的，还可以在制作栅极层时， 将GOA单元30中的部分走线层31同时制作；
步骤202：在制作完成有源层后，去除所述连接引线40；之后继续完成 其他层的制作，得到最终的阵列基板的示意图如图6b所示，所述阵列基板包 括栅极引线10、数据线50、参考信号线20和GOA单元30，所述GOA单元 30经第一连接线32通过过孔连接所述栅极引线10，并且，经第二连接线33 通过过孔连接所述参考信号线20。
从上述实施例可以看出，本发明提供的阵列基板制作方法，通过在制作 栅极层时，在所述栅极引线与所述参考信号线之间形成连接引线，从而将栅 极引线与参考信号线通过所述连接引线电性连接；在制作完成有源层后，去 除所述连接引线，这样就能在有源层制作时，使栅极引线与参考信号线保持 同一电位，避免栅极引线与***走线之间造成同层静电击穿问题，而不影响 最终的产品设计功能。并且，通过连接引线完成栅极引线与参考信号线的电 性连接，在制作工艺上，能够较为方便地实现了栅极引线与参考信号线的电性连接和断开。
本发明实施例还提供了一种阵列基板制作方法的又一个实施例，能够防 止有源层在制作时被静电击穿。如图3所示，为本发明提供的阵列基板制作 方法的又一个实施例的流程示意图。
结合附图3、附图6a和附图6b，所述阵列基板制作方法，包括：
步骤301：在所述栅极引线10与所述参考信号线20之间形成连接引线 40，所述连接引线40的两端分别连接所述栅极引线10与所述参考信号线 20；可选的，在制作栅极层时，同时制作所述栅极引线10和连接引线40， 这样能够节省制作工艺，提高生产效率；
步骤302：在制作栅极绝缘层时，去除所述连接引线40对应部位的栅极 绝缘材料并暴露所述连接引线40，这样能够利用栅极绝缘层的制作工艺同时 完成连接引线的暴露处理，从而能够精简制作工艺，提高生产效率；
步骤303：在制作源漏极层时，去除所述连接引线40，这样能够利用源 漏极层的制作工艺同时完成连接引线的去除，从而能够精简制作工艺，提高 生产效率。
从上述实施例可以看出，本发明提供的阵列基板制作方法，通过在制作 栅极层时，将栅极引线与参考信号线电性连接；在制作完成有源层后，断开 所述电性连接，这样就能在有源层制作时，使栅极引线与参考信号线保持同 一电位，避免栅极引线与***走线之间造成同层静电击穿问题，而不影响最 终的产品设计功能。
可选的，所述连接引线40不位于后续制作的栅极驱动电路与栅极引线 10之间的连接路径上。这样，所述连接引线40不位于后续制作的栅极驱动 电路与栅极引线之间的连接路径上，这样避免对后续的栅极驱动电路与栅极 引线之间的连接工艺造成影响。
可选的，参考附图7a，所述连接引线40的形状为L形且所述连接引线 40的两端分别连接所述栅极引线10与所述参考信号线20；这样，当后续制 作源漏极层时去除所述连接引线40后，在阵列基板上留下的痕迹不会处于所 述栅极引线10与GOA单元30之间的最短路径(即图7b中的水平路径) 上，从而所述栅极引线10和GOA单元30之间可以通过直线形的第一连接 线32进行连接，而无需像图6b那样，通过拐弯形状来绕开去除所述连接引 线40时在阵列基板上留下的痕迹(通常为凹陷)。这样，使得后续的栅极引 线10与GOA单元30之间的连接工艺更易操作和实现，并且，最终形成的 阵列基板上的布线与现有技术中形成的阵列基板的布线基本没有差别，不会 出现产品一致性的问题。
本发明实施例还提供了一种阵列基板制作方法的再一个实施例，能够防 止有源层在制作时被静电击穿。如图4所示，为本发明提供的阵列基板制作 方法的再一个实施例的流程示意图。
所述阵列基板制作方法，包括：
步骤401：形成栅极材料薄膜；
步骤402：通过构图工艺形成栅极层的图形，所述图形中包括所述栅极 引线，所述图形的与所述连接引线对应位置形成所述连接引线；有时候制作 栅极层时，通常还同时制造出了公共电极或公共电极线，可选的，根据具体 的工艺或者结构变化，还可能会在形成栅极层的同时形成有公共电极图形；
步骤403：在所述栅极层上形成栅极绝缘材料薄膜；
步骤404：形成有源层材料薄膜；
步骤405：通过构图工艺形成有源层的图形；
步骤406：通过构图工艺形成栅极绝缘层的图形，所述图形的与所述连 接引线对应位置暴露出所述连接引线；
这里，在制作形成栅极绝缘材料薄膜之后接着继续形成有源层材料薄膜 以完成有源层的制作，之后再完成栅极绝缘层的制作，从而能够利用栅极绝 缘材料薄膜对基板上已形成的图案进行相应的绝缘保护；
步骤407：形成源漏极材料薄膜；
步骤408：通过构图工艺形成源漏极层的图形，并去除所述连接引线；
步骤409：完成后续其他层的制作。
其中，可选的，形成各材料薄膜的步骤可以采用沉积、涂覆、溅射等工 艺中的一种来实现，也可以在形成不同薄膜时采用不同的工艺的来实现，具 体实现方式可以根据实际需要进行选择；
可选的，通过构图工艺形成栅极层、有源层、栅极绝缘层、源漏极层等 的步骤中，所述构图工艺可以理解为只要可以形成所需的图形的工艺都可以 称之为构图工艺；可选的，所述构图工艺可以是利用掩膜版(mask)来形成 相应的图形，具体可包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工 艺；有的时候也可以不采用传统的利用掩膜版的构图工艺，也可以制作所需 的图案，比如利用离地剥离技术；此外，还存在其他的无需利用掩膜版(mask)进行构图的情况，比如可以采用打印、印刷等更多其他的构图方 式。
从上述实施例可以看出，本发明提供的阵列基板制作方法，通过在制作 栅极层时，将栅极引线与参考信号线电性连接；在制作完成有源层后，再断 开所述电性连接；这样就能在有源层制作时，使栅极引线与参考信号线保持 同一电位，从而减少或规避在有源层制作过程中，在栅极引线和参考信号线 上出现的电荷积累而产生的电势差，最终避免栅极引线与***走线之间造成 同层静电击穿问题，而不影响最终的产品设计功能。
本发明实施例还提供了一种阵列基板制作方法的又一个实施例，能够防 止有源层在制作时被静电击穿。如图5所示，为本发明提供的阵列基板制作 方法的又一个实施例的流程示意图。
所述阵列基板制作方法，包括：
步骤501：形成栅极材料层；可选的，所述栅极材料层，可以采用沉积 的方式来形成；
步骤502：涂覆第二光刻胶层；
步骤503：利用在与所述连接引线对应位置设置有第二透光区的栅极层 掩膜版，完成对所述第二光刻胶层的曝光显影；
步骤504：对所述栅极材料层进行刻蚀，形成栅极层，所述栅极层中包 括所述栅极引线和连接引线；
步骤505：剥离所述第二光刻胶层；
步骤506：形成栅极绝缘材料层；可选的，所述栅极绝缘材料层，可以 采用沉积的方式来形成；
步骤507：形成有源层材料层；可选的，所述有源层材料层，可以采用 沉积的方式来形成；
步骤508：涂覆第三光刻胶层；
步骤509：利用有源层掩膜版，完成对第三光刻胶层的曝光显影；
步骤510：对所述有源层材料层进行刻蚀，形成有源层；
步骤511：剥离所述第三光刻胶层；
步骤512：涂覆第一光刻胶层；
步骤513：利用在与所述连接引线对应位置设置有第一透光区的栅极绝 缘层掩膜版，完成对第一光刻胶层的曝光显影；
步骤514：对栅极绝缘材料层进行刻蚀，形成栅极绝缘层，并暴露出所 述连接引线；
步骤515：剥离所述第一光刻胶层；
步骤516：形成源漏极材料层；可选的，所述源漏极材料层，可以采用 沉积的方式来形成；
步骤517：涂覆第四光刻胶层；
步骤518：利用在与所述连接引线对应位置设置有第三透光区的源漏极 层掩膜版，完成对第四光刻胶层的曝光显影；
步骤519：对所述源漏极材料层进行刻蚀，形成源漏极层，并去除所述 连接引线；
步骤520：剥离所述第四光刻胶层；
步骤521：形成层间绝缘层(PVX1)；可选的，可以采用沉积、涂覆、 溅射等工艺来形成所述层间绝缘层；
步骤522：形成第一电极层(ITO1)；可选的，可以通过构图工艺来形成 第一电极层；
步骤523：形成钝化层(PVX2)；可选的，可以采用沉积、涂覆、溅射 等工艺来形成所述钝化层；
步骤524：形成第二电极层(ITO2)；可选的，可以通过构图工艺来形成 第二电极层。
从上述实施例可以看出，本发明提供的阵列基板制作方法，通过在制作 栅极层时，将栅极引线与参考信号线电性连接；在制作完成有源层后，再断 开所述电性连接；这样就能在有源层制作时，使栅极引线与参考信号线保持 同一电位，从而减少或规避在有源层制作过程中，在栅极引线和参考信号线 上出现的电荷积累而产生的电势差，最终避免栅极引线与***走线之间造成 同层静电击穿问题，而不影响最终的产品设计功能。
同时，通过利用在与所述连接引线对应位置设置有第二透光区的栅极层 掩膜版，完成对第二光刻胶层的曝光显影，从而在形成栅极层的同时形成所 述连接引线；通过利用在与所述连接引线对应位置设置有第一透光区的栅极 绝缘层掩膜版，完成对第一光刻胶层的曝光显影，从而在形成栅极绝缘层的 同时暴露出所述连接引线；并且，通过利用在与所述连接引线对应位置设置 有第三透光区的源漏极层掩膜版，完成对第四光刻胶层的曝光显影，从而在 形成源漏极的同时去除所述连接引线；这样，利用栅极层的制作工艺同时形 成连接引线，利用栅极绝缘层的制作工艺同时完成连接引线的暴露处理，并 且，利用源漏极层的制作工艺同时完成连接引线的去除，能够大大地精简制 作工艺，有效提高生产效率。
本发明实施例的第二个方面，还提供了一种阵列基板的一个实施例。所 述阵列基板，采用如上所述的阵列基板制作方法的任意实施例进行制作。
从上述实施例可以看出，本发明提供的阵列基板，通过在制作栅极层 时，将栅极引线与参考信号线电性连接；在制作完成有源层后，断开所述电 性连接，这样就能在有源层制作时，使栅极引线和参考信号线上的静电荷分 布较为均匀，栅极引线与参考信号线基本保持同一电位，避免栅极引线与外 围走线之间造成同层静电击穿问题，而不影响最终的产品设计功能。
本发明实施例的第三个方面，还提供了一种显示装置的一个实施例。所 述显示装置，包括如前所述阵列基板。
从上述实施例可以看出，本发明提供的显示装置，通过在制作栅极层 时，将栅极引线与参考信号线电性连接；在制作完成有源层后，断开所述电 性连接，这样就能在有源层制作时，使栅极引线和参考信号线上的静电荷分 布较为均匀，栅极引线与参考信号线基本保持同一电位，避免栅极引线与外 围走线之间造成同层静电击穿问题，而不影响最终的产品设计功能。
需要说明的是，本实施例中的显示装置可以为：电子纸、手机、平板电 脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或 部件。
所属领域的普通技术人员应当理解：以上所述仅为本发明的具体实施例 而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种阵列基板制作方法，其特征在于，包括：
在制作栅极层时，将所述栅极层中的栅极引线与参考信号线电性连接；
在制作完成有源层后，断开所述栅极引线与所述参考信号线的电性连接。
2.根据权利要求1所述的方法，其特征在于，所述将栅极引线与参考信号线电性连接，包括：
在所述栅极引线与所述参考信号线之间形成连接引线，所述连接引线的两端分别连接所述栅极引线与所述参考信号线。
3.根据权利要求2所述的方法，其特征在于，在制作栅极层时，同时制作所述栅极引线和连接引线。
4.根据权利要求2所述的方法，其特征在于，所述断开所述栅极引线与所述参考信号线的电性连接，包括：
去除所述连接引线。
5.根据权利要求2所述的方法，其特征在于，还包括：
在所述栅极层上制作栅极绝缘层时，去除所述连接引线对应部位的栅极绝缘材料并暴露所述连接引线；
在形成所述栅极绝缘层之后制作源漏极层时，去除所述连接引线。
6.根据权利要求5所述的方法，其特征在于，在制作栅极绝缘层时，去除所述连接引线对应部位的栅极绝缘材料并暴露所述连接引线，包括：
在所述栅极层上形成栅极绝缘材料薄膜；
通过构图工艺形成栅极绝缘层的图形，所述图形的与所述连接引线对应位置暴露出所述连接引线。
7.根据权利要求6所述的方法，其特征在于，在形成栅极绝缘材料薄膜之前，还包括：
形成栅极材料薄膜；
通过构图工艺形成栅极层的图形，所述图形的与所述连接引线对应位置形成所述连接引线。
8.根据权利要求7所述的方法，其特征在于，通过构图工艺形成栅极层的图形之后，还包括：
形成有源层材料薄膜；
通过构图工艺形成有源层的图形。
9.根据权利要求5所述的方法，其特征在于，在制作源漏极层时，去除所述连接引线，包括：
形成源漏极材料薄膜；
通过构图工艺形成源漏极层的图形，并去除所述连接引线。
10.根据权利要求9所述的方法，其特征在于，形成源漏极层的图形之后，还包括：
形成层间绝缘层；
形成第一电极层；
形成钝化层；
形成第二电极层。
11.一种阵列基板，其特征在于，采用如权利要求1-10任一项所述的阵列基板制作方法制作。
12.一种显示装置，其特征在于，包括如权利要求11所述阵列基板。
CN201710791691.5A 2017-09-05 2017-09-05 阵列基板及其制作方法、显示装置 Pending CN107589606A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710791691.5A CN107589606A (zh) 2017-09-05 2017-09-05 阵列基板及其制作方法、显示装置
US16/326,539 US11237441B2 (en) 2017-09-05 2018-06-04 Array substrate and manufacturing method thereof, display device
PCT/CN2018/089777 WO2019047574A1 (zh) 2017-09-05 2018-06-04 阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710791691.5A CN107589606A (zh) 2017-09-05 2017-09-05 阵列基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN107589606A true CN107589606A (zh) 2018-01-16

Family

ID=61050402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710791691.5A Pending CN107589606A (zh) 2017-09-05 2017-09-05 阵列基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US11237441B2 (zh)
CN (1) CN107589606A (zh)
WO (1) WO2019047574A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019047574A1 (zh) * 2017-09-05 2019-03-14 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN110518023A (zh) * 2019-09-25 2019-11-29 福州京东方光电科技有限公司 阵列基板及其制备方法
US12021091B2 (en) 2019-09-25 2024-06-25 Fuzhou Boe Optoelectronics Technology Co., Ltd. Method of manufacturing an array substrate wherein static electricity is discharged from an oxide semiconductor film

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100084657A1 (en) * 2008-10-07 2010-04-08 Au Optronics Corporation Thin film transistor array substrate
CN103227173A (zh) * 2013-04-10 2013-07-31 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104900633A (zh) * 2015-03-30 2015-09-09 京东方科技集团股份有限公司 一种阵列基板制造方法、阵列基板和显示装置
CN105304645A (zh) * 2015-10-16 2016-02-03 京东方科技集团股份有限公司 一种阵列基板、其静电释放方法及相应装置
CN106206607A (zh) * 2016-08-08 2016-12-07 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000321600A (ja) * 1999-05-13 2000-11-24 Internatl Business Mach Corp <Ibm> 液晶表示装置及びこれの製造方法
KR100503128B1 (ko) * 2000-09-04 2005-07-25 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2004054069A (ja) * 2002-07-23 2004-02-19 Advanced Display Inc 表示装置及び表示装置の断線修復方法
TW583464B (en) * 2002-11-12 2004-04-11 Hannstar Display Corp Liquid crystal display
US20060038180A1 (en) * 2003-08-29 2006-02-23 Han-Chung Lai Pixel structure
KR100635061B1 (ko) 2004-03-09 2006-10-17 삼성에스디아이 주식회사 평판 표시 장치 및 그의 제조 방법
TWI322288B (en) * 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
JP5221408B2 (ja) 2009-02-06 2013-06-26 株式会社ジャパンディスプレイイースト 表示装置及びその製造方法
CN103278987B (zh) * 2013-05-24 2015-07-01 京东方科技集团股份有限公司 阵列基板、该阵列基板断线修复方法及显示装置
CN103928406B (zh) * 2014-04-01 2016-08-17 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示装置
CN104658973B (zh) 2015-02-28 2017-10-24 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107589606A (zh) 2017-09-05 2018-01-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100084657A1 (en) * 2008-10-07 2010-04-08 Au Optronics Corporation Thin film transistor array substrate
CN103227173A (zh) * 2013-04-10 2013-07-31 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104900633A (zh) * 2015-03-30 2015-09-09 京东方科技集团股份有限公司 一种阵列基板制造方法、阵列基板和显示装置
CN105304645A (zh) * 2015-10-16 2016-02-03 京东方科技集团股份有限公司 一种阵列基板、其静电释放方法及相应装置
CN106206607A (zh) * 2016-08-08 2016-12-07 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019047574A1 (zh) * 2017-09-05 2019-03-14 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US11237441B2 (en) 2017-09-05 2022-02-01 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof, display device
CN110518023A (zh) * 2019-09-25 2019-11-29 福州京东方光电科技有限公司 阵列基板及其制备方法
CN110518023B (zh) * 2019-09-25 2021-12-24 福州京东方光电科技有限公司 阵列基板及其制备方法
US12021091B2 (en) 2019-09-25 2024-06-25 Fuzhou Boe Optoelectronics Technology Co., Ltd. Method of manufacturing an array substrate wherein static electricity is discharged from an oxide semiconductor film

Also Published As

Publication number Publication date
US20200401005A1 (en) 2020-12-24
WO2019047574A1 (zh) 2019-03-14
US11237441B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
CN104218042B (zh) 一种阵列基板及其制备方法、显示装置
US10573595B2 (en) Array substrate, fabricating method thereof, and display device
WO2017197934A1 (zh) 阵列基板及其制作方法、触控显示装置
CN106024809B (zh) 一种阵列基板的制作方法、阵列基板及显示装置
US8482006B2 (en) Mother substrate, array substrate and method for manufacturing the same
CN107357105A (zh) 一种阵列基板、显示面板、显示装置
CN103513459A (zh) 阵列基板及其制备方法、显示装置及其制备方法
US9490271B2 (en) Array substrate having jump wire connecting first and second wirings
US20160041433A1 (en) Electrode structure and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
TWI280539B (en) Liquid crystal display panel
CN103021940A (zh) 阵列基板及其制造方法、显示装置
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN109313371A (zh) 显示装置及其制造方法
US20090066870A1 (en) Production method of active matrix substrate, active matrix substrate, and liquid crystal display device
CN104538413B (zh) 阵列基板及其制作方法、显示装置
CN104409462A (zh) 阵列基板及其制造方法、显示装置
CN107589606A (zh) 阵列基板及其制作方法、显示装置
CN105974689B (zh) 一种阵列基板及其制备方法、液晶显示面板
CN103235456B (zh) 阵列基板及其制造方法和显示装置
CN108257974B (zh) 阵列基板、显示装置以及制备阵列基板的方法
CN104201178B (zh) 阵列基板及其制备方法、显示装置
CN106098709B (zh) 阵列基板、显示装置
WO2013139158A1 (zh) 薄膜晶体管阵列基板及其制备方法和显示装置
CN106298813A (zh) 一种显示基板及其制作方法、显示装置
CN105914212A (zh) 阵列基板及其制作方法、以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180116

RJ01 Rejection of invention patent application after publication