JPS622631A - Pin hole inspection method for insulative thin film - Google Patents
Pin hole inspection method for insulative thin filmInfo
- Publication number
- JPS622631A JPS622631A JP14164685A JP14164685A JPS622631A JP S622631 A JPS622631 A JP S622631A JP 14164685 A JP14164685 A JP 14164685A JP 14164685 A JP14164685 A JP 14164685A JP S622631 A JPS622631 A JP S622631A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- conductive film
- pin holes
- current
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔概要〕
容量型の高周波プラズマＣＶＤ装置または容量型のスパ
ッタ装置は、その作動中、セルフバイアスを維持するた
めに、アノード側に正電荷がカソード側に負電荷が蓄積
する。そこで、絶縁体上に形成された導電体膜上に絶縁
物薄膜を形成する場合、形成される絶ｉ物薄膜にピンホ
ーがあると、これを介して上記の電荷が導電体膜に移動
するので、この導電体膜から導電路を用意しておけば、
これを通じて上記の電荷が外部に流出するので、この流
出電流を検出することにより、上記のピンホールの存否
を検出する絶縁物薄膜のピンホール検査方法である。Detailed Description of the Invention [Summary] During operation, a capacitive high-frequency plasma CVD device or a capacitive sputtering device accumulates positive charges on the anode side and negative charges on the cathode side in order to maintain a self-bias. do. Therefore, when forming an insulating thin film on a conductive film formed on an insulator, if there is a pinhole in the formed insulator thin film, the above-mentioned charge will move to the conductive film through this. , if a conductive path is prepared from this conductive film,
Through this, the electric charge flows out to the outside, and this method detects the presence or absence of the pinhole by detecting this outflow current.
本発明は絶縁物薄膜のピンホール検査方法に関する。特
に、その形成工程中にリアルタイムをもって連続的に、
かつ、非破壊的になす絶縁物薄膜のピンホール検査方法
に関する。The present invention relates to a method for inspecting pinholes in insulating thin films. In particular, continuously in real time during the formation process,
The present invention also relates to a method for non-destructively inspecting pinholes in insulating thin films.
平面ディスプレイ装置等の駆動装置を構成する薄膜トラ
ンジスタ、薄膜ＥＬ素子等を製造する工程において、絶
縁体上に導電体膜を形成し、さらに、その上に絶縁物薄
膜を形成する工程がある。2. Description of the Related Art In the process of manufacturing thin film transistors, thin film EL elements, etc. that constitute drive devices such as flat display devices, there is a step of forming a conductive film on an insulator and further forming an insulating thin film thereon.
例えば、ガラス等の透光性絶縁体上に、アクティブマト
リックス駆動用薄膜トランジスタのゲート電極等とされ
るクローム薄膜等の導電体膜を形成し、これをバターニ
ングした後、その上に、上記薄膜トランジスタのゲート
絶縁膜とされる窒化シリコン膜等の絶縁物薄膜を形成す
る工程等である。For example, a conductive film such as a chrome thin film, which is used as the gate electrode of an active matrix driving thin film transistor, is formed on a transparent insulator such as glass, and after patterning, the thin film transistor is This is a process of forming an insulating thin film such as a silicon nitride film to be used as a gate insulating film.
か−る工程において形成された絶縁物薄膜にピンホール
があるかないかを検査するには、従来、下記の方法のい
づれかが使用されている。Conventionally, one of the following methods has been used to inspect the presence or absence of pinholes in the insulating thin film formed in such a process.
イ、薄膜トランジスタのソース・ドレインをなす導電体
層が形成されて薄膜トランジスタが完成した後、電気的
にチェックする。B. After the conductor layers forming the source and drain of the thin film transistor are formed and the thin film transistor is completed, it is electrically checked.
口、絶縁物薄膜形成後、その下地である導電体膜のエッ
チャントに浸し、このエッチャントをもって導電体膜の
一部を溶解してピンホールを拡大し、この拡大したピン
ホールを観察して検査する。After forming the insulator thin film, it is immersed in an etchant for the underlying conductive film, and the etchant dissolves part of the conductive film to enlarge the pinhole, and the enlarged pinhole is observed and inspected. .
ハ、絶縁物薄膜形成後、ＩＴＯ板等透光性導電体板を絶
縁物薄膜上に配置し、その間に液晶を入れ、電界を印加
して、液晶の動的散乱モードを観察する。C. After forming the insulator thin film, a transparent conductive plate such as an ITO plate is placed on the insulator thin film, a liquid crystal is placed between them, and an electric field is applied to observe the dynamic scattering mode of the liquid crystal.
（発明が解決しようとする問題点） ところが、上記のピンホール検出方法には、。(Problem to be solved by the invention) However, the above pinhole detection method has
いづれも下記のような欠点があり、いづれの場合も満足
すべきものではなく、よりすぐれた方法の開発が望まれ
ていた。All of them have the following drawbacks, and none of them are satisfactory, and the development of a better method has been desired.
イの方法によれば、薄膜トランジスタが完成するまで結
果が判明しない。According to method A, the results are not known until the thin film transistor is completed.
口の方法は、破壊試験である。The oral method is destructive testing.
ハの方法は、基板を汚染するおそれがあり。Method C may contaminate the substrate.
また、絶縁物薄膜上に導電体膜が存在する構造に対して
は使用しえない。Further, it cannot be used for a structure in which a conductive film is present on an insulating thin film.
本発明の目的は、上記の要請に応えて、絶縁体上に形成
された導電体膜上に絶縁物薄膜を形成する工程中に、リ
アルタイムをもって連続的に、かつ、非破壊的になすこ
とができる絶縁物薄膜のピンホール検査方法を提供する
ことにある。In response to the above-mentioned needs, an object of the present invention is to continuously and non-destructively form an insulating thin film in real time on a conductive film formed on an insulating material. An object of the present invention is to provide a method for inspecting pinholes in insulating thin films that can be performed.
上記の目的を達成するために本発明が採った手段は、容
量型の高周波プラズマＣＶＤ装Ｍｌまたは容量型のスパ
ッタ装置１を使用して、絶縁体２上に形成された導電体
ＷＩＳ上に絶縁物薄８！Ｉ４を形成する工程中に、前記
の導電体ｆｉ３から流出する電流工を検出して、前記の
絶縁物薄膜４に形成されつつあるピンホール４１を検出
するものである。The means taken by the present invention to achieve the above object is to use a capacitive high-frequency plasma CVD device Ml or a capacitive sputtering device 1 to insulate the conductor WIS formed on the insulator 2. Thin 8! During the step of forming I4, the current flowing out from the conductor fi3 is detected to detect the pinhole 41 that is being formed in the insulator thin film 4.
容量型の高周波プラズマＣＶＤ装置ｌまたは容量型のス
パッタ装ｆｉｌを使用して、絶縁体２上に形成された導
電体膜３上に絶縁物薄膜４を形成する場合、形成される
絶縁物薄膜上に正電荷が蓄積する。そして、もし絶縁物
薄膜４にピンホール４１があるときは、上記の正電荷は
ピンホール４１を介して導電体膜３に移動してこの電位
を上昇させる。そこで、導電体［３から流出する電流Ｉ
を検出しうる手段１６を設けておき、上記の工程中にこ
の電流を検出し、もし、電流が存在すれば、何らかのピ
ンホール４１が存在し、特にその電流が大きいときはピ
ンホール４１の大きさや数が大きいと判定しうる０本発
明はこの原理を利用したものである。When an insulator thin film 4 is formed on a conductive film 3 formed on an insulator 2 using a capacitive high-frequency plasma CVD device or a capacitive sputtering device, Positive charge accumulates in . If there is a pinhole 41 in the insulator thin film 4, the above-mentioned positive charge moves to the conductor film 3 through the pinhole 41 and increases this potential. Therefore, the current I flowing out from the conductor [3
A means 16 capable of detecting the current is provided, and this current is detected during the above process. If the current is present, some kind of pinhole 41 exists, and when the current is particularly large, the size of the pinhole 41 is determined. The present invention utilizes this principle.
以下、図面を参照しつ覧、本発明の一実施例に係る絶縁
物薄膜のピンホール検査方法についてさらに説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for inspecting pinholes in an insulating thin film according to an embodiment of the present invention will be further described below with reference to the drawings.
第１図参照
図において、■は容量型の高周波プラズマＣＶＤ装置ま
たは容量型のスパッタ装置である。 １２は７ノードで
あり、その上に導電体Ｉ８！３が形成されている絶縁体
２が取り付けられている。７ノード１２は容量型の高周
波プラズマＣＶＤ装置ｌまたは容量型のスパッタ装置１
の外壁１１を介して接地される。１３はカソードであり
、外壁１１からは絶縁されている。１５はラジオ周波数
の交流電源であり、その一端はコンデンサ１４を介して
カソード１３と接続され、その他端は外壁１１と接続さ
れて、接地されている。１６は電流検出手段であり、１
７は電流制限抵抗であり、その直列回路の一端は導電体
Ｍ３と接続され、他端はラジオ周波数電源１５の一端と
接続されて接地されている。In the drawings shown in FIG. 1, ``■'' indicates a capacitive high-frequency plasma CVD apparatus or a capacitive sputtering apparatus. Reference numeral 12 indicates 7 nodes, and an insulator 2 on which a conductor I8!3 is formed is attached. 7 Node 12 is a capacitive high frequency plasma CVD device 1 or a capacitive sputtering device 1
It is grounded through the outer wall 11 of. 13 is a cathode, which is insulated from the outer wall 11. Reference numeral 15 denotes a radio frequency AC power source, one end of which is connected to the cathode 13 via a capacitor 14, and the other end connected to the outer wall 11 and grounded. 16 is a current detection means;
7 is a current limiting resistor, one end of which is connected to the conductor M3 in series circuit, and the other end is connected to one end of the radio frequency power source 15 and grounded.
アノード１２とカソード１３との間にラジオ周波数の交
流電圧が印加されると、ＳｉＨとＮ Ｈ３とがプラズマ
化して、導電体膜３上に窒化シリコンが堆積して絶縁物
薄ｌｉ５が成長する。When a radio frequency AC voltage is applied between the anode 12 and the cathode 13, SiH and NH3 are turned into plasma, silicon nitride is deposited on the conductor film 3, and a thin insulator li5 is grown.
このとき、セルフバイアスを維持するため７ノード１２
側には正電荷がカソード１３側には負電荷が蓄積される
。そして、もし、導電体膜３上に堆積する窒化シリコン
よりなる絶縁物薄膜５にピンホール４１が存在している
と、上記の正電荷はこのピンホール４１を介して導電体
膜３に移動するので、これは直ちに電流検出手段１Ｂと
電流制限抵抗１７を介してラジオ周波数電源１５め一端
または接地に流出する。そこで、電流検出手段１Ｂの電
流■を検出する。電流制限抵抗１７が使用される理由は
、大きな電流がピンホール４１に流れて、これを拡大す
ることを防止するためである。At this time, to maintain self-bias, 7 nodes 12
Positive charges are accumulated on the cathode 13 side, and negative charges are accumulated on the cathode 13 side. If a pinhole 41 exists in the insulator thin film 5 made of silicon nitride deposited on the conductor film 3, the above-mentioned positive charge moves to the conductor film 3 through this pinhole 41. Therefore, this immediately flows out through the current detecting means 1B and the current limiting resistor 17 to one end of the radio frequency power supply 15 or to ground. Therefore, the current ■ of the current detection means 1B is detected. The reason why the current limiting resistor 17 is used is to prevent a large current from flowing into the pinhole 41 and enlarging it.
以上説明せるとおり、本発明においては、容量型の高周
波プラズマＣＶＤ装置または容量型のスパッタ装置を使
用して、絶縁体上に形成された導電体膜上に絶縁物薄膜
を形成する工程中に、前記の導電体膜から流出する電流
を検出して、前記の絶縁物薄膜に形成されつつあるピン
ホールを検出することとされているので、絶縁物薄膜の
形成工程の如何なる時点においても、リアルタイムに、
連続的に、かつ、非破壊的に、絶縁物薄膜のピンホール
を検査することができる。As explained above, in the present invention, during the process of forming an insulating thin film on a conductive film formed on an insulator using a capacitive high-frequency plasma CVD device or a capacitive sputtering device, Since pinholes that are forming in the insulator thin film are detected by detecting the current flowing from the conductor film, it is possible to detect pinholes that are forming in the insulator thin film in real time at any point in the process of forming the insulator thin film. ,
Pinholes in insulator thin films can be inspected continuously and non-destructively.
第１図は、本発明の一実施例に係る絶縁物薄膜のピンホ
ール検査方法を説明する図である。
１参〇〇容量型の高周波プラズマＣＶＤ装置または容量
型のスパッタ装置、 １１・・拳外壁、１２目−７ノー
ド、 １３ ・・拳カソード、１４・・・コンデンサ
、 １５・・Φラジオ周波数の交流電源、 １６・・
・電流検出手段、 １７−・・電流制限抵抗、 ２・・
・絶縁体、 ３・・・導電体膜、 ４・・・絶縁物薄膜
、 工 ・ ・ ・電流。
本発明
第１図FIG. 1 is a diagram illustrating a method for inspecting pinholes in an insulating thin film according to an embodiment of the present invention. 1. Capacitive high-frequency plasma CVD device or capacitive sputtering device, 11... fist outer wall, 12 nodes - 7 nodes, 13... fist cathode, 14... capacitor, 15... Φ radio frequency alternating current. Power supply, 16...
-Current detection means, 17-...Current limiting resistor, 2...
・Insulator, 3...Conductor film, 4...Insulator thin film, Engineering...Current. Figure 1 of the present invention
Claims (1)
のスパッタ装置（１）を使用して、絶縁体（２）上に形
成された導電体膜（３）上に絶縁物薄膜（４）を形成す
る工程中に、 前記導電体膜（３）から流出する電流（Ｉ）を検出して
、前記絶縁物薄膜（４）に形成されつつあるピンホール
（４１）を検出してなす絶縁物薄膜のピンホール検査方
法。[Claims] Using a capacitive high-frequency plasma CVD device (1) or a capacitive sputtering device (1), an insulator is formed on a conductive film (3) formed on an insulator (2). During the step of forming the thin film (4), a current (I) flowing out from the conductive film (3) is detected to detect a pinhole (41) that is being formed in the insulating thin film (4). Pinhole inspection method for thin insulating films.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14164685A JPS622631A (en) | 1985-06-28 | 1985-06-28 | Pin hole inspection method for insulative thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14164685A JPS622631A (en) | 1985-06-28 | 1985-06-28 | Pin hole inspection method for insulative thin film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS622631A true JPS622631A (en) | 1987-01-08 |
Family
ID=15296883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14164685A Pending JPS622631A (en) | 1985-06-28 | 1985-06-28 | Pin hole inspection method for insulative thin film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622631A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6220254B1 (en) | 1997-11-14 | 2001-04-24 | L'oreal | Packaging and applicator device comprising a receptacle, an ergonomic applicator, and a wiper member |
| US7866327B1 (en) | 1999-05-19 | 2011-01-11 | L'oreal | Device for packaging and applying a cosmetic, in particular for making up the lips |
| KR20120115116A (en) | 2011-04-08 | 2012-10-17 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Method for producing cathode active material for nonaqueous electrolyte secondary battery, cathode material for nonaqueous electrolyte secondary battery and nonaqueous electrolyte secondary battery |
-
1985
- 1985-06-28 JP JP14164685A patent/JPS622631A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6220254B1 (en) | 1997-11-14 | 2001-04-24 | L'oreal | Packaging and applicator device comprising a receptacle, an ergonomic applicator, and a wiper member |
| US7866327B1 (en) | 1999-05-19 | 2011-01-11 | L'oreal | Device for packaging and applying a cosmetic, in particular for making up the lips |
| KR20120115116A (en) | 2011-04-08 | 2012-10-17 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Method for producing cathode active material for nonaqueous electrolyte secondary battery, cathode material for nonaqueous electrolyte secondary battery and nonaqueous electrolyte secondary battery |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3306677B2 (en) | Self-bias measurement method and device, and electrostatic suction device | |
| CN104362156B (en) | A kind of display base plate, its method of testing and preparation method | |
| KR970007455A (en) | Liquid crystal display device and manufacturing method thereof | |
| CN108649037A (en) | Display panel and its manufacturing method, display device | |
| WO2014146349A1 (en) | Array substrate and display apparatus | |
| CN105810695A (en) | Array substrate and display device | |
| US20180321777A1 (en) | Self-capacitance organic light emitting touch display apparatus | |
| JPS622631A (en) | Pin hole inspection method for insulative thin film | |
| KR100362024B1 (en) | Characteristic-evaluating semiconductor device and evaluating method using the same | |
| JPH01321136A (en) | Deterioration sensing device for electrostatic chuck | |
| CN104090393B (en) | A kind of liquid crystal cell electric transistor method of testing | |
| TW200832719A (en) | Array substrae, display device, and method for manufacturing the array substrate | |
| GB2293689A (en) | Electrostatic chuck | |
| JP2004264348A (en) | Inspection apparatus and method for thin film transistor active matrix substrate | |
| JPH0997910A (en) | Active matrix substrate and method for testing the same | |
| JP3871131B2 (en) | Depletion layer capacitance measurement method | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| JPS63164A (en) | Thin-film transistor | |
| JPH036661B2 (en) | ||
| JP2001085504A (en) | Electrostatic attractive control apparatus | |
| JPH09252038A (en) | Method and apparatus for evaluation of plasma damage | |
| JPH06130419A (en) | Active matrix substrate | |
| JPH10284563A (en) | Semiconductor device and method for evaluating semiconductor surface/interface | |
| JP2800959B2 (en) | Transistor characteristic inspection device | |
| JP2005294466A (en) | Sensor and tester using the same |