JPS6225564A - Picture reader - Google Patents
Picture readerInfo
- Publication number
- JPS6225564A JPS6225564A JP60164910A JP16491085A JPS6225564A JP S6225564 A JPS6225564 A JP S6225564A JP 60164910 A JP60164910 A JP 60164910A JP 16491085 A JP16491085 A JP 16491085A JP S6225564 A JPS6225564 A JP S6225564A
- Authority
- JP
- Japan
- Prior art keywords
- output
- document
- signal
- terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Scanning Arrangements (AREA)
Abstract
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、原稿の画像を光学的に読取る画像読取装置に
関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an image reading device that optically reads an image of a document.
［発明の技術的背景とその問題点］
一般に、この種の画像読取装置においては、光源からの
光を原稿などの被読取物に照射し、その反射光をＣＯＤ
ラインセンサなとの充電変換器によって光電変換し、画
像信号として処理したのち出力されるようになっている
。[Technical background of the invention and its problems] Generally, in this type of image reading device, light from a light source is irradiated onto an object to be read, such as a document, and the reflected light is used as a COD.
It is photoelectrically converted by a charging converter such as a line sensor, processed as an image signal, and then output.
ところが、従来の画像読取装置にあっては、読取物であ
る原稿の画像の状況によって粗く読取ったり、細かく読
取ったりすることができなかった。However, with conventional image reading apparatuses, depending on the condition of the image of the document to be read, it is not possible to read the image coarsely or to read it finely.
すなわち、読取る画像の状況によって読取る解像度を切
換選択することができなかった。That is, it is not possible to switch and select the resolution to be read depending on the situation of the image to be read.
［発明の目的］
本発明は上記事情に鑑みてなされたもので、その目的と
するところは、読取る画像の状況によって読取る解像度
を切換選択することができる画像読取装置を提供するこ
とにある。[Object of the Invention] The present invention has been made in view of the above circumstances, and its object is to provide an image reading device that can switch and select the reading resolution depending on the situation of the image to be read.
［発明の概要］
本発明は上記目的を達成するために、光電変換器から出
力される画像信号を処理する信号処理手段に、上記画像
信号を第１の解像度で処理する機能と、この第１の解像
度よりも高い第２の解像度で処理する殿能とをもたせ、
これら第１．第２の解像度を切換選択できるように構成
したものである。[Summary of the Invention] In order to achieve the above object, the present invention includes a signal processing means for processing an image signal output from a photoelectric converter, a function of processing the image signal at a first resolution, and a function of processing the image signal at a first resolution. has the ability to process at a second resolution higher than the resolution of
These first. The configuration is such that the second resolution can be switched and selected.
［発明の実施例］
以下、本発明の一実施例について図面を参照して説明す
る。[Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
第１図および第２図は本発明に係る画像読取装置を示す
ものである。すなわち、１は画像読取装置の筐体で、そ
の左側面（前面）下方部位には原稿挿入部２が、また上
面後方部位には原稿排出部３がそれぞれ形成されている
。上記原稿挿入部２には、手差しガイド４が着脱自在に
設けられていて、この手差しガイド４に沿って原稿○を
その画像面（表面）を上にした状態で挿入するようにな
っている。また、上記原稿排出部３には、所定の角度傾
斜した排紙トレイ５が着脱自在に設けられていて、この
排紙トレイ５に原稿排出部３から表裏反転されて排出さ
れる原稿Ｏが画像面を下にした状態で収納されるよ、う
になっている。そして、上記原稿挿入部２と原稿排出部
３との間には、原稿挿入部２から挿入された原稿○を搬
送し、搬送終端部で表裏反転させて原稿排出部３へ導く
搬送路６が形成されている。この搬送路６は、挿入され
た原稿○を左側基準へ寄せる機能を持った斜行構造およ
びワンウェイクラッチ構造を持たせた一対の給紙ローラ
７と、この給紙ロー杉７で送られる原稿○の先端合せを
行なうために上側ローラをプラスチック製、下側ローラ
をゴム製とし、ワンウェイクラッチ構造を持たせた一対
のアライニングローラ８と、このアライニングローラ８
で送られる原稿Ｏを原稿排出部３まで導くワンウェイク
ラッチ構造を持たせた一対の搬送ローラ９と、この搬送
ローラ９で送られる原稿○を案内する弧状の案内路１０
と、原稿排出部３に設けられ、上記案内路１０で案内さ
れてきた原稿Ｏを排紙１〜レイ５へ排出する一対の排紙
ローラ１１とによって構成されている。1 and 2 show an image reading device according to the present invention. That is, reference numeral 1 denotes a housing of the image reading device, and a document insertion section 2 is formed at the lower part of the left side (front surface) of the case 1, and a document ejection section 3 is formed at the rear part of the upper surface. A manual feed guide 4 is removably provided in the document insertion section 2, and the document ○ is inserted along the manual feed guide 4 with its image side (front side) facing upward. Further, the document discharge section 3 is removably provided with a paper discharge tray 5 inclined at a predetermined angle, and the document O to be discharged from the document discharge section 3 with its front and back reversed is placed on the paper discharge tray 5. It is designed so that it can be stored face down. Between the document insertion section 2 and the document discharge section 3, there is a conveyance path 6 that conveys the document ○ inserted from the document insertion section 2, turns it upside down at the end of the conveyance, and guides it to the document discharge section 3. It is formed. This conveyance path 6 includes a pair of paper feed rollers 7 that have a diagonal structure and a one-way clutch structure that have the function of moving the inserted document ○ toward the left reference side, and a pair of paper feed rollers 7 that have a function of moving the inserted document ○ toward the left reference side. A pair of aligning rollers 8 whose upper roller is made of plastic and whose lower roller is made of rubber have a one-way clutch structure in order to align the tips of the aligning roller 8.
A pair of transport rollers 9 having a one-way clutch structure that guides the original O sent by the transport rollers 9 to the original discharge section 3, and an arc-shaped guide path 10 that guides the original O sent by the transport rollers 9.
and a pair of paper discharge rollers 11 which are provided in the document discharge section 3 and discharge the document O guided through the guide path 10 onto paper discharges 1 to 5.
上記搬送路６の中途部、すなわちアライニングローラ８
と搬送ローラ９との間には、原稿読取位置１２が設定さ
れていて、この原稿読取位置１２には基準色補正板１３
が設けられており、この基準色補正板１３上を原稿０が
搬送されるようになっている。この基準色補正板１３は
、後述するラインセンサ２２からのシェーディングを含
んだ画像信号を補正するために、白レベル補正用データ
を読取るためのものである。上記基準色補正板１３上に
は、光透過性に優れた透光部材としてのガラス板１４が
密着されている。このガラス板１４は、基準色補正板１
３と原稿Ｏとによるこすれから生じる基準色補正板１３
の汚れなどを防止するためのものである。上記基準色補
正板１３の上方部位で原稿読取位置１２の直前には、搬
送される原稿Ｏを押し付ける原稿固定部材としての原稿
固定板１５が設けられていて、この原稿固定板１５とガ
ラス板１４とで原稿Ｏを軽く押え付けることにより、原
稿読取位＠１２前にて原稿０の浮き上りを防止している
。なお、上記原稿固定板１５は、材質が薄くある程度弾
力性に富むもので、たとえばポリエステルフィルムなど
が最適である。また、上記基準色補正板１３の上方部位
には、光源としての緑色発光の蛍光灯１６が設けられて
いる。この蛍光灯１６の表面所定部位には、第６図に詳
細を示すように管壁温度を一定に保つための保温用ヒー
タ１７が密着されていて、この保温用ヒータ１７の表面
所定部位には管壁温度を検知するための感温抵抗素子（
以下サーミスタと称す）３６が取着されている。しかし
て、蛍光灯１６からの光は、基準色補正板１３上あるい
はその上を搬送される原稿○上に照射され、その反射光
は反射ミラー１８．１９．２０で反射されてレンズ２１
を通り、光電変換器としてのＣＯＤラインセンサ（たと
えば株式会社東芝製ＴＣＤ１０５）２２に結像され、こ
のラインセンサ２２によって光信号を電気信号に変換す
るようになっている。なお、上記反射ミラー１８，１９
．２０はそれぞれ防露マットを敷いて震動対策が施され
ている。また、上記蛍光灯１６およびラインセンサ２２
は原稿０の搬送方向と直角方向に配設されている。The middle part of the conveyance path 6, that is, the aligning roller 8
A document reading position 12 is set between the transport roller 9 and the document reading position 12, and a reference color correction plate 13 is provided at this document reading position 12.
is provided, and the original 0 is conveyed over this reference color correction plate 13. This reference color correction plate 13 is for reading white level correction data in order to correct an image signal including shading from a line sensor 22, which will be described later. On the reference color correction plate 13, a glass plate 14 as a transparent member having excellent light transmittance is closely attached. This glass plate 14 is the reference color correction plate 1
Reference color correction plate 13 caused by rubbing between 3 and original O
This is to prevent dirt etc. An original fixing plate 15 is provided above the reference color correction plate 13 and immediately in front of the original reading position 12, as an original fixing member that presses the transported original O. This original fixing plate 15 and a glass plate 14 By lightly pressing the original O with the , it is possible to prevent the original 0 from floating up in front of the original reading position @12. Note that the document fixing plate 15 is made of a thin material with a certain degree of elasticity, such as a polyester film, for example. Further, above the reference color correction plate 13, a green fluorescent lamp 16 as a light source is provided. As shown in detail in FIG. 6, a heat-retaining heater 17 is closely attached to a predetermined portion of the surface of the fluorescent lamp 16 in order to keep the tube wall temperature constant. Temperature-sensitive resistance element (
A thermistor (hereinafter referred to as a thermistor) 36 is attached. The light from the fluorescent lamp 16 is irradiated onto the reference color correction plate 13 or onto the document ○ being conveyed above it, and the reflected light is reflected by the reflection mirrors 18, 19, and 20, and is reflected by the lens 21.
, and is imaged on a COD line sensor (for example, TCD105 manufactured by Toshiba Corporation) 22 as a photoelectric converter, and this line sensor 22 converts the optical signal into an electrical signal. Note that the reflecting mirrors 18, 19
．． 20 are each covered with dew-proof mats to prevent vibrations. In addition, the fluorescent lamp 16 and the line sensor 22
is arranged in a direction perpendicular to the conveyance direction of document 0.
また、筐体１の前面には、各種操作ボタンおよび各種表
示器などを備えた操作パネル２３が設Ｇフられていると
ともに、筐体１内の上面近傍には、制御回路などが組込
まれたプリント回路基板２４が配設されている。なお、
２５は原稿０が挿入されたことを検知する原稿検知器、
２６は搬送される原稿Ｏがアライニングローラ８へ到達
したことを検知するアライニングローラ前原稿検知器、
２７はアライニングロー５８によって搬送される原＠０
を検知し、基準色補正板１３の白レベル補正用データの
読取開始タイミングの信号を発生するための原稿読取位
直前原稿検知器、２８は原稿０の排出を検知する排紙ロ
ーラ前原稿検知器でありこれらはいずれもフォトインタ
ラプタを用いている。また、２９は各駆動系に動力を供
給するためのステッピングモータで、ワンウェイクラッ
チの作用により正転時には前記給紙ローラ７が回転駆動
され、逆転時には前記アライニングローラ８、搬送ロー
ラ９および排紙ローラ１１が回転駆動されるようになっ
ている。また、３０はそれぞれの制御に使用される直流
電圧を発生する電源装置、３１は外部装置と接続するた
めのコネクタである。In addition, an operation panel 23 equipped with various operation buttons and various displays is installed on the front surface of the housing 1, and a control circuit and the like are incorporated near the top surface of the housing 1. A printed circuit board 24 is provided. In addition,
25 is a document detector that detects that document 0 has been inserted;
26 is a document detector in front of the aligning roller that detects when the document O being conveyed reaches the aligning roller 8;
27 is the raw material @0 transported by the aligning row 58
28 is a document detector immediately before the document reading position for detecting the timing of reading the white level correction data of the reference color correction plate 13 and generating a signal to start reading the data for white level correction of the reference color correction plate 13; Both of these use photointerrupters. Further, reference numeral 29 denotes a stepping motor for supplying power to each drive system, and by the action of a one-way clutch, the paper feed roller 7 is rotationally driven during normal rotation, and the alignment roller 8, conveyance roller 9, and paper ejecting motor are driven when rotating in reverse. The roller 11 is driven to rotate. Further, 30 is a power supply device that generates a DC voltage used for each control, and 31 is a connector for connecting to an external device.
ところで、筺体１は、第２図に示すように搬送路６を境
にして上部筺体１ａと下部筐体１ｂとに２分割されてい
て、両筒体１ａ、１ｂ、は前記排紙ローラ１１の一方の
ローラの軸３２を支点として枢支されており、上部筺体
１ａが第２図のよに上方に所定の角度開放できるように
なっている。ここに、上部筺体１ａには排紙トレイ５、
給紙ローラ７の上側ローラ、アライニングローラ８の上
側ローラ、搬送ローラ９の上側ローラ、案内路１０の上
側案内板、原稿固定板１５、蛍光灯１６、反、 射ミ
ラー１８，１９．２０、レンズ２１、ラインセンサ２２
、操作パネル２３およびプリント回路基板２４などがそ
れぞれ設けられて上部ユニット（第２ユニツト）Ａを構
成し、下部筺体１ｂには手差しガイド４、給紙ローラ７
の下側ローラ、アライニングローラ８の下側ローラ、搬
送ローラ９の下側ローラ、案内路１０の下側案内板、排
紙ローラ１１、基準色補正板１３、ガラス板１４、頭首
検知器２５．２８．２７，２８、ステッピングモータ２
９、電源装置３０およびコネクタ３１などがそれぞれ設
けられて下部ユニット（第１ユニツト）Ｂを構成してい
る。このような構造により搬送路６でジャムした原稿Ｏ
の処理などが容易に行なえるようになっている。なお、
上部ユニットＡの開放時には、排紙トレイ５に収納それ
ている原稿Ｏが落ちないように適当な開閉角度を持たせ
た構造となっている。また、上部ユニットＡは、筺体１
内に設けられたバランサ（油圧機構およびばねなどから
なる）３３によって常時開く方向に付勢されていて、図
示しない係止機構を解除することにより、バランサ３３
の作用で上部ユニットＡが自動的に所定の角度まで開放
され、その開放状態が保持されるようになっている。Incidentally, as shown in FIG. 2, the casing 1 is divided into two parts, an upper casing 1a and a lower casing 1b, with the conveyance path 6 as a boundary, and both cylindrical bodies 1a and 1b are connected to the paper ejection roller 11. It is pivoted about the shaft 32 of one of the rollers as a fulcrum, and the upper housing 1a can be opened upward at a predetermined angle as shown in FIG. Here, the upper housing 1a has a paper output tray 5,
The upper roller of the paper feed roller 7, the upper roller of the aligning roller 8, the upper roller of the transport roller 9, the upper guide plate of the guide path 10, the document fixing plate 15, the fluorescent lamp 16, the reflection mirrors 18, 19, 20, Lens 21, line sensor 22
, an operation panel 23, a printed circuit board 24, etc. are provided to constitute the upper unit (second unit) A, and the lower housing 1b includes a manual feed guide 4, a paper feed roller 7, etc.
Lower roller, lower roller of aligning roller 8, lower roller of transport roller 9, lower guide plate of guide path 10, paper ejection roller 11, reference color correction plate 13, glass plate 14, head and neck detector 25.28.27,28, stepping motor 2
9, a power supply device 30, a connector 31, and the like are respectively provided to constitute a lower unit (first unit) B. Due to this structure, the document O that is jammed in the conveyance path 6
processing can be easily performed. In addition,
When the upper unit A is opened, the upper unit A is structured to have an appropriate opening/closing angle so that the original O stored in the paper ejection tray 5 does not fall. In addition, the upper unit A has a housing 1
The balancer 33 (consisting of a hydraulic mechanism, a spring, etc.) provided therein is always biased in the open direction, and by releasing a locking mechanism (not shown), the balancer 33 is opened.
By this action, the upper unit A is automatically opened to a predetermined angle, and the opened state is maintained.
また、筐体１の右側面（後面）下方部位には、本装置を
手で下げて移動可能にした手下げ用の把手３４が取着さ
れている。すなわち、この把手３４は、手下げ時、上部
ユニットＡの開閉用支点（軸３２）の負担軽減のため、
開閉用支点の設けである側の側面に設けられている。Further, a handle 34 for lowering the device by hand is attached to the lower right side (rear surface) of the housing 1. That is, this handle 34 is used to reduce the burden on the opening/closing fulcrum (shaft 32) of the upper unit A when it is lowered.
It is provided on the side surface where the opening/closing fulcrum is provided.
第３図は前記蛍光灯１６により原稿Ｏの画像を読取るた
めの部分を詳細に示している。すなわち１、 原稿Ｏ
が図示矢印の方向へ搬送されるものとすると、原稿Ｏは
ガラス板１４と原稿固定板１５とで原稿読取位ｊｉ１２
前にて浮き上りを防止される。FIG. 3 shows in detail the portion for reading the image of the original O by the fluorescent lamp 16. As shown in FIG. That is, 1. Manuscript O
Assuming that the document O is conveyed in the direction of the arrow shown in the figure, the document O is moved to the document reading position ji12 by the glass plate 14 and the document fixing plate 15.
It prevents it from floating up in the front.
しかして、蛍光灯１６から発した光は原稿読取位置１２
で基準色補正板１３または原稿０に照射され、その反射
光は反射ミラー３５によってレンズ２１に導かれ、うイ
ンセンサ２２へ結像する。本装置では、基準色補正板１
３の白レベル補正用データおよび原稿Ｏの画像を同じ読
取位置１２にて読取っている。なお、第５図では説明の
都合上、反射ミラーを１枚にして光路長を変えである。Therefore, the light emitted from the fluorescent lamp 16 is transmitted to the document reading position 12.
The reference color correction plate 13 or the original 0 is irradiated with the reflected light, and the reflected light is guided to the lens 21 by the reflection mirror 35 and is imaged on the dent sensor 22 . In this device, the reference color correction plate 1
The white level correction data No. 3 and the image of the original O are read at the same reading position 12. In FIG. 5, for convenience of explanation, only one reflecting mirror is used and the optical path length is changed.
第４図は上記のように構成された画像読取装置の制御回
路を示すものである。すなわち、４１は本装置全体の制
御を司るマイクロプロセッサ、４２はマイクロプロセッ
サ４１に対する割込みを制御する割込制御回路であり、
タイマ４３からの割込要求信号をマイクロプロセッサ４
１へ伝えている。４３は汎用タイマであり、上記割込要
求信号および原稿搬送時の基本タイミング信号を発生し
ている。４４はマイクロプロセッサ４１およびタイマ４
３などに基本クロックパルスを供給する水晶発振子（Ｏ
２０）、４５は本装置を動作させるための全ての制御用
プログラムおよびデータテーブルが格納されているＲＯ
Ｍ（リード・オンリ・メモリ）、４６はワーキング用の
ＲＡＭ （ランダム・アクセス・メモリ）、４７は前記
ラインセンサ２２の駆動回路であり、ラインセンサ２２
を駆動させるための基本クロックパルスを発生している
。４８はラインセンサ２２からの微弱な画像信 号を増
幅する増幅回路、４９はサンプルホールド回路であり、
マイクロプロセッサ４１からの切換信号Ｓ１により、上
記画像信号を８ドツト／層処理あるいは１６ドット／ｍ
ｍ処理に選択できる機能を備えている。５０はラインセ
ンサ２２からのシェーディングを含んだ上記画像信号を
補正するためのシェーディング補正回路、５１は入出力
ボートであり、前記操作パネル２３への表示データの出
力および操作ボタンなどの読取りを行なっている。５２
は前記原稿検知器２５〜２Ｂおよびサーミ支夕３６など
の各種検知器５３からのデータを読取る入力ボート、５
４は出力ボート、５５は前記保温用ヒータ１７、モータ
２９および蛍光灯］６の供給電源用インバータなどの出
力装置５６を動作させるための駆動回路、５７は外部装
置からのコマンドデータの受信や画像信号の送信などを
行なうインタフェイス回路であり、前記コネクタ３１と
接続されている。５８は原稿読取りにおけるレフトマー
ジンをカウントするためのレフトマージンカウント回路
である。FIG. 4 shows a control circuit of the image reading apparatus configured as described above. That is, 41 is a microprocessor that controls the entire device, 42 is an interrupt control circuit that controls interrupts to the microprocessor 41,
The interrupt request signal from the timer 43 is sent to the microprocessor 4.
I am telling 1. A general-purpose timer 43 generates the above-mentioned interrupt request signal and a basic timing signal during document conveyance. 44 is a microprocessor 41 and a timer 4
A crystal oscillator (O
20), 45 is an RO in which all control programs and data tables for operating this device are stored.
M (read only memory), 46 is a working RAM (random access memory), 47 is a drive circuit for the line sensor 22;
Generates basic clock pulses to drive the 48 is an amplifier circuit that amplifies the weak image signal from the line sensor 22, 49 is a sample hold circuit,
According to the switching signal S1 from the microprocessor 41, the above image signal is subjected to 8 dots/layer processing or 16 dots/m
Equipped with a function that can be selected for m processing. 50 is a shading correction circuit for correcting the image signal including shading from the line sensor 22, and 51 is an input/output board which outputs display data to the operation panel 23 and reads operation buttons. There is. 52
5 is an input port for reading data from various detectors 53 such as the document detectors 25 to 2B and the Sami support 36;
4 is an output boat; 55 is a drive circuit for operating the output device 56 such as the heat-retaining heater 17, the motor 29 and the fluorescent lamp] 6; and 57 is a drive circuit for receiving command data from external devices and images This is an interface circuit for transmitting signals, etc., and is connected to the connector 31. 58 is a left margin count circuit for counting the left margin during document reading.
第５図は第４図における入出力ボート５１、入力ボート
５２および出力ボート５４の部分の詳細図である。すな
わち、６１はパラレル入出力ボートであり、マイクロプ
ロセッサ４１からの送受制御信号Ｓ２が供給される。こ
の送受制御信号Ｓ２は各種検知器などとの信号の送受制
御を行なうための信号である。６２は原稿の濃度によっ
て読取レベルをダーク、ノーマル、ライトの３段階に選
択できる原稿濃度読取スイッチであり、前記操作パネル
２３に設けられている。６３は前記蛍光灯１６の管壁温
度を検出する前記サーミスタ３６を接続した温度検出回
路、６４は外部装置の電源が投入されているか否かを検
出する外部装置電源投入検出回路、６５はラインセンサ
２２からの画像信号の一部を取出して蛍光灯１６の光量
を検出する蛍光灯光量検出回路であり、この蛍光灯光量
検出回路６５は蛍光灯１６の光量が原稿読取可能な状態
にあることや、蛍光灯１６が断線している状態にあるこ
となどをマイクロプロセッサ４１に伝える。６６はジャ
ム検出回路であり、前記検知器２５〜２８からの各検知
信号により、原稿Ｏの先端あるいは後端を検知すること
により、原稿Ｏが４つの検知器２５〜２８を規定時間内
に通過し、原稿Ｏのジャムが発生しているか否かを監視
している。６７は本装置が原稿読取可能な状態にあると
き点灯するレディ状態表示器である。なお、原稿読取可
能な状態にあるとは、蛍光灯１６の管壁温度が規定値内
に達している、蛍光灯１６の光量が規定値内に達してい
る、蛍光灯１６が断線していない、搬送路６内に原稿Ｏ
がない、などの状態を全て満足しているときである。６
８は搬送路６内に原稿Ｏがジャムしているとき点灯する
ジャム状態表示器、６９は原稿読取濃度がダークレベル
にあるとき点灯するダーク表示器、７０は原稿読取濃度
がノーマルレベルにあるとき点灯するノーマル表示器、
７１は原稿読取濃度がライトレベルにあるとき点灯する
ライト表示器、７２は前記保温用ヒータ１７をオン、オ
フ制御するヒータ制御回路、７３は前記蛍光灯１６の供
給電源用インバータ（図示しない）をオン、オフ制御す
るインバータ制御回路である。なお、上記各表示器６７
〜７１は前記操作パネル２３に設けられている。FIG. 5 is a detailed diagram of the input/output boat 51, input boat 52, and output boat 54 portions in FIG. 4. That is, 61 is a parallel input/output port, to which a transmission/reception control signal S2 from the microprocessor 41 is supplied. This transmission/reception control signal S2 is a signal for controlling transmission/reception of signals with various detectors and the like. A document density reading switch 62 is provided on the operation panel 23 and can select the reading level from three levels, dark, normal, and light, depending on the density of the document. 63 is a temperature detection circuit connected to the thermistor 36 that detects the temperature of the tube wall of the fluorescent lamp 16; 64 is an external device power-on detection circuit that detects whether the external device is powered on; 65 is a line sensor The fluorescent lamp light amount detection circuit 65 extracts a part of the image signal from the fluorescent lamp 22 and detects the light amount of the fluorescent lamp 16. , informs the microprocessor 41 that the fluorescent lamp 16 is disconnected. Reference numeral 66 denotes a jam detection circuit, which detects the leading edge or the trailing edge of the document O based on the detection signals from the detectors 25 to 28, thereby allowing the document O to pass through the four detectors 25 to 28 within a specified time. Then, it is monitored whether or not the document O is jammed. Reference numeral 67 denotes a ready status indicator that lights up when the device is in a state where it can read a document. Note that the document is in a readable state when the tube wall temperature of the fluorescent lamp 16 has reached a specified value, the light amount of the fluorescent lamp 16 has reached a specified value, and the fluorescent lamp 16 is not disconnected. , there is a document O in the transport path 6.
This is when all the conditions such as "no" are satisfied. 6
8 is a jam status indicator that lights up when the original O is jammed in the conveyance path 6; 69 is a dark indicator that lights up when the original reading density is at a dark level; and 70 is a dark indicator that lights up when the original reading density is at a normal level. Normal indicator lights up,
71 is a light indicator that lights up when the original reading density is at the light level; 72 is a heater control circuit that controls on/off the heat-retaining heater 17; and 73 is an inverter (not shown) for supplying power to the fluorescent lamp 16. This is an inverter control circuit that performs on/off control. In addition, each of the above-mentioned indicators 67
71 are provided on the operation panel 23.
第６図は前記蛍光灯１６の管壁温度を制御する装置とそ
の制御部を示している。図中、１７は保温用ヒータ、３
６はサーミスタ、３７は保温用ヒータ１７およびサーミ
スタ３６と接続されている制御用コード、６１はマイク
ロプロセッサ４１との入出力処理を行なうパラレル入出
力ボート、６３は温度検出回路、７２はヒータ制御回路
、３８は制御用コードと温度検出回路６３およびヒータ
制御回路７２とを接続するためのコネクタである。FIG. 6 shows a device for controlling the tube wall temperature of the fluorescent lamp 16 and its control section. In the figure, 17 is a heater for keeping warm, 3
6 is a thermistor, 37 is a control cord connected to the heat-retaining heater 17 and thermistor 36, 61 is a parallel input/output board that performs input/output processing with the microprocessor 41, 63 is a temperature detection circuit, and 72 is a heater control circuit. , 38 are connectors for connecting the control cord to the temperature detection circuit 63 and the heater control circuit 72.
このような構成において管壁温度制御の一例を第７図を
参照しながら説明する。本装置の電源がオンされると、
マイクロプロセッサ４１の制御のもとにヒータ制御回路
７２が動作して保温用ヒータ１７がオン状態になり、サ
ーミスタ３６の検知温度ＴＫが上昇する。ここは第７図
の■の状態を示している。サーミスタ３６の検知温度Ｔ
Ｋは随時マイクロプロセッサ４１によって監視され、８
０Ｍ４５のデータテーブル上に蓄えられている管壁規定
温度Ｔと比較される。この比較の結果、検知温度ＴＫが
管壁規定温度Ｔよりも大きくなると保温用ヒータ１７を
オフに制御する。ここは第７図の■の状態を示している
。また、検知温度ＴＫが管壁規定温度Ｔよりも小さくな
ると保温用ヒータ１７をオンに制御する。ここは第７図
の■の状態を示している。すなわち、第７図に示すよう
に、温度検出回路６３とヒータ制御回路７２とマイクロ
プロセッサ４１とにより、蛍光灯１６の管壁温度を規定
値Ｔ付近に保つように保温用ヒータ１７をオン、オフ制
御するものである。An example of tube wall temperature control in such a configuration will be described with reference to FIG. 7. When the device is powered on,
The heater control circuit 72 operates under the control of the microprocessor 41 to turn on the heat-retaining heater 17, and the temperature TK detected by the thermistor 36 rises. This shows the state indicated by ■ in FIG. Detection temperature T of thermistor 36
K is monitored by the microprocessor 41 from time to time, and
It is compared with the tube wall specified temperature T stored on the data table of 0M45. As a result of this comparison, if the detected temperature TK becomes larger than the specified tube wall temperature T, the heat-retaining heater 17 is controlled to be turned off. This shows the state indicated by ■ in FIG. Moreover, when the detected temperature TK becomes smaller than the specified tube wall temperature T, the heat-retaining heater 17 is controlled to be turned on. This shows the state indicated by ■ in FIG. That is, as shown in FIG. 7, the temperature detection circuit 63, heater control circuit 72, and microprocessor 41 turn on and off the heat-retaining heater 17 to keep the tube wall temperature of the fluorescent lamp 16 near the specified value T. It is something to control.
さらに、本装置では電源の容量を小さくするための工夫
として、ステッピングモータ２９の動作中は保温用ヒー
タ１７の制御を停止している。本装置の原稿読取速度は
Ａ４サイズで約３秒としているため、この間保湿用ヒー
タ１７の制御を停止しても蛍光灯１６の光量は変化しな
いからである。Furthermore, in this device, as a measure to reduce the capacity of the power supply, control of the heat-retaining heater 17 is stopped while the stepping motor 29 is operating. This is because the document reading speed of this apparatus is approximately 3 seconds for an A4 size document, so even if the control of the moisturizing heater 17 is stopped during this time, the amount of light from the fluorescent lamp 16 will not change.
第８図は前記温度検出回路６３を詳細に示すものである
。図中、８１はサーミスタ３６の電流制限用可変抵抗、
８２は電流制限用抵抗、８３は信号電圧安定用コンデン
サ、８４はサーミスタ３６の出力信号の利得を上げるた
めの増幅器、８５はＡ／Ｄ変換器である。このような構
成において動作を説明すると、サーミスタ３６は蛍光灯
１６の管壁に設置されており、管壁温度を検出している
。FIG. 8 shows the temperature detection circuit 63 in detail. In the figure, 81 is a variable resistance for current limiting of the thermistor 36;
82 is a current limiting resistor, 83 is a signal voltage stabilizing capacitor, 84 is an amplifier for increasing the gain of the output signal of the thermistor 36, and 85 is an A/D converter. To explain the operation in such a configuration, the thermistor 36 is installed on the tube wall of the fluorescent lamp 16, and detects the tube wall temperature.
サーミスタ３６の検出電流は抵抗８１．８２によって電
圧に変換されてコンデンサ８３で安定化され、増幅器８
４の非反転入力端子（＋）に入力される。増幅器８４は
上記入力される電圧の利得を上げており、Ａ／Ｄ変換器
８５へ入力することによってアナログ信号をデジタル信
号に変換し、パラレル入出カポ−トロ１へ伝送している
。以上によって、マイクロプロセッサ４１はパラレル入
出カポ−トロ１からの上記Ａ／Ｄ変換データにより管壁
温度を検出している。The detection current of the thermistor 36 is converted into a voltage by resistors 81 and 82, stabilized by a capacitor 83, and then sent to an amplifier 8.
It is input to the non-inverting input terminal (+) of No. 4. The amplifier 84 increases the gain of the input voltage, converts the analog signal into a digital signal by inputting it to the A/D converter 85, and transmits it to the parallel input/output capotro 1. As described above, the microprocessor 41 detects the tube wall temperature based on the A/D conversion data from the parallel input/output capotrometer 1.
第９図は第４図における増幅回路４８およびサンプルホ
ールド回路４９を詳細に示すものである。FIG. 9 shows the amplifier circuit 48 and sample hold circuit 49 in FIG. 4 in detail.
すなわち、Ｏ８はラインセンサ２２からの画像信号、Ｄ
Ｏ８はうインセンサ２２からの画像補償信号であり、こ
れら各信号Ｏ３，ＤＯ８はラインセンサ２２に入力され
ているリセットパルスＲ８と同期している。上記各信号
ｏｓ、ｏｏｓは、それぞれトランジスタ９１．９２で増
幅されてそれらのエミッタに出力される。抵抗Ｒ１０お
よびＲ１１はトランジスタ９１．９２のベース電流制限
用抵抗である。上記トランジスタ９１．９２の各エミッ
タは、それぞれ抵抗Ｒ１２お、よびＲ１４を介して直流
電圧＋１２Ｖにプルアップされており、また各コレクタ
はそれぞれ抵抗Ｒ１３およびＲ１５を介して接地されて
いる。コンデンサＣ１０およびＣ１１は直流分を除く有
極性コンデンサ、抵抗Ｒ１６およびＲ１７は差動増幅器
９３の入力電流制限用抵抗である。上記差動増幅器９３
は、上記トランジスタ９１．９２の各エミッタ出力信号
が入力されることにより、オフセットバイアスおよびリ
セットノイズを除去している。ＳＰはサンプルパルスで
、上記リセットパルスＲ５の１つおきのタイミングで出
力されている。このサンプルパルスＳＰはインバータ回
路９４で反転された後２つの４人力ナンド回路９５の各
入力端にそれぞれ入力されている。上記ナンド回路９５
の各出力はパルストランス９６の１次コイルの一端に接
続され、このパルストランス９６の１次コイルの他端は
コンデンサＣ１２を介して接地されている。That is, O8 is the image signal from the line sensor 22, and D
O8 is an image compensation signal from the creep sensor 22, and each of these signals O3 and DO8 is synchronized with the reset pulse R8 input to the line sensor 22. The signals os and oos are amplified by transistors 91 and 92, respectively, and output to their emitters. Resistors R10 and R11 are base current limiting resistors of transistors 91 and 92. The emitters of the transistors 91 and 92 are pulled up to a DC voltage of +12V via resistors R12 and R14, respectively, and the collectors thereof are grounded via resistors R13 and R15, respectively. Capacitors C10 and C11 are polar capacitors excluding DC components, and resistors R16 and R17 are input current limiting resistors of differential amplifier 93. The differential amplifier 93
The offset bias and reset noise are removed by inputting the emitter output signals of the transistors 91 and 92. SP is a sample pulse, which is output at every other timing of the reset pulse R5. This sample pulse SP is inverted by an inverter circuit 94 and then input to each input terminal of two four-man NAND circuits 95. The above NAND circuit 95
Each output is connected to one end of a primary coil of a pulse transformer 96, and the other end of the primary coil of this pulse transformer 96 is grounded via a capacitor C12.
上記パルストランス９６の２次コイルの一端は、抵抗Ｒ
１８とコンデンサＣ１３とを並列に介して４つのダイオ
ードで組合わせたブリッジ回路９７の端子９７ａに接続
されている。また、パルストランス９６の２次コイルの
他端は、上記ブリッジ回路９７の端子９７ｂに直接接続
されている。One end of the secondary coil of the pulse transformer 96 has a resistor R
18 and a capacitor C13 in parallel to a terminal 97a of a bridge circuit 97 made up of four diodes. Further, the other end of the secondary coil of the pulse transformer 96 is directly connected to the terminal 97b of the bridge circuit 97.
一方、前記差動増幅器９３の出力は、有極性コンデンサ
Ｃ１４を介してト・ランジスタ９８のベースに接続され
るとともに抵抗Ｒ２３に接続されている。抵抗Ｒ１９は
上記トランジスタ９Ｂの動作用抵抗である。上記トラン
ジスタ９８のコレクタは直流電圧＋１２Ｖにプルアップ
されており、またエミッタはブリッジ回路９７の端子９
７ｃに直接接続されるとともに、抵抗Ｒ２０を介して直
流電圧−１２Ｖにプルダウンされている。上記ブリッジ
回路９７の端子９７ｄはコンデンサＣ１４に接続され、
このコンデンサＣ１４で充放電されている。上記コンデ
ンサＣ１４の充電電圧はユニジャクジョントランジスタ
９９のゲートを制御している。上記ユニジャクジョント
ランジスタ９９のドレインはトランジスタ１００のベー
スに接続されている。抵抗Ｒ２１はトランジスタ１００
のベース・エミッタ間抵抗であり、直流電圧＋１２Ｖに
プルアップされている。上記ユニジャクジョントランジ
スタ９９のソースは、トランジスタ１００のコレクタに
接続されるとともに抵抗Ｒ２２を介して直流電圧−１２
Ｖにプルダウンされている。On the other hand, the output of the differential amplifier 93 is connected to the base of a transistor 98 via a polar capacitor C14, and also to a resistor R23. A resistor R19 is an operating resistor for the transistor 9B. The collector of the transistor 98 is pulled up to a DC voltage of +12V, and the emitter is connected to the terminal 9 of the bridge circuit 97.
7c, and is pulled down to a DC voltage of -12V via a resistor R20. The terminal 97d of the bridge circuit 97 is connected to the capacitor C14,
This capacitor C14 is charged and discharged. The charging voltage of the capacitor C14 controls the gate of the unijuction transistor 99. The drain of the unijuction transistor 99 is connected to the base of the transistor 100. Resistor R21 is transistor 100
It is a base-emitter resistance of , and is pulled up to a DC voltage of +12V. The source of the unijuction transistor 99 is connected to the collector of the transistor 100 and connected to a DC voltage of -12 through a resistor R22.
It is pulled down to V.
上記トランジスタ１００のコレクタは、抵抗Ｒ２４を介
してアナログスイッチ（電界効果トランジスタ）１０１
のドレインに接続されている。上記アナログスイッチ１
０１は、ゲートにハイレベルの電圧が印加されるとドレ
イン・ソース間が低抵抗となり、オン状態になる。ロウ
レベルの電圧が印加されると逆に高抵抗となり、オフ状
態となる。The collector of the transistor 100 is connected to an analog switch (field effect transistor) 101 via a resistor R24.
connected to the drain of Analog switch 1 above
In case of 01, when a high level voltage is applied to the gate, the resistance between the drain and the source becomes low and the transistor turns on. Conversely, when a low-level voltage is applied, the resistance becomes high and the transistor turns off.
切換信号Ｓ１は、画像信号を８ドツト／埴処理と１６ド
ツト／履処理とに選択するための信号であり、アナログ
スイッチ１０１のゲートに印加されている。抵抗Ｒ２３
およびＲ２４は加算回路を構成しており、この加算回路
によって前記差動増幅器９３の出力信号とアナログスイ
ッチ１０１のソースからの出力信号とを加算し、その加
算信号Ｓ３をオペアンプ１０２の反転入力端子（−）に
入力している。上記オペアンプ１０２の反転入力端子と
出力端子との間に抵抗Ｒ２５とコンデンサＣ１５とが並
列に接続され、負帰還回路を構成している。上記オペア
ンプ１０２の出力は、抵抗Ｒ２６を介してアナログスイ
ッチ（たとえばモトローラ製４０５３）１０３（Ｄ入力
端子ｘｏ、ｙｏ。The switching signal S1 is a signal for selecting the image signal between 8 dots/carriage processing and 16 dots/carriage processing, and is applied to the gate of the analog switch 101. Resistor R23
and R24 constitute an adder circuit, which adds the output signal of the differential amplifier 93 and the output signal from the source of the analog switch 101, and sends the added signal S3 to the inverting input terminal of the operational amplifier 102 ( -) is entered. A resistor R25 and a capacitor C15 are connected in parallel between the inverting input terminal and the output terminal of the operational amplifier 102, forming a negative feedback circuit. The output of the operational amplifier 102 is connected to an analog switch (for example, Motorola 4053) 103 (D input terminals xo, yo) via a resistor R26.
ＺＯにそれぞれ接続されている。Ｓ４はクラムパルスで
あり、上記アナログスイッチ１０３のイネーブル端子Ｅ
ＮＢに入力されている。上記アナログスイッチ１０３は
、イネーブル端子ＥＮＢにハイレベルの電圧が印加され
ると、入力端子ＸＯと出力端子Ｘ、入力端子Ｙ○と出力
端子Ｙ、入力端子Ｚｏと出力端子Ｚとの各間でそれぞれ
低抵抗となり、オン状態となる。ロウレベルの電圧が印
加されると逆に高抵抗となり、オフ状態となる。上記ア
ナログスイッチ１０３の各出力端子ｘ、ｙ。Each is connected to ZO. S4 is a crumb pulse, which is connected to the enable terminal E of the analog switch 103.
It is input to NB. When a high-level voltage is applied to the enable terminal ENB, the analog switch 103 switches between the input terminal XO and the output terminal X, the input terminal Y○ and the output terminal Y, and the input terminal Zo and the output terminal Z. It becomes low resistance and turns on. Conversely, when a low-level voltage is applied, the resistance becomes high and the transistor turns off. Each output terminal x, y of the analog switch 103.
Ｚは共通に接続されており、この共通接続点はＪＥＴ入
カ入代オペアンプ１０４転入力端子に接続されていると
ともに、コンデンサＣ１７を介して接地されている。上
記オペアンプ１０３の反転入力端子と出力端子との間に
コンデンサＣ１６が接続され、負帰還回路を構成してい
る。上記オペアンプ１０３の非反転入力端子は接地され
ている。Z are commonly connected, and this common connection point is connected to the input terminal of the JET input operational amplifier 104, and is also grounded via the capacitor C17. A capacitor C16 is connected between the inverting input terminal and the output terminal of the operational amplifier 103, forming a negative feedback circuit. The non-inverting input terminal of the operational amplifier 103 is grounded.
そして、上記オペアンプ１０３の出力は電流制限用抵抗
Ｒ２７を通り、さらに抵抗Ｒ２８を通ることにより電流
−電圧変換され、オペアンプ１０２の非反転入力端子に
正帰還している。＄５はオペアンプ１０２から出力され
る画像信号である。The output of the operational amplifier 103 passes through a current-limiting resistor R27 and then through a resistor R28 for current-to-voltage conversion, and is positively fed back to the non-inverting input terminal of the operational amplifier 102. $5 is an image signal output from the operational amplifier 102.
以下、画像信号を８ドツト／順処理と１６ドツト／咽処
理とに選択できる機能をもったサンプルホールド回路４
９の動作について第１０図に示すタイミングチャートを
参照して説明する。第１０図において、Ｒ８はラインセ
ンサ２２に入力されているリセットパルス、Ｏ８はライ
ンセンサ２２からの画像信号であり、リセットパルスＲ
３と同期がとれており、リセットパルスＲ８の１パルス
ごとに画像信号Ｏ８の画素信号が出力されている。Below, the sample hold circuit 4 has a function that allows the image signal to be selected between 8 dots/order processing and 16 dots/order processing.
9 will be explained with reference to the timing chart shown in FIG. In FIG. 10, R8 is the reset pulse input to the line sensor 22, O8 is the image signal from the line sensor 22, and the reset pulse R
3, and a pixel signal of the image signal O8 is output for each pulse of the reset pulse R8.
サンプルパルスＳＰはリセットパルスＲ８と同期がとれ
ているが、リセットパルスＲ８の１つおきのタイミング
で出力されている。いま、切換信号Ｓ１をロウレベルに
すると、このときアナログスイッチ１０１はオフ状態と
なり、信号Ｓ３は差動増幅器９３の出力信号のみとなる
。画像信号Ｏ８は差動増幅器９３でリセットノイズ分が
除去され、オペアンプ１０２で増幅される。オペアンプ
１０２からの出力される画像信号Ｓ５はリセットパルス
Ｒ８に同期して出力される。本実施例でのラインセンサ
２２は、Ａ４サイズの原稿を１６ドツト／Ｍの解像度で
読取れるものを使用しているので、上記画像信号Ｓ５は
Ａ４サイズの原稿で１６ドツト／履の解像度の画像情報
を出力することになる。The sample pulse SP is synchronized with the reset pulse R8, but is output at every other timing of the reset pulse R8. Now, when the switching signal S1 is set to a low level, the analog switch 101 is turned off, and the signal S3 becomes only the output signal of the differential amplifier 93. The image signal O8 has reset noise removed by the differential amplifier 93, and is amplified by the operational amplifier 102. The image signal S5 output from the operational amplifier 102 is output in synchronization with the reset pulse R8. The line sensor 22 in this embodiment is one that can read an A4 size original at a resolution of 16 dots/M, so the image signal S5 is an image of an A4 size original at a resolution of 16 dots/M. It will output information.
このように、切換信号Ｓ１をロウレベルにすることによ
り、画像信号を１６ドツト／＃の解像度で処理すること
になる。In this way, by setting the switching signal S1 to a low level, the image signal is processed at a resolution of 16 dots/#.
次に、画像信号を８ドツト／＃の解像度で処理する場合
には、切換信号Ｓ１をハイレベルにする。Next, when processing the image signal at a resolution of 8 dots/#, the switching signal S1 is set to a high level.
このときアナログスイッチ１０１はオン状態となり、信
号Ｓ３は差動増幅器９３の出力信号とアナログスイッチ
１０１のソースからの出力信号との加算信号となる。第
１０図において、ＳＨは１ライン出力時間のタイミング
をとるタイミングパルスで、ラインセンサ２２に入力さ
れている。上記タイミングパルスＳＨが入力されると、
画像信号Ｏ８には３６８４画素分の画素信号が出力され
る。At this time, the analog switch 101 is turned on, and the signal S3 becomes a sum signal of the output signal of the differential amplifier 93 and the output signal from the source of the analog switch 101. In FIG. 10, SH is a timing pulse for timing one line output time, and is input to the line sensor 22. When the above timing pulse SH is input,
Pixel signals for 3684 pixels are output as the image signal O8.
第１０図のＳｌ、Ｓ２．８３ 、・・・、Ｓヨ６４Ｂは
ダミー分を除いた画素信号に相当する。たとえば第９図
で画像信号Ｏ８に画素信号Ｓ１が出力されると、差動増
幅器９３でリセットノイズ分が除去され、トランジスタ
９８で電圧変換されてブリッジ回路９７の端子９７Ｃに
伝送される。このとき、サンプルパルスＳＰの立上がり
から立下がりにかけてパルストランス９６が動作し、ブ
リッジ回路９７の端子９７ｄの電位が端子９７Ｃの電位
と同等になるように、ブリッジ回路９７とパルストラン
ス９６と抵抗Ｒ１８、コンデンサＣ１３で構成される回
路内を充放電電流が流れるようになり、結果的にコンデ
ンサＣ１４には端子９７ｃのレベルと同位の電圧が蓄積
され、ここでサンプルホールドを行なう。コンデンサＣ
１４の充電電圧はトランジスタ９９，１００によって電
圧変換される。In FIG. 10, SI, S2.83, . For example, when the pixel signal S1 is outputted as the image signal O8 in FIG. At this time, the pulse transformer 96 operates from the rise to the fall of the sample pulse SP, and the bridge circuit 97, pulse transformer 96, resistor R18, A charging/discharging current begins to flow in the circuit constituted by the capacitor C13, and as a result, a voltage equal to the level of the terminal 97c is accumulated in the capacitor C14, and sample and hold is performed here. Capacitor C
The charging voltage of 14 is converted into voltage by transistors 99 and 100.
そして、次のリセットパルスＲ８に同期して画像信号Ｏ
８に画素信号Ｓ２が出力されると、差動増幅器９３でリ
セットノイズ分が除去される。このとき、サンプルパル
スＳＰは入力されないので、前記充放電電流の動作は行
われず、したがって差動増幅器９３の出力信号は抵抗Ｒ
２３へと出力される。これにより、抵抗Ｒ２３と抵抗Ｒ
２４とによる加算回路によって信号Ｓ３には画素信号１
とＳ２の加算された画素信号が出力される。この画像信
号はオペアンプ１０２で増幅され、その出力である画像
信号Ｓ５は画素信号Ｓ１と８２の加算された画素信号と
なる。同様にして、画素信号Ｓ３と８４との加算画素信
号、画素信号Ｓｓ Ｓｓとの加算画素信号と出力され、
画素信号３３６４７とＳ３６４８との加算画素信号が出
力されるまで繰返す。以上により、画素信号はリセット
パルスＲ８の１つおきのタイミングで出力されるので、
画像信号Ｓ５はＡ４サイズの原稿で８ドツト／１ｍの解
像度の画像情報に変換し出力されるものである。Then, in synchronization with the next reset pulse R8, the image signal O
When the pixel signal S2 is output to the pixel signal S2, the differential amplifier 93 removes the reset noise. At this time, since the sample pulse SP is not input, the operation of the charging/discharging current is not performed, and therefore the output signal of the differential amplifier 93 is
23. As a result, the resistor R23 and the resistor R
24, the pixel signal 1 is added to the signal S3.
A pixel signal obtained by adding S2 and S2 is output. This image signal is amplified by the operational amplifier 102, and the output image signal S5 becomes a pixel signal obtained by adding the pixel signals S1 and 82. Similarly, a sum pixel signal of pixel signals S3 and 84 and a sum pixel signal of pixel signals Ss and Ss are output,
This process is repeated until the summed pixel signal of pixel signal 33647 and S3648 is output. As a result of the above, the pixel signal is output at every other reset pulse R8, so
The image signal S5 is an A4 size document converted into image information with a resolution of 8 dots/1 m and output.
第１１図は第４図におけるシェーディング補正回路５０
を詳細に示すものである。なお、ここでは画像信号を８
ドット／ｍｍの解像度で処理する場合の回路例を示す。FIG. 11 shows the shading correction circuit 50 in FIG.
It shows in detail. Note that here the image signal is 8
An example of a circuit for processing at a resolution of dots/mm is shown.
すなわち、１１１はＲＡＭ１１２のアドレスカウンタで
あり、３つの４ビツトバイナリカウンタ１１１Ａ、１１
１Ｂ、１１１Ｃによって構成されている。Ｓ６は上記ア
ドレスカウンタ１１１の基本クロックパルスであり、ア
ドレスカウンタ１１１のタイミングはこの基本クロック
パルスＳ６に同期している。１１２はスタティックＲＡ
Ｍ （たとえば株式会社東芝製ＴＭＭ ２０１６Ｐ−２
）であり、画像信号をシェーディング補正するための白
レベル補正用データを格納するためのものである。１１
３は４ビツト２進全加算器であり、２個使用することに
より８ビツトの２進全加算器を構成している。１１４は
スリースティト出力を持つデータセレクタ・マルチプレ
クサであり、２個使用することにより８ビツトのデータ
ラインをドライブしている。Ｓ７はＲＡＭライト信号で
あり、データセレクタ・マルチプレクサ１１４のアウト
プットコントロール端子ＯＣおよびＲＡＭ１１２のライ
トイネーブル端子ＷＥに入力されている。Ｓ８はセレク
ト信号であり、デ−タセレクタ・マルチプレクサ１１４
のセレクト端子Ｓに入力されている。上記データセレク
タ・マルチプレクサ１１４は、セレクト信号Ｓ８がハイ
レベルのとき出力端子Ｙ （ＩＹ、２Ｙ、３Ｙ。That is, 111 is an address counter of the RAM 112, and three 4-bit binary counters 111A, 11
1B and 111C. S6 is a basic clock pulse of the address counter 111, and the timing of the address counter 111 is synchronized with this basic clock pulse S6. 112 is static RA
M (for example, Toshiba Corporation TMM 2016P-2
) and is used to store white level correction data for shading correction of image signals. 11
3 is a 4-bit binary full adder, and by using two of them, an 8-bit binary full adder is constructed. Reference numeral 114 is a data selector multiplexer having a three-state output, and two of them are used to drive an 8-bit data line. S7 is a RAM write signal, which is input to the output control terminal OC of the data selector/multiplexer 114 and the write enable terminal WE of the RAM 112. S8 is a select signal, and the data selector multiplexer 114
is input to the select terminal S of. The data selector/multiplexer 114 outputs output terminals Y (IY, 2Y, 3Y) when the select signal S8 is at high level.
４Ｙ）に入力端子Ｂ （１８，２Ｂ、３８．４Ｂ）の状
態が出力可能となり、セレクト信号Ｓ８がロウレベルの
とき出力端子Ｙ （１Ｙ、２Ｙ、３Ｙ。The state of input terminal B (18, 2B, 38.4B) can be output to output terminal Y (1Y, 2Y, 3Y) when the select signal S8 is low level.
４Ｙ）に入力端子Ａ （ＩＡ、２Ａ、３Ａ、４Ａ）の状
態が出力可能となる。１１５はＤタイプフリップフロラ
フ回路であり、ＲＡ Ｍイネーブル信号Ｓ９のトリガ信
号により８つのデータをラッチできるようになっている
。上記ＲＡＭイネーブル信号Ｓ９はＲＡＭ１１２のアウ
トプットイネーブル端子ＯＥにも入力されている。The status of input terminal A (IA, 2A, 3A, 4A) can be output to 4Y). Reference numeral 115 denotes a D-type flip-flop circuit, which can latch eight pieces of data in response to a trigger signal of the RAM enable signal S9. The RAM enable signal S9 is also input to the output enable terminal OE of the RAM 112.
１１６は高速８ビツトＤ／Ａ変換器（たとえば株式会社
東芝製ＴＤ６２９０１ Ｐ）であり、デジタル入力信号
をアナログの直流電流に変換するものである。このＤ／
Ａ変換器１１６の出力端子１０ＵＴは、抵抗Ｒ２９を介
して４チヤンネルデマルチプレクサ（たとえばモトロー
ラ製４０５２）１１７および差動増幅器１１８の非反転
入力端子に接続されている。抵抗Ｒ３０，Ｒ３１，Ｒ３
２の直列回路はＤ／Ａ変換器１１６の出力電流を電圧に
変換する回路である。上記抵抗Ｒ，３０，Ｒ３１、Ｒ３
２で分圧された電圧は、それぞれデマルチプレクサ１１
７の入力端子ＸＯ，Ｘｉ、Ｘ２゜×３に入力されている
。上記デマルチプレクサ１１７のセレクト入力端子Ａ、
Ｂには原稿濃度切換信号８１０，３１１が入力されてお
り、セレクト入力端子Ａ、Ｂにハイレベル、ロウレベル
の信号を組合わせて入力することにより、出力端子Ｘは
入力端子ＸＯ，Ｘ１．Ｘ２．Ｘ３のうちの１つとオン状
態になる。上記デマルチプレクサ１１７の出力端子Ｘは
差動増幅器１１９の非反転入力端子に接続されている。Reference numeral 116 is a high-speed 8-bit D/A converter (for example, TD62901P manufactured by Toshiba Corporation), which converts a digital input signal into an analog DC current. This D/
The output terminal 10UT of the A converter 116 is connected to a four-channel demultiplexer (for example, Motorola 4052) 117 and a non-inverting input terminal of a differential amplifier 118 via a resistor R29. Resistance R30, R31, R3
The series circuit No. 2 is a circuit that converts the output current of the D/A converter 116 into a voltage. The above resistances R, 30, R31, R3
The voltages divided by 2 are each sent to a demultiplexer 11.
7 input terminals XO, Xi, X2°×3. Select input terminal A of the demultiplexer 117,
Original density switching signals 810, 311 are input to select input terminals A and B, and by inputting a combination of high level and low level signals to select input terminals A and B, output terminal X is input to input terminals XO, X1 . X2. It turns on with one of X3. The output terminal X of the demultiplexer 117 is connected to the non-inverting input terminal of the differential amplifier 119.
上記差動増幅器１１８，１１９の各反転入力端子および
差動増幅器１２０の非反転入力端子は共通に接続されて
おり、この共通接続点には画像信号Ｓ５が入力されてい
る。上記差動増幅器１１８の出力は、前記２進全加算器
１１３の桁上げ入力端子ＣＯに入力されている。上記差
動増幅器１１９の出力にはシェーディング補正処理を終
えた画像信号が出力される。この画像信号は次段でＡ／
Ｄ変換処理を施して外部装置へ出力される。上記差動増
幅器１２０の反転入力端子には可変抵抗Ｒ３３によって
直流電圧＋５Ｖの分圧電圧が入力される。上記差動増幅
器１２０の出力は前記パラレル入出カポ−トロ１（第５
図参照）に接続されている。The inverting input terminals of the differential amplifiers 118 and 119 and the non-inverting input terminal of the differential amplifier 120 are commonly connected, and the image signal S5 is input to this common connection point. The output of the differential amplifier 118 is input to the carry input terminal CO of the binary full adder 113. The differential amplifier 119 outputs an image signal that has undergone shading correction processing. This image signal is sent to A/
The data is subjected to D conversion processing and output to an external device. A divided voltage of DC voltage +5V is input to the inverting input terminal of the differential amplifier 120 through a variable resistor R33. The output of the differential amplifier 120 is the parallel input/output capotro 1 (fifth
(see figure).
次に、このような構成において、シェーディング補正を
行なうための白レベル補正用データがＲＡＭ１１２に蓄
積されていく過程を第１２図および第１３図に示すタイ
ミングチャートを参照して説明する。第１２図および第
１３図において、ＳＨは１ライン出力時間のタイミング
パルスであり、ラインセンザ２２に入力されている。第
１２図に示すように、タイミングパルスＳＨの入力時に
セレクト信＠Ｓ８がハイレベルであったとする。セレク
ト信号＄８がハイレベルになると、データセレクタ・マ
ルチプレクサ１１４のセレクト端子Ｓがハイレベルとな
り、出力端子Ｙ （１Ｙ、２Ｙ。Next, in such a configuration, a process in which white level correction data for performing shading correction is accumulated in the RAM 112 will be described with reference to timing charts shown in FIGS. 12 and 13. In FIGS. 12 and 13, SH is a timing pulse for one line output time, which is input to the line sensor 22. In FIG. As shown in FIG. 12, it is assumed that the select signal @S8 is at a high level when the timing pulse SH is input. When the select signal $8 becomes high level, the select terminal S of the data selector/multiplexer 114 becomes high level, and the output terminal Y (1Y, 2Y.
３Ｙ、４Ｙ卓には入力端子Ｂ （１Ｂ、２Ｂ、３Ｂ。3Y and 4Y consoles have input terminal B (1B, 2B, 3B.
４Ｂ）の状態を出力可能となる。入力端子Ｂ（１Ｂ、２
８．３Ｂ、４８）は全て接地されているので、出力端子
Ｙ （１Ｙ、２Ｙ、３Ｙ、４Ｙ）のデータは全てロウレ
ベルである。ＲＡ Ｍライト信号Ｓ７がロウレベルにな
ると、入力端子Ｂ（１Ｂ。4B) can be output. Input terminal B (1B, 2
8.3B, 48) are all grounded, so the data at the output terminals Y (1Y, 2Y, 3Y, 4Y) are all at low level. When the RAM write signal S7 becomes low level, input terminal B (1B).
２Ｂ、３Ｂ、４Ｂ）の状態は出力端子Ｙ（１Ｙ。2B, 3B, 4B) state is output terminal Y (1Y.
２Ｙ、３Ｙ、４Ｙ）に出力される。このとき、ＲＡＭ１
１２のライトイネーブル端子ＷＥもロウレベルとなり、
ＲＡＭイネーブル信号Ｓ９はハイレベルとなっているの
で、出力端子Ｙ（１Ｙ、２Ｙ。2Y, 3Y, 4Y). At this time, RAM1
12 write enable terminal WE also becomes low level,
Since the RAM enable signal S9 is at high level, the output terminals Y (1Y, 2Y.
３Ｙ、４Ｙ）のデータはＲＡＭ１１２内に蓄積される。3Y, 4Y) data is stored in the RAM 112.
基本クロックパルスＳ６のタイミングによりＲＡＭ１１
２のアドレスは「＋１ｊづつカウントされていくので、
次のタイミングパルスＳＨがくるまでに前記の過程を繰
返してＲＡＭ１１２のデータをクリアする。第１３図に
示すように、次のタイミングパルスＳＨの入力時にセレ
クト信号Ｓ８がロウレベルとなる。RAM11 according to the timing of basic clock pulse S6.
Address 2 will be counted in increments of +1j, so
The data in the RAM 112 is cleared by repeating the above process until the next timing pulse SH arrives. As shown in FIG. 13, the select signal S8 becomes low level when the next timing pulse SH is input.
′セレクト信号＄８がロウレベルとなると、データセレ
クタ・マルチプレクサ１１４のセレクト端子Ｓがロウレ
ベルとなり、出力端子Ｙ（ＩＹ、２Ｙ、３Ｙ、４Ｙ）に
は入力端子Ａ （１Ａ、２Ａ。'When the select signal $8 becomes low level, the select terminal S of the data selector/multiplexer 114 becomes low level, and the output terminals Y (IY, 2Y, 3Y, 4Y) are connected to the input terminals A (1A, 2A).
３Ａ、４Ａ）の状態を出力可能となる。したがって、入
力端子Ａ （１Ａ、２Ａ、３Ａ、４Ａ）には２進全加算
器１１３の出力信号が入力される。ＲＡＭライト信号Ｓ
７がハイレベルのとき、ＲＡＭ１１２のライトイネーブ
ル端子ＷＥはハイレベルとなり、このときＲＡＭイネー
ブル信号Ｓ９はロウレベルとなるので、ＲＡＭ１１２は
リード状態となり、設定されたアドレスのデータが出力
される。この出力されたデータは、ＲＡＭイネーブル信
号Ｓ９のトリが信号によりフリップフロップ回路１１５
にラッチされる。フリップフロップ回路１１５のラッチ
内容は、２進全加算器１１３の入力端子Ａ （Ａ１．Ａ
２．Ａ３．Ａ４）に帰還されるとともにＤ／Ａ変換器１
１６に入力され、デジタル入力信号に見合った値の出力
電流が出力端子ｌ０ＵＴから出力される。Ｄ／Ａ変換器
１１６の出力電流は抵抗Ｒ３０，Ｒ３１，Ｒ３２で電圧
に変換され、入力される画像信号Ｓ５（基準色補正板１
３の読取信号）と差動増幅器１１８によって比較される
。この比較の結果、差動増幅器１１８の出力がハイレベ
ルになると２進全加算器１１３に桁上げされ、差動増幅
器１１８の出力がロウレベルになると２進全加算器１１
３には桁上げされない。２進全加算器１１３では、フリ
ップフロップ回路１１５の出力信号に差動増幅器１１８
の桁上げ分を考慮して演算を行ない、その演算結果を出
力する。ＲＡＭライト信号Ｓ７がハイレベルからロウレ
ベルになると、データセレクタ・マルチプレクサ１１４
の入力端子Ａ （１Ａ、２Ａ、３Ａ。3A, 4A) can be output. Therefore, the output signal of the binary full adder 113 is input to the input terminals A (1A, 2A, 3A, 4A). RAM write signal S
7 is at a high level, the write enable terminal WE of the RAM 112 is at a high level, and at this time, the RAM enable signal S9 is at a low level, so the RAM 112 enters a read state and data at the set address is output. This output data is transferred to the flip-flop circuit 115 by the RAM enable signal S9.
latched to. The latched contents of the flip-flop circuit 115 are stored at the input terminal A (A1.A) of the binary full adder 113.
2. A3. A4) and the D/A converter 1
16, and an output current having a value commensurate with the digital input signal is output from the output terminal l0UT. The output current of the D/A converter 116 is converted into voltage by resistors R30, R31, and R32, and the input image signal S5 (reference color correction plate 1
3 read signal) by a differential amplifier 118. As a result of this comparison, when the output of the differential amplifier 118 becomes high level, it is carried to the binary full adder 113, and when the output of the differential amplifier 118 becomes low level, it is carried to the binary full adder 113.
It is not carried up to 3. In the binary full adder 113, the output signal of the flip-flop circuit 115 is connected to a differential amplifier 118.
The calculation is performed taking into account the carry amount, and the calculation result is output. When the RAM write signal S7 changes from high level to low level, the data selector/multiplexer 114
Input terminal A (1A, 2A, 3A.
４Ａ）の値が出力端子Ｙ Ｍ Ｙ、２Ｙ、３Ｙ、４Ｙ）
に出力可能となる。このとき、ＲＡＭ１１２のライトイ
ネーブル端子ＷＥもロウレベルとなっているので、出力
端子Ｙ （１Ｙ、２Ｙ、３Ｙ、４Ｙ）のデータはＲＡＭ
１１２内に書込まれる。基本クロックパルスＳ６のタイ
ミングによりＲＡＭ１１２のアドレスは「＋１」づつカ
ウントされていくので、次のタイミングパルスＳＨがく
るまでにＲＡＭ１１２内のデータはシェーディング補正
用データ値に書換えられる。4A) is the output terminal Y M Y, 2Y, 3Y, 4Y)
It becomes possible to output to. At this time, the write enable terminal WE of the RAM 112 is also at a low level, so the data on the output terminals Y (1Y, 2Y, 3Y, 4Y) is stored in the RAM.
112. Since the address of the RAM 112 is counted by "+1" by the timing of the basic clock pulse S6, the data in the RAM 112 is rewritten to the shading correction data value by the time the next timing pulse SH arrives.
このようにして、タイミングパルスＳＨがくるたびにＲ
ＡＭ１１２のデータを読出し、基準色補正板１３による
シェーディング補正用データ値と演算を行ない、その演
算結果を再びＲＡＭＩ １２に書込むという過程を繰返
すことにより、ＲＡＭ１１２のデータは最終的には蛍光
灯１６の分光特性およびラインセンサ２２の感光部のば
らつきなどを考慮したシェーディング補正用データ値が
書込まれる。ＲＡＭＩ １２でのシェーディング補正用
データ値の書換えは、原稿０が原稿検知器２７を通過し
てから開始され、原稿読取位置１２に到達するまでに終
了するような回路構成になっている。そして、原稿Ｏが
搬送されるたびごとにＲＡＭ１１２内のシェーディング
補正用データ値が書換えられる。In this way, each time the timing pulse SH comes, R
By repeating the process of reading out the data in the AM 112, performing calculations on the shading correction data value by the reference color correction plate 13, and writing the calculation results back into the RAMI 12, the data in the RAM 112 is finally stored in the fluorescent lamp 16. A shading correction data value is written in consideration of the spectral characteristics of the line sensor 22 and variations in the photosensitive portion of the line sensor 22. The circuit configuration is such that rewriting of the shading correction data value in the RAMI 12 starts after the document 0 passes the document detector 27 and ends before the document 0 reaches the document reading position 12. The shading correction data values in the RAM 112 are rewritten each time the original O is transported.
次に、原稿０の画像を読み始めた状態から説明する。セ
レクト信号Ｓ８がロウレベルになると、データセレクタ
・マルチプレクサ１１４のセレクト端子Ｓはロウレベル
となり、出力端子Ｙ（１Ｙ。Next, a description will be given of the state in which reading the image of document 0 is started. When the select signal S8 becomes low level, the select terminal S of the data selector/multiplexer 114 becomes low level, and the output terminal Y (1Y.
２Ｙ、３Ｙ、４Ｙ）に入力端子Ａ （ＩＡ、２Ａ。2Y, 3Y, 4Y) to input terminal A (IA, 2A.
３Ａ、４Ａ）の状態を出力可能となる。ＲＡＭライト信
号Ｓ７がハイレベル°になると、ＲＡＭ１１２のライト
イネーブル端子ＷＥはハイレベルとなり、このときＲＡ
Ｍイネーブル信号Ｓ９はロウレベルになるので、ＲＡＭ
１１２はリード状態となり、設定されたアドレスのシェ
ーディング補正用データが出力される。この出力された
データは、ＲＡＭイネーブル信号Ｓ９のトリが信号によ
りフリップフロップ回路１１５にラッチされる。フリッ
プフロップ回路１１５のラッチ内容は、２進全加算器１
１３の入力端子Ａ （Ａ１．Ａ２．Ａ３゜Ａ４）に帰還
されるとともにＤ／Ａ変換器１１６に入力される。Ｄ／
Ａ変換器１１６の出力電流は抵抗Ｒ３０，Ｒ３１，Ｒ３
２で電圧に変換され、デマルチプレクサ１１７および差
動増幅器１１８の非反転入力端子に入力される。画像信
号Ｓ５は差動増幅器１１８の反転入力端子に入力される
が、このとき反転入力端子の電位の方が非反転入力端子
の電位よりも高いので、差動増幅器１１８の出力はロウ
レベルとなり、２進全加算器１１３への桁上げは生じな
い。デマルチプレクサ１１７は、原稿濃度切換信号８１
０，８１１により出力端子×が入力端子ＸＯ，Ｘｉ、Ｘ
２．Ｘ３のいずれかとオン状態になる。デマルチプレク
サ１１７の出力信号は差動増幅器１１９の非反転入力端
子に入力されて、反転入力端子に入力される画像信号Ｓ
５（原稿Ｏの読取信号）と比較され、その結果、差動増
幅器１１９の出力には原稿読取り画像信号にシェーディ
ング補正を施した画像信号が現われる。3A, 4A) can be output. When the RAM write signal S7 becomes a high level, the write enable terminal WE of the RAM 112 becomes a high level, and at this time the RA
Since the M enable signal S9 becomes low level, the RAM
112 enters a read state, and the shading correction data of the set address is output. This output data is latched by the flip-flop circuit 115 in response to the RAM enable signal S9. The latched contents of the flip-flop circuit 115 are the binary full adder 1
The signal is fed back to input terminals A (A1.A2.A3°A4) of No. 13 and input to the D/A converter 116. D/
The output current of the A converter 116 is controlled by resistors R30, R31, and R3.
2 is converted into a voltage and input to the non-inverting input terminals of the demultiplexer 117 and the differential amplifier 118. The image signal S5 is input to the inverting input terminal of the differential amplifier 118, but at this time, since the potential of the inverting input terminal is higher than the potential of the non-inverting input terminal, the output of the differential amplifier 118 becomes low level, and the 2 A carry to the base full adder 113 does not occur. The demultiplexer 117 receives the original density switching signal 81
0,811, output terminal × becomes input terminal XO, Xi, X
2. It turns on with one of X3. The output signal of the demultiplexer 117 is input to the non-inverting input terminal of the differential amplifier 119, and the image signal S input to the inverting input terminal
5 (read signal of original O), and as a result, an image signal obtained by applying shading correction to the original read image signal appears at the output of differential amplifier 119.
第１４図は前記シェーディング補正回路５０による画像
信号の補正方法を示す。図中の波形はラインセンサ２２
からの画像信号を前記増幅回路４８で増幅した後の信号
を示している。この信号は１ライン出力時間のタイミン
グパルスＳＨの１周期分の波形である。１２１は原稿を
読取った画像信号の波形、１２２はその画像信号を補正
するためのシェーディング波形を示す。上記画像信号の
波形がシェーディング波形よりも大きいところではハイ
レベルの出力が得られ、また上記画像信号の波形がシェ
ーディング波形よりも小さいところではロウレベルの出
力が得られる。前述した画像信号の補正方法を用いるこ
とにより、積分回路で演算を行なわせたものと同様の効
果が得られる。FIG. 14 shows a method of correcting an image signal by the shading correction circuit 50. The waveform in the figure is the line sensor 22
The image signal obtained by amplifying the image signal from the amplifier circuit 48 is shown. This signal has a waveform corresponding to one period of the timing pulse SH for one line output time. Reference numeral 121 indicates a waveform of an image signal obtained by reading a document, and reference numeral 122 indicates a shading waveform for correcting the image signal. A high level output is obtained where the image signal waveform is larger than the shading waveform, and a low level output is obtained where the image signal waveform is smaller than the shading waveform. By using the image signal correction method described above, an effect similar to that obtained by performing calculations using an integrating circuit can be obtained.
次に、原稿の濃淡に対する読取濃度切換え方法 ゛につ
いて説明する。第１１図において、原稿濃度切換信号Ｓ
Ｉ０，８１１はマイクロプロセッサ４１から出力される
。デマルチプレクサ１１７の動作は、セレクト入力端子
Ａ、Ｂが共にロウレベルのとき出力端子×は入力端子Ｘ
Ｏとオン状態となり、セレクト入力端子Ａがハイレベル
で８がロウレベルのとき出力端子Ｘは入力端子×１とオ
ン状態となり、セレクト入力端子Ａがロウレベルで巳が
ハイレベルのとき出力端子Ｘは入力端子×２とオン状態
となり、セレクト入力端子Ａ、Ｂが共にハイレベルのと
き出力端子Ｘは入力端子×３とオン状態となる。濃度の
薄い原稿を読取るには原稿濃度読取スイッチ６２をライ
ト状態にセットする。Next, a method of switching the reading density according to the density of the original will be explained. In FIG. 11, the original density switching signal S
I0,811 is output from the microprocessor 41. The operation of the demultiplexer 117 is such that when both select input terminals A and B are at low level, the output terminal
When select input terminal A is high level and 8 is low level, output terminal When the select input terminals A and B are both at high level, the output terminal X is turned on with the input terminal x3. To read a low density original, set the original density reading switch 62 to the light state.
すると、デマルチプレクサ１１７のセレクト入力端子Ａ
、Ｂの選択により出力端子Ｘは入力端子×２の値を出力
する。これにより、差動増幅器１１９の基準入力は低く
おさえられるので、第１４図のシェーディング波形１２
２のレベルが低くなり、差動増幅器１１９の出力は大と
なる。また、濃度の濃い原稿を読取るには原稿濃度読取
スイッチ６２をダーク状態にセットする。すると、デマ
ルチプレクサ１１７のセレクト入力端子Ａ、Ｂの選択に
より出力端子Ｘは入力端子ＸＯの値を出力する。Then, the select input terminal A of the demultiplexer 117
, B, the output terminal X outputs the value of the input terminal x2. As a result, the reference input of the differential amplifier 119 is kept low, so the shading waveform 12 in FIG.
2 becomes low, and the output of the differential amplifier 119 becomes large. Further, in order to read a document with a high density, the document density reading switch 62 is set to the dark state. Then, by selecting the select input terminals A and B of the demultiplexer 117, the output terminal X outputs the value of the input terminal XO.
これにより、差動増幅器１１９の基準入力は高くなるの
で、第１４図のシェープインク波形１２２のレベルが高
くなり、差動増幅器１１９の出力は小となる。さらに、
基準濃度の原稿を読取るには原稿濃度読取スイッチ６２
をノーマル状態にセットする。すると、デマルチプレク
サ１１７のセレクト入力端子Ａ、Ｂの選択により出力端
子Ｘは入力端子×１の値を出力する。これに、より、差
動増幅器１１９の基準入力は上記ライト状態とダーク状
態との間の値となるので、差動増幅器１１９の出力は上
記ライト状態とダーク状態との間のレベルとなる。As a result, the reference input of the differential amplifier 119 becomes high, so the level of the shape ink waveform 122 in FIG. 14 becomes high, and the output of the differential amplifier 119 becomes low. moreover,
To read a document with a standard density, press the document density reading switch 62.
Set to normal state. Then, by selecting the select input terminals A and B of the demultiplexer 117, the output terminal X outputs the value of the input terminal x1. As a result, the reference input of the differential amplifier 119 has a value between the light state and the dark state, so the output of the differential amplifier 119 has a level between the light state and the dark state.
次に、第１１図における差動増幅器１２０の機能につい
て説明する。可変抵抗Ｒ３３によって差動増幅器１２０
の基準電圧レベルを所定値に設定することにより、画像
信号Ｓ５が差動増幅器１２０の非反転入力端子に入力さ
れているので、差動増幅器１２０の出力信号をマイクロ
プロセッサ４１に入力することにより、蛍光灯１６のオ
ン、オフ状態や光量の状態を検出することができる。す
なわち、この回路で前記蛍光灯光量検出回路６５を構成
している。Next, the function of the differential amplifier 120 in FIG. 11 will be explained. Differential amplifier 120 by variable resistor R33
Since the image signal S5 is input to the non-inverting input terminal of the differential amplifier 120 by setting the reference voltage level of the differential amplifier 120 to a predetermined value, by inputting the output signal of the differential amplifier 120 to the microprocessor 41, It is possible to detect the on/off state of the fluorescent lamp 16 and the state of the amount of light. That is, this circuit constitutes the fluorescent lamp light amount detection circuit 65.
第１５図は第４図におけるレフトマージンカウント回路
５８を詳細に示すものである。すなわち、１３１はレフ
トマージンカウント値の初期設定値をセットするための
ディップスイッチ、１３２はデータラインを直流電圧＋
５Ｖにプルアップするためのブロック抵抗素子である。FIG. 15 shows the left margin count circuit 58 in FIG. 4 in detail. That is, 131 is a DIP switch for setting the initial setting value of the left margin count value, and 132 is a DIP switch for setting the data line to DC voltage +
This is a block resistance element for pulling up to 5V.
上記ディップスイッチ１３１の値は、４ビツト２進カウ
ンタ１３３．１３４の各データ入力端子Ａ、Ｂ、Ｃ，Ｄ
に入力されている。上記カウンタ１３３のキャリアウド
端子ＣＯはカウンタ１３４のイネーブル端子ＥＴに接続
されており、カウンタ１３３からカウンタ１３４への桁
上げを行なっている。上記カウンタ１３３，１３４の各
ロード端子りにはタイミングパルスＳＨが入力される。The value of the dip switch 131 is determined by each data input terminal A, B, C, D of the 4-bit binary counter 133.134.
has been entered. The carry terminal CO of the counter 133 is connected to the enable terminal ET of the counter 134, and carries up from the counter 133 to the counter 134. A timing pulse SH is input to each load terminal of the counters 133 and 134.
上記カウンタ１３４の出力端子ＱＤは、カウンタ１３３
．１３４の各イネーブル端子ＥＰに接続されるとともに
、インバータ回路１３５を介してＤタイプフリップフロ
ラフ回路１３６のクロック端子ＣＫに接続されている。The output terminal QD of the counter 134 is connected to the counter 133.
．． 134, and is also connected to a clock terminal CK of a D-type flip-flop circuit 136 via an inverter circuit 135.
上記カウンタ１３３，１３４は、そのクロック端子ＧＫ
にクロックパルスＣＰが入力されることにより動作する
。上記フリップフロップ回路１３６のデータ入力端子り
は直流電圧＋５Ｖにプルアップされている。上記フリッ
プフロップ回路１３６の出力端子Ｑは、Ｄタイプフリッ
プフロラフ回路１３７のデータ入力端子りに接続されて
いる。上記フリップフロップ回路１３６の出力端子Ｑか
らは水平同期信号Ｈ８Ｃが出力される。上記フ１尤ツブ
フロップ回路１３７は、そのクロック端子ＣＫにクロッ
クパルスＣＰが入力されることにより動作する。上記フ
リップフロップ回路１３７の出力端子Ｑは、フリップフ
ロップ回路１３６のクリア端子ＣＬＲに接続されるとと
もに、４ビット２進カウンタ１３８，１３９．．１４０
の各ロード端子りに接続されている。上記カウンタ１３
８のデータ入力端子Ａ、Ｂ、Ｃ，Ｄはそれぞれ接地され
ている。上記カウンタ１３９のデータ入力端子Ａ、Ｂは
直流電圧＋５ｖにプルアップされ、データ入力端子Ｃ，
Ｄは接地されている。上記カウンタ１４０のデータ入力
端子Ａ、Ｄは直流電圧＋５Ｖにプルアップされ、データ
入力端子Ｂ、Ｃは接地されている。上記カウンタ１３８
，１３９゜１４０は、キャリアウド端子ＣＯをイネーブ
ル端子ＥＴに接続することにより桁上げを行なっている
。上記カウンタ１３８．１３９，１４０は、そのクロッ
ク端子ＧＫにクロックパルスＣＰが入力されることによ
り動作する。上記カウンタ１４０のキャリアウド端子Ｃ
Ｏは、インバータ回路１４１を介してカウンタ１３８．
１３９．１４０の各イネーブル端子ＥＰに接続されてい
る。上記カウンタ１３８の出力端子ＱＣからはストロー
ブパルスＳＴＢが出力される。このストローブパルスＳ
ＴＢが出力されている期間中、画像信号は有効データと
なる。The counters 133 and 134 have their clock terminals GK
It operates by inputting a clock pulse CP to the CP. The data input terminal of the flip-flop circuit 136 is pulled up to a DC voltage of +5V. The output terminal Q of the flip-flop circuit 136 is connected to the data input terminal of a D-type flip-flop circuit 137. A horizontal synchronizing signal H8C is output from the output terminal Q of the flip-flop circuit 136. The flip-flop circuit 137 operates by inputting a clock pulse CP to its clock terminal CK. The output terminal Q of the flip-flop circuit 137 is connected to the clear terminal CLR of the flip-flop circuit 136, and is connected to the 4-bit binary counters 138, 139 . ．． 140
are connected to each load terminal. Above counter 13
8 data input terminals A, B, C, and D are each grounded. The data input terminals A and B of the counter 139 are pulled up to a DC voltage of +5V, and the data input terminals C and B are pulled up to a DC voltage of +5V.
D is grounded. Data input terminals A and D of the counter 140 are pulled up to a DC voltage of +5V, and data input terminals B and C are grounded. The above counter 138
, 139.degree. 140 perform carry by connecting the carrier terminal CO to the enable terminal ET. The counters 138, 139, 140 operate by inputting a clock pulse CP to their clock terminals GK. Carrier terminal C of the counter 140
O is connected to the counter 138 .
139 and 140 are connected to each enable terminal EP. A strobe pulse STB is output from the output terminal QC of the counter 138. This strobe pulse S
During the period when TB is output, the image signal becomes valid data.
次に、このような構成において、レフトマージンのカウ
ント動作を第１６図に示すタイミングチャートを参照し
て説明する。ラインセンサ２２からの１ライン出力画素
数は前述したように３６８４画素分となる。ラインセン
サ２２は、タイミングパルスＳＨのタイミングにより最
初に３２画素のダミー出力と画像信号出力の後に４画素
のダミー出力を行なうようになっている。本装置では画
像読取幅は２１９ｍとしているので、画素信号の有効分
は２１６バイト、すなわち３４５６画素となる。カウン
タ１３３．１３４により時間ｔ１をカウントし、画素デ
ータのうち３２画素のダミー分と無効データを切捨てて
レフトマージンの調整を行なっている。時間ｔ１をカウ
ント後に水平同期信号Ｈ８Ｃを出力している。カウンタ
１３８゜１３９．１４．０によりストローブパルスＳＴ
Ｂを出力し、画像読取幅２１’ｌＪｓを出力し終えると
カウンタ１３８．１３９．１４０はカウント動作を停止
するので、次のタイミングパルスＳＨがくるまでの時間
ｔ２の間、無効データと４画素のダミー分の切捨てを行
なっている。こうすることにより、画像読取幅以外から
読取った画素信号を外部装置へ送ることもなくなり、外
部装置においては有効画素データ分のみを新めて選別す
るような回路構成を持たせる必要はなくなる。Next, in such a configuration, the left margin counting operation will be explained with reference to the timing chart shown in FIG. 16. The number of pixels output per line from the line sensor 22 is 3684 pixels as described above. The line sensor 22 is configured to first output dummy outputs for 32 pixels and image signals, and then output dummy outputs for 4 pixels, depending on the timing of the timing pulse SH. In this device, the image reading width is 219 m, so the effective portion of the pixel signal is 216 bytes, or 3456 pixels. Counters 133 and 134 count time t1, and the left margin is adjusted by discarding 32 dummy pixels and invalid data from the pixel data. After counting time t1, horizontal synchronizing signal H8C is output. Strobe pulse ST by counter 138゜139.14.0
After outputting B and image reading width 21'lJs, the counters 138, 139, and 140 stop counting, so that invalid data and 4 pixels are output during time t2 until the next timing pulse SH arrives. The dummy portion is rounded down. By doing this, it is no longer necessary to send pixel signals read from areas other than the image reading width to an external device, and there is no need for the external device to have a circuit configuration that newly selects only valid pixel data.
第１７図および第１８図は本装置で使用しているコマン
ドおよびステータスの詳細を示している。FIGS. 17 and 18 show details of commands and statuses used in this device.
第１７図のＳＲ１，ＳＲ２，ＳＲ３は第１８図中のステ
ータス１、ステータス２、ステータス３に対応するステ
ータス要求コマンド、ＳＳＴは本装置に対して原稿の読
取開始を指示するコマンドである。第１８図において、
原稿読取濃度は原稿濃度読取スイッチ６２がどの状態で
あるかを示すステータス、原稿セットは原稿Ｏが原稿挿
入部２に挿′入されたことを検知したことを示すステー
タス、ウオームアツプ中は本装置が原稿Ｏを読取るのに
最良の状態に進行中であることを示すステータス、蛍光
灯切れは蛍光灯１６の光量が原稿Ｏを読取れる限界より
も下まわったことや蛍光灯１６が切れたことを示すステ
ータス、原稿ジャムは搬送路６内で原稿Ｏがジャムした
ことを示すステータス、８／１６変換は原稿読取解像度
を８ドツト／履で行なうか１６ドツト／履で行なうかを
示すステータスである。SR1, SR2, and SR3 in FIG. 17 are status request commands corresponding to status 1, status 2, and status 3 in FIG. 18, and SST is a command for instructing this apparatus to start reading a document. In Figure 18,
The document reading density is a status that indicates the state of the document density reading switch 62. The document setting status is a status that indicates that the document O has been inserted into the document insertion section 2. During warm-up, this device is in the best condition for reading the original O. Fluorescent lamp burnout indicates that the light intensity of the fluorescent lamp 16 has fallen below the limit for reading the original O, or that the fluorescent lamp 16 has run out. "Document jam" is a status indicating that the document O has jammed in the transport path 6. "8/16 conversion" is a status indicating whether the document reading resolution is 8 dots/feature or 16 dots/feature. .
第１９図および第２０図は本装置を動作させるための制
御用プログラムフローチャートを示しており、第２１図
を参照して説明する。なお、第２１図は搬送路６に対す
る各原稿検知器の位置およびそれら各位置間の原稿搬送
時間を示すもので、Ｐｌは原稿検知器２５の位置、Ｐ２
は原稿検知器２６の位置、Ｐ３は原稿検知器２７の位置
、Ｐ４は原稿検知器２８の位置をそれぞれ示している。FIGS. 19 and 20 show control program flowcharts for operating the present apparatus, which will be explained with reference to FIG. 21. 21 shows the position of each document detector with respect to the conveyance path 6 and the document conveyance time between these positions, Pl is the position of the document detector 25, P2
P3 indicates the position of the document detector 26, P3 indicates the position of the document detector 27, and P4 indicates the position of the document detector 28, respectively.
Ｔ１は位置Ｐ１からＰ２までに原稿０が到達するための
時間、Ｔ２は位置Ｐ２からアライニングローラ８の中心
位置までに到達す全ための時間、Ｔ３はアライニングロ
ーラ８の中心位置から位置Ｐ３までに到達するための時
間、Ｔ４は位置Ｐ３から原稿読取位置１２までに到達す
るための時間、Ｔ５は原稿読取位＠１２から位置Ｐ４ま
でに到達するための時間、Ｔ６は位置Ｐ４から排紙ロー
ラ１１の中心位置までに到達するための時間をそれぞれ
示している。T1 is the time it takes for document 0 to reach from position P1 to P2, T2 is the total time it takes for document 0 to reach from position P2 to the center position of aligning roller 8, and T3 is the time from the center position of aligning roller 8 to position P3. T4 is the time it takes to reach from position P3 to document reading position 12, T5 is the time it takes to reach position P4 from document reading position @12, T6 is the time it takes to eject the document from position P4. The time taken to reach the center position of the roller 11 is shown respectively.
まず、ＮＷＡオンから待機状態になるまでの動作につい
て説明する。いま、電源がオンされるとステップＡ１に
進む。ステップＡ１では、図示しない上部ユニット開閉
検知用スイッチの状態をチェックすることにより、上部
ユニットＡが開放状態にあるか否かを判断し、開放状態
にあれば上部ユニットオーブン状態とし、開放状態にな
ければステップＡ２に進む。ステップＡ２では、各原稿
検知器２５〜２８がオフ状態にあるか否かを判断し、１
つでもオン状態にあればジャムが生じているものとして
原稿ジャム状態とし、全てオフ状態にあればステップＡ
３に進む。ステップＡ３では、蛍光灯１６の保温用ヒー
タ１７をオンし、ステップＡ４に進む。ステップＡ４で
は、蛍光灯１６の予熱をオンし、ステップＡ５に進む。First, the operation from turning on the NWA to entering the standby state will be explained. Now, when the power is turned on, the process proceeds to step A1. In step A1, it is determined whether or not the upper unit A is in the open state by checking the state of the upper unit open/close detection switch (not shown). If the upper unit A is in the open state, the upper unit is set to the oven state; If so, proceed to step A2. In step A2, it is determined whether each document detector 25 to 28 is in an off state, and
If all of them are on, it is assumed that a jam has occurred and the document is in a jammed state. If all of them are off, step A
Proceed to step 3. In step A3, the heat-retaining heater 17 of the fluorescent lamp 16 is turned on, and the process proceeds to step A4. In step A4, preheating of the fluorescent lamp 16 is turned on, and the process proceeds to step A5.
ステップＡ５では、蛍光灯１６をオンし、ステップ八６
に進む。In step A5, the fluorescent lamp 16 is turned on, and in step 86
Proceed to.
ステップ八６では、ソフトタイマに時間ＴＸをセットし
てそのタイマをスタートさせ、ステップＡ７に進む。ス
テップＡ７では、蛍光灯１６が規定の光量に達したか否
かを判断し、達していなければステップ八８に進む。ス
テップ八８では、上記時間ＴＸを経過したか否かを判断
し、経過していなければ上記ステップＡ７に戻り、経過
していれば異常であると判断してサービスマンコール状
態とする。上記ステップＡ７において、規定の元旦に達
していればステップＡ９に進む。ステップＡ９では、蛍
光灯１６をオフし、待機状態とする。In step 86, time TX is set in the soft timer, the timer is started, and the process proceeds to step A7. In step A7, it is determined whether the fluorescent lamp 16 has reached a predetermined amount of light, and if it has not, the process proceeds to step 88. In step 88, it is determined whether or not the above-mentioned time TX has elapsed. If it has not elapsed, the process returns to step A7, and if it has elapsed, it is determined that there is an abnormality and a serviceman call state is established. In step A7, if the specified New Year's Day has been reached, the process proceeds to step A9. In step A9, the fluorescent lamp 16 is turned off and placed in a standby state.
次に、待機状態において原稿Ｏが挿入された場合の動作
について説明する。ステップＡ１０にて位置Ｐ１の原稿
検知器２５がオンされたか否かを判断し、オンされると
原稿Ｏが挿入されたものと判断してステップＡ１１に進
む。ステップＡｌｌでは、蛍光灯１６を、オンし、ステ
ップＡ１２に進む。ステップＡＩ２では、ステッピング
モータ２９を正転させることにより、給紙ローラ７を動
作させて挿入された原稿Ｏの搬送を開始し、ステップＡ
１３に進む。ステップＡ１３では、時間Ｔ１遅延させ、
ステップＡ１４に進む。ステップＡ１４では、位置Ｐ２
の原稿検知器２６がオンになったか否かを判断し、オン
しなければジャムが生じたものと判断して原稿ジャム状
態とし、オンすればステップＡ１５に進む。ステップＡ
１５では、時間Ｔ２Ｍ延させ、ステップＡ１６に進む。Next, the operation when the document O is inserted in the standby state will be described. In step A10, it is determined whether or not the document detector 25 at position P1 is turned on. If it is turned on, it is determined that the document O has been inserted, and the process proceeds to step A11. In step All, the fluorescent lamp 16 is turned on, and the process proceeds to step A12. In step AI2, by rotating the stepping motor 29 in the normal direction, the paper feed roller 7 is operated to start conveying the inserted document O, and in step A
Proceed to step 13. In step A13, the time is delayed by T1,
Proceed to step A14. In step A14, position P2
It is determined whether or not the original document detector 26 is turned on. If it is not turned on, it is determined that a jam has occurred and a document jam state is set. If it is turned on, the process proceeds to step A15. Step A
In step A15, the time T2M is extended and the process proceeds to step A16.
ステップＡ１６では、原稿セットステータスをセットす
るとともにステッピングモータ２９をオフし、ステップ
Ａ１７に進む。ステップＡ１７では、読取開始コマンド
を受信したか否かを判断し、受信するとステップＡ１８
に進む。ステップＡ１８では、ステッピングモータ２９
を逆転させることにより、アライニングロー５８、搬送
ローラ９および排紙ローラ１１を動作させて再び原稿０
の搬送を行ない、ステップＡ１９に進む。ステップＡ１
９では、時間Ｔ３遅延させ、ステップＡ２０に進む。ス
テップＡ２０では、位置Ｐ３の原稿検知器２７がオンし
たか否かを判断し、オンしなければジャムが生じたもの
と判断して原稿ジャム状態とし、オンすればステップＡ
２１に進む。ステップＡ２１では、時間Ｔ４遅延させ、
ステップＡ２２に進む。ステップＡ２２では、原Ｎｏの
読取りを開始し、ステップＡ２３に進む。ステップＡ２
３では、原稿検知器２７がオンしてから所定時間Ｔｏ
（最大長の原稿が原稿検知器２７を通過するのに必要な
時間）経過したか否かを判断し、経過していればジャム
が生じたものと判断して原稿ジャム状態とし、経過して
いなければステップＡ２４に進む。ステップＡ２４では
、位置Ｐ３の原稿検知器２７がオフしたか否かを判断し
、オフしていなければ上記ステップＡ２２に戻って読取
りを継続し、オフしていればステップＡ２５に進む。In step A16, the document setting status is set and the stepping motor 29 is turned off, and the process proceeds to step A17. In step A17, it is determined whether or not a reading start command has been received, and if it has been received, step A18
Proceed to. In step A18, the stepping motor 29
By reversing the direction, the aligning row 58, conveyance roller 9, and paper ejection roller 11 are operated, and the document 0 is moved again.
After that, the process proceeds to step A19. Step A1
In step 9, the process is delayed for a time T3 and the process proceeds to step A20. In step A20, it is determined whether or not the document detector 27 at position P3 is turned on. If it is not turned on, it is determined that a jam has occurred and the document is in a jammed state. If it is turned on, step A20 is performed.
Proceed to step 21. In step A21, delay time T4,
Proceed to step A22. In step A22, reading of the original number is started, and the process proceeds to step A23. Step A2
3, the predetermined time To after the document detector 27 is turned on.
It is determined whether the time required for the maximum length document to pass through the document detector 27 has elapsed, and if it has elapsed, it is determined that a jam has occurred and the document is in a jam state. If not, proceed to step A24. In step A24, it is determined whether or not the document detector 27 at position P3 is turned off. If it is not turned off, the process returns to step A22 to continue reading, and if it is turned off, the process proceeds to step A25.
ステップＡ２５では、時１ａＴ４遅延させ、ステップＡ
２６に進む。ステップＡ２６では、原稿Ｏの読取りを終
了するとともに蛍光灯１６をオフし、さらに原稿セット
ステ１タスを解除し、ステップＡ２７に進む。ステップ
Ａ２７では、時間Ｔ５１延させ、ステップＡ２８に進む
。ステップＡ２８では、位置Ｐ４の原稿検知器２８がオ
フしたか否かを判断し、オフしなければジャムが生じた
ものと判断して原稿ジャム状態とし、オフしていればス
テップＡ２９に進む。ステップＡ２９では、時間Ｔ６！
延させ、ステップＡ３０に進む。ステップＡ３０では、
ステッピングモータ２９をオフし、待機状態に戻る。In step A25, time 1aT4 is delayed, and step A
Proceed to step 26. In step A26, reading of the original O is finished, the fluorescent lamp 16 is turned off, and the original setting status is canceled, and the process proceeds to step A27. In step A27, time T51 is extended, and the process proceeds to step A28. In step A28, it is determined whether or not the document detector 28 at position P4 is turned off. If it is not turned off, it is determined that a jam has occurred and the document is jammed, and if it is turned off, the process advances to step A29. At step A29, time T6!
Then, proceed to step A30. In step A30,
Turn off the stepping motor 29 and return to the standby state.
なお、第２０図（ａ）（ｂ）（Ｃ）は前記上部ユニット
オーブソ状態、原稿ジャム状態、サービスマンコール状
態の処理を示すフローチャートである。Note that FIGS. 20(a), 20(b), and 20(C) are flowcharts showing processing in the upper unit obstructed state, original jammed state, and serviceman call state.
このように、ラインセンサからの画像信号の処理を、マ
イクロプロセッサの制御によって８ドット／ｍｍと１６
ドット／ｍｍの処理に切換選択することにより、原稿の
状況によって粗く読取ったり、細かく読取ったりするこ
とが容易に行なえ、きわめて便利なものとなる。In this way, the processing of image signals from the line sensor is controlled by a microprocessor at 8 dots/mm and 16 dots/mm.
By switching to dot/mm processing, it is possible to easily read coarsely or finely depending on the condition of the document, which is extremely convenient.
なお、切換選択する解像度は８ドツト／Ｍ、１６ドツト
／Ｓに限らず、他の解像度であってもよい。Note that the resolution to be switched is not limited to 8 dots/M or 16 dots/S, but may be any other resolution.
［発明の効果コ
以上詳述したように本発明によれば、読取る画像の状況
によって読取る解像度を切換選択することができる画像
読取装置を提供できる。[Effects of the Invention] As described in detail above, according to the present invention, it is possible to provide an image reading device that can switch and select the reading resolution depending on the situation of the image to be read.
図は本発明の一実施例を説明するためのもので、第１図
は画像読取装置の縦断側面図、第２図は第１図において
上部ユニットを開放して示す図、第３図は画像読取部分
を詳細に示す図、第４図は制 ・御回路の構成を示すブ
ロック図、第５図は第４図における入力、出力ポートの
部分を詳細に示すブロック図、第６図は蛍光灯の管Ｗ’
Ｓ度を制御する装置とその制御部を示す図、第７図は管
壁温度の制御例を説明するためのタイミングチャート、
第８図は温度検出回路の構成図、第９図は第４図におけ
る増幅回路およびサンプルホールド回路を詳細に示す構
成図、第１０図はサンプルホールド回路の動作を説明す
る゛ためのタイミングチャート、第１１図は第４図にお
けるシェーディング補正回路を詳細に示す構成図、第１
２図および第１３図はシェーディング補正回路の動作を
説明するためのタイミングチャート、第１４図はシェー
ディング補正回路による画像信号の補正方法を説明する
ための図、第１５図は第４図におけるレフトマージンカ
ウント回路を詳細に示す構成図、第１６図はレフトマー
ジンカウント回路の動作を説明するためのタイミングチ
ャート、第１７図および第１８図はコマンドおよびステ
ータスを詳細に示す図、第１９図および第２０図は全体
的な動作を説明するための制御用プログラムフローチャ
ート、第２１図は搬送路に対する各原稿検知器の位置お
よびそれらの各位置間の＠稿搬送時間を示す図である。
Ｏ・・・・・・原稿（被読取物）、２・・・・・・原稿
挿入部、３・・・・・・原稿排出部、６・・・・・・搬
送路、１６・・・・・・蛍光灯（光源）、 ２２・・・
・・・ラインセンサ（光電変換器）、４１・・・・・・
マイクロプロセッサ、４８・・・・・・増幅回路、４９
・・・・・・サンプルホールド回路。
出願人代理人 弁理士 鈴 江 武 彦−一一一一一一
」
一一一５１
第４図
第８図
第７図
４１１５図
（ａ）
第１９図
第１６図
（ｂ）
第１９図The drawings are for explaining one embodiment of the present invention, and FIG. 1 is a vertical side view of an image reading device, FIG. 2 is a view showing the upper unit in FIG. 1 opened, and FIG. 3 is an image Figure 4 is a block diagram showing the configuration of the control circuit. Figure 5 is a block diagram showing the input and output ports in Figure 4. Figure 6 is a fluorescent lamp. tube W'
FIG. 7 is a timing chart for explaining an example of controlling the tube wall temperature;
FIG. 8 is a configuration diagram of the temperature detection circuit, FIG. 9 is a configuration diagram showing details of the amplifier circuit and sample hold circuit in FIG. 4, and FIG. 10 is a timing chart for explaining the operation of the sample hold circuit. FIG. 11 is a detailed configuration diagram of the shading correction circuit in FIG.
Figures 2 and 13 are timing charts for explaining the operation of the shading correction circuit, Figure 14 is a diagram for explaining the method of correcting the image signal by the shading correction circuit, and Figure 15 is the left margin in Figure 4. FIG. 16 is a timing chart for explaining the operation of the left margin count circuit; FIGS. 17 and 18 are diagrams showing commands and status in detail; FIGS. 19 and 20 The figure is a control program flowchart for explaining the overall operation, and FIG. 21 is a diagram showing the positions of each document detector with respect to the conveyance path and the @document conveyance time between these positions. O... Original (object to be read), 2... Original insertion section, 3... Original discharge section, 6... Conveyance path, 16... ...Fluorescent lamp (light source), 22...
...Line sensor (photoelectric converter), 41...
Microprocessor, 48...Amplification circuit, 49
...Sample and hold circuit. Applicant's agent Patent attorney Takehiko Suzue - 11151 Figure 4 Figure 8 Figure 7 Figure 7 4115 (a) Figure 19 Figure 16 (b) Figure 19
Claims (2)
源の光照射による被読取物からの光を受光し光電変換す
る光電変換器と、この光電変換器から出力される画像信
号を処理する信号処理手段とを具備し、前記信号処理手
段は、前記画像信号を第１の解像度で処理する機能と、
この第１の解像度よりも高い第２の解像度で処理する機
能とを有し、これら第１、第２の解像度を切換選択する
ことを特徴とする画像読取装置。(1) A light source that irradiates light onto the image surface of the object to be read, a photoelectric converter that receives and photoelectrically converts light from the object that is irradiated by the light source, and an image signal output from the photoelectric converter. a signal processing means for processing the image signal, the signal processing means having a function of processing the image signal at a first resolution;
An image reading device characterized by having a function of processing at a second resolution higher than the first resolution, and switching and selecting between the first and second resolutions.
度は１６ドット／ｍｍである特許請求の範囲第１項記載
の画像読取装置。(2) The image reading device according to claim 1, wherein the first resolution is 8 dots/mm and the second resolution is 16 dots/mm.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60164910A JPS6225564A (en) | 1985-07-25 | 1985-07-25 | Picture reader |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60164910A JPS6225564A (en) | 1985-07-25 | 1985-07-25 | Picture reader |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6225564A true JPS6225564A (en) | 1987-02-03 |
Family
ID=15802180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60164910A Pending JPS6225564A (en) | 1985-07-25 | 1985-07-25 | Picture reader |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6225564A (en) |
-
1985
- 1985-07-25 JP JP60164910A patent/JPS6225564A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7782498B2 (en) | Image reading apparatus and method with reduced wake-up time after sleep mode | |
| US7843610B2 (en) | Document reading apparatus and an image formation apparatus | |
| CN101539751B (en) | Electric apparatus | |
| JP2740181B2 (en) | Copier | |
| EP1501278A2 (en) | Dust problem resolving image processing apparatus | |
| JP2740180B2 (en) | Copier | |
| JPH0795347A (en) | Automatic original carrier device and image forming device | |
| US20150281491A1 (en) | Image reading apparatus and non-transitory computer readable medium | |
| US5214520A (en) | Image data reading apparatus | |
| JP2006103284A (en) | Printing system | |
| JPS6225564A (en) | Picture reader | |
| JPS6223666A (en) | Picture reader | |
| JPS6225562A (en) | Pictture reader | |
| JPS6223668A (en) | Picture reader | |
| JPS6223673A (en) | Picture reader | |
| JPS6224770A (en) | Picture reader | |
| JPS6223672A (en) | Picture reader | |
| JPS6224769A (en) | Picture reader | |
| CN103997583A (en) | Image processing apparatus and image forming apparatus | |
| JPS6224768A (en) | Picture reader | |
| JPS6225573A (en) | Picture reader | |
| JPH0334774A (en) | Picture forming device | |
| JPS6223667A (en) | Picture reader | |
| JP4319881B2 (en) | Image reading device | |
| CN109691076B (en) | Edge sensing device and system |