JPS6224769A - Picture reader - Google Patents

Abstract

PURPOSE:To control the tube wall temperature of a discharge light by forming a thin film sheet resistance on the surface of the discharge light and flowing a current to the sheet resistor. CONSTITUTION:When power is applied, a heater control circuit 72 is operated under the control of a microprocessor, the sheet resistor 17 is in the on-state and a detection temperature TK of a thermister 36 rises. The detection temperature TK of the thermister 36 is supervised at any time by the microprocessor, compared with a tube wall specified temperature T stored in a data table of a ROM, and when the detection temperature TK is larger than the tube wall specified temperature T, the sheet resistor 17 is controlled to be in the off-state. When the detection temperature TK is smaller than the temperature T, the sheet resistor 17 is controlled to be in the on-state.

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、たとえば光源として蛍光灯を用い、原稿の画
像を光学的に読取る画像読取装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an image reading device that uses, for example, a fluorescent lamp as a light source and optically reads an image of a document.

［発明の技術的背景とその問題点］ 一般に、この種の画像読取装置においては、光源からの
光を原稿などの被読取物に照射し、その反射光をＣＯＤ
ラインセンサなとの光電変換器によって光電変換し、画
像信号として処理したのち出力されるようになっている
。[Technical background of the invention and its problems] Generally, in this type of image reading device, light from a light source is irradiated onto an object to be read, such as a document, and the reflected light is used as a COD.
The signal is photoelectrically converted by a photoelectric converter such as a line sensor, processed as an image signal, and then output.

ところで、このような画像読取装置においては、光源と
して蛍光灯などの１１電灯が用いられる場合が多い。と
ころが、特に蛍光灯は、それ自身の発熱により管壁温度
は上昇するが、環境温度が低い場合などには管壁温度の
立上がりが鈍くなる。そこで通常、蛍光灯の表面に保温
ヒータを密着させることにより、管壁温度の立上がりを
補助している。しかし、このような方法であると、蛍光
灯の周囲に保温ヒータの分だけ余分な空間を設ける必要
があるという問題があった。Incidentally, in such an image reading device, an electric light such as a fluorescent lamp is often used as a light source. However, especially in fluorescent lamps, the tube wall temperature rises due to its own heat generation, but when the environmental temperature is low, the tube wall temperature rises slowly. Therefore, a heat-retaining heater is usually placed in close contact with the surface of the fluorescent lamp to help raise the temperature of the tube wall. However, with this method, there is a problem in that it is necessary to provide an extra space around the fluorescent lamp for the insulating heater.

［発明の目的］ 本発明は上記事情に鑑みてなされたもので、その目的と
するところは、光源としての放電灯の周囲に余分な空間
を設けることなく、保温ヒータと同等の機能が得られる
画ｍ読取装置を提供することにある。[Object of the Invention] The present invention has been made in view of the above circumstances, and its purpose is to obtain the same function as a heat retention heater without providing extra space around the discharge lamp as a light source. An object of the present invention is to provide an image reading device.

［発明の概要］ 本発明は上記目的を達成するために、光源としての放電
灯の表面に薄膜状のシート抵抗を形成し、このシート抵
抗に電流を流すことにより、シート抵抗から発生するジ
ュール熱などによって上記放電灯の管壁温度を制御する
ように構成したものである。[Summary of the Invention] In order to achieve the above object, the present invention forms a thin sheet resistor on the surface of a discharge lamp as a light source, and by passing a current through the sheet resistor, the Joule heat generated from the sheet resistor is reduced. The tube wall temperature of the discharge lamp is controlled by the following methods.

［発明の実施例］ 以下、本発明の一実施例について図面を参照して説明す
る。[Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

第１図および第２図は本発明に係る画像読取装置を示す
ものである。すなわち、１は画像読取装置の筐体で、そ
の左側面（前面）下方部位には原稿挿入部２が、また上
面後方部位には原稿排出部３がそれぞれ形成されている
。上記原稿挿入部２には、手差しガイド４が着脱自在に
設けられていて、この手差しガイド４に沿って原稿○を
その画像面（表面）を上にした状態で挿入するようにな
っている。また、上記原稿排出部３には、所定の角度傾
斜した排紙トレイ５が着脱自在に設けられていて、この
排紙トレイ５に原稿排出部３から表裏反転されて排出さ
れる原稿Ｏが画像面を下にした状態で収納されるように
なっている。そして、上記原稿挿入部２と原稿排出部３
との間には、原稿挿入部２から挿入された原ｌＩＯを搬
送し、搬送終端部で表裏反転させて原稿排出部３へ導く
搬送路６が形成されている。この搬送路６は、挿入され
た原稿Ｏを左側基準へ寄せる機能を持った斜行構造およ
びワンウェイクラッチ構造を持たせた一対の給紙ローラ
７と、この給紙ローラ７で送られる原稿○の先端合せを
行なうために上側ローラをプラスチック製、下側ローラ
をゴム製とし、ワンウェイクラッチ構造を持たせた一対
のアライニングローラ８と、このアライニングローラ８
で送られる原Ｎｏを原稿排出部３まで導くワンウェイク
ラッチ構造を持たせた一対の搬送ローラ９と、この搬送
ローラ９で送られる原稿Ｏを案内する弧状の案内路１０
と、原稿排出部３に設けられ、上記案内路１０で案内さ
れてきた原稿Ｏを排紙トレイ５へ排出する一対の排紙ロ
ー５１１とによって構成されている。1 and 2 show an image reading device according to the present invention. That is, reference numeral 1 denotes a housing of the image reading device, and a document insertion section 2 is formed at the lower part of the left side (front surface) of the case 1, and a document ejection section 3 is formed at the rear part of the upper surface. A manual feed guide 4 is removably provided in the document insertion section 2, and the document ○ is inserted along the manual feed guide 4 with its image side (front side) facing upward. Further, the document discharge section 3 is removably provided with a paper discharge tray 5 inclined at a predetermined angle, and the document O to be discharged from the document discharge section 3 with its front and back reversed is placed on the paper discharge tray 5. It is designed to be stored face down. Then, the document insertion section 2 and the document ejection section 3 are provided.
A conveying path 6 is formed between the document inserting section 2 and the document inserting section 2 for conveying the original IIO inserted from the document inserting section 2, inverting the front and back sides at the end of the conveyance, and guiding it to the document discharging section 3. This conveyance path 6 includes a pair of paper feed rollers 7 that have a diagonal structure and a one-way clutch structure that have the function of moving the inserted document O toward the left side reference, and a pair of paper feed rollers 7 that have a one-way clutch structure that moves the inserted document O toward the left reference side. A pair of aligning rollers 8 with a one-way clutch structure in which the upper roller is made of plastic and the lower roller is made of rubber in order to align the ends, and this aligning roller 8
A pair of conveyance rollers 9 having a one-way clutch structure that guides the original No. sent by the conveyance rollers 9 to the document discharge section 3, and an arc-shaped guide path 10 that guides the document O conveyed by the conveyance rollers 9.
and a pair of paper discharge rows 511 that are provided in the document discharge section 3 and discharge the document O guided through the guide path 10 to the paper discharge tray 5.

上記搬送路６の中途部、すなわちアライニングローラ８
と搬送ローラ９との間には、原稿読取位置１２が設定さ
れていて、この原稿読取位置１２には基準色補正板１３
が設けられており、この基準色補正板１３上を原稿Ｏが
搬送されるようになっている。この基準色補正板１３は
、後述するラインセンサ２２からのシェーディングを含
んだ画像信号を補正するために、白レベル補正用データ
を読取るためのものである。上記基準色補正板１３上に
は、光透過性に優れた透光部材としてのがラス板１４が
密着されている。このガラス板１４は、基準色補正板１
３と原稿Ｏとによるこすれから生じる基準色補正板１３
の汚れなどを防止するためのものである。上記基準色補
正板１３の上方部位で原稿読取位置１２の直前には、搬
送される原稿Ｏを押し付ける原稿固定部材としての原稿
固定板１５が設けられていて、この原稿固定板１５　　
　　・とガラス板１４とで原稿Ｏを軽く押え付けること
により、原稿読取位＠１２前にて原稿Ｏの浮き上、りを
防止している。なお、上記原稿固定板１５は、材質が薄
くある程度弾力性に富むもので、たとえばポリエステル
フィルムなどが最適である。また、上記基準色補正板１
３の上方部位には、光源としての緑色発光の蛍光灯１６
が設けられている。この蛍光灯１６の表面には、第３図
および第６図に詳細を示すように、管壁温度を一定に保
つための保温ヒータとしてのシート抵抗１７が形成され
ているとともに、管壁温度を検知するための感湿抵抗素
子（以下サーミスタと称す）３６が取着されている。上
記シート抵抗１７は、たとえば蛍光灯１６の表面全域ま
たは一部にＡ℃、０ｒ−ＡＵなどの金属を真空蒸着する
ことにより薄膜状に形成されており、その形状は図示の
ようなりランク状がよいが、Ｓ字状などであってもよい
。なお、上記金属の他に誘電体物質を真空蒸着しても同
様な機能が得られる。しかして、上記シート抵抗１７に
電流を流すことにより、シート抵抗１７から発生するジ
ュール熱などを利用して蛍光灯１６の管壁温度を上げる
ようになっている。The middle part of the conveyance path 6, that is, the aligning roller 8
A document reading position 12 is set between the transport roller 9 and the document reading position 12, and a reference color correction plate 13 is provided at this document reading position 12.
is provided, and the original O is conveyed over this reference color correction plate 13. This reference color correction plate 13 is for reading white level correction data in order to correct an image signal including shading from a line sensor 22, which will be described later. On the reference color correction plate 13, a lath plate 14, which is a transparent member having excellent light transmittance, is closely attached. This glass plate 14 is the reference color correction plate 1
Reference color correction plate 13 caused by rubbing between 3 and original O
This is to prevent dirt etc. An original fixing plate 15 is provided above the reference color correction plate 13 and immediately before the original reading position 12, and serves as an original fixing member for pressing the conveyed original O.
By lightly pressing the original O with the glass plate 14 and the glass plate 14, the original O is prevented from floating up or falling in front of the original reading position @12. Note that the document fixing plate 15 is made of a thin material with a certain degree of elasticity, such as a polyester film, for example. In addition, the reference color correction plate 1
A fluorescent lamp 16 that emits green light is installed above 3 as a light source.
is provided. As shown in detail in FIGS. 3 and 6, a sheet resistor 17 is formed on the surface of the fluorescent lamp 16 as a heat-retaining heater to keep the tube wall temperature constant. A moisture-sensitive resistance element (hereinafter referred to as a thermistor) 36 for detection is attached. The sheet resistor 17 is formed into a thin film by vacuum-depositing a metal such as A° C. However, it may also be S-shaped. Note that the same function can be obtained by vacuum-depositing a dielectric material in addition to the above-mentioned metals. By passing a current through the sheet resistor 17, the temperature of the tube wall of the fluorescent lamp 16 is raised using Joule heat generated from the sheet resistor 17.

蛍光灯１６からの光は、基準色補正板１３上あるいはそ
の上を搬送される原稿Ｏ上に照射され、その反射光は反
射ミラー１８，１９．２０で反射されてレンズ２１を通
り、光電変換器としてのＣＯＤラインセンサ（たとえば
株式会社東芝製ＴＣＤ１０５）２２に結像され、このラ
インセンサ２２によって光信号を電気信号に変換するよ
うになっている。なお、上記反射ミラー１８．１９゜２
０はそれぞれ防食マットを敷いて震動対策が施されてい
る。また、上記蛍光灯１６およびラインセンサ２２は原
ｍｏの搬送方向と直角方向に配設されている。The light from the fluorescent lamp 16 is irradiated onto the reference color correction plate 13 or onto the document O being conveyed above it, and the reflected light is reflected by the reflection mirrors 18, 19, 20, passes through the lens 21, and undergoes photoelectric conversion. The image is formed on a COD line sensor (for example, TCD105 manufactured by Toshiba Corporation) 22 as a device, and the line sensor 22 converts the optical signal into an electrical signal. In addition, the above reflecting mirror 18.19°2
0 is equipped with anti-corrosion mats to prevent vibrations. Further, the fluorescent lamp 16 and the line sensor 22 are arranged in a direction perpendicular to the conveying direction of the original mo.

また、筐体１の前面には、各種操作ボタンおよび各種表
示器などを備えた操作パネル２３が設けられているとと
もに、筺体１内の上面近傍には、制御回路などが組込ま
れたプリント回路基板２４が配設されている。なお、２
５は原稿０が挿入されたことを検知する原稿検知器、２
６は搬送される原稿Ｏがアライニングローラ８へ到達し
たことを検知するアライニングローラ前原稿検知器、２
７はアライニングローラ８によって搬送される原稿Ｏを
検知し、基準色補正板１３の白レベル補正用データの読
取開始タイミングの信号を発生するための原稿読取位電
性原稿検知器、２８は原稿○の排出を検知する排紙ロー
ラ前原稿検知器であり、これらはいずれもフォトインタ
ラプタを用いている。また、２９は各駆動系に動力を供
給するためのステッピングモータで、ワンウェイクラッ
チの作用により正転時には前記給紙ローラ７が回転駆動
され、逆転時には前記アライニングロー５８、搬送ロー
ラ９および排紙ローラ１１が回転駆動されるようになっ
ている。また、３０はそれぞれの制御に使用される直流
電圧を発生する電源装置、３１は外部装置と接続するた
めのコネクタである。Further, an operation panel 23 equipped with various operation buttons and various indicators is provided on the front surface of the housing 1, and a printed circuit board in which a control circuit and the like are incorporated is provided near the top surface of the housing 1. 24 are arranged. In addition, 2
5 is a document detector that detects that document 0 has been inserted; 2;
Reference numeral 6 denotes a document detector in front of the aligning roller, which detects that the document O being conveyed has reached the aligning roller 8;
Reference numeral 7 denotes a document reading potential-based document detector for detecting the document O conveyed by the aligning roller 8 and generating a signal for the timing to start reading the white level correction data of the reference color correction plate 13; 28, a document; This is a document detector in front of the paper ejection roller that detects the ejection of ○, and both of these use a photo interrupter. Further, reference numeral 29 denotes a stepping motor for supplying power to each drive system, and by the action of a one-way clutch, the paper feed roller 7 is rotationally driven during forward rotation, and when the rotation is reverse rotation, the above-mentioned aligning row 58, conveyance roller 9, and paper ejecting motor are driven. The roller 11 is driven to rotate. Further, 30 is a power supply device that generates a DC voltage used for each control, and 31 is a connector for connecting to an external device.

ところで、筺体１は、第２図に示すように搬送路６を境
にして上部筐体１ａと下部筺体１ｂとに２分割されてい
て、両筺体１ａ、１ｂは前記排紙ローラ１１の一方のロ
ーラの軸３２を支点として枢支されており、上部筺体１
ａが第２図のよに上方に所定の角度開放できるようにな
っている。ここに、上部筺体１ａには排紙トレイ５、給
紙ローラ７の上側ローラ、アライニングロー５８の上側
ローラ、搬送ローラ９の上側ローラ、案内路１０の上側
案内板、原稿固定板１５、蛍光灯１６、反射ミラー１８
．１９．２０、レンズ２１、ラインセンサ２２、操作パ
ネル２３およびプリント回路基板２４などがそれぞれ設
けられて上部ユニット（第２ユニツト）Ａを構成し、下
部筺体１ｂには手差しガイド４、給紙ローラ７の下側ロ
ーラ、アライニングローラ８の下側ローラ、搬送ローラ
９の下側ローラ、案内路１０の下側案内板、排紙ローラ
１１、基準色補正板１３、ガラス板１４、原稿検知器２
５．２６．２７．２８、ステッピングモータ２９、電源
装置３０およびコネクタ３１などがそれぞれ設けられて
下部ユニット（第１ユニツト）Ｂを構成している。この
ような構造により、搬送路６でジャムした原稿０の処理
などが容易に行なえるようになっている。なお、上部ユ
ニットＡの開放時には、排紙トレイ５に収納それている
原稿０が落ちないように適当な開閉角度を持たせ、た構
造となっている。また、上部ユニットＡは、筺体１内に
設けられたバランサ（油圧機構およびばねなどからなる
）３３によって常時開く方向に付勢されていて、図示し
ない係止機構を解除することにより、バランサ３３の作
用で上部ユニットＡが自動的に所定の角度まで開放され
、その開放状態が保持されるようになっている。Incidentally, as shown in FIG. The upper housing 1 is pivoted around the roller shaft 32 as a fulcrum.
a can be opened upward at a predetermined angle as shown in FIG. Here, the upper housing 1a includes a paper discharge tray 5, an upper roller of the paper feed roller 7, an upper roller of the aligning row 58, an upper roller of the conveyance roller 9, an upper guide plate of the guide path 10, an original fixing plate 15, a fluorescent Light 16, reflective mirror 18
．． 19.20, a lens 21, a line sensor 22, an operation panel 23, a printed circuit board 24, etc. are respectively provided to constitute an upper unit (second unit) A, and a manual feed guide 4 and a paper feed roller 7 are provided in the lower housing 1b. Lower roller, lower roller of aligning roller 8, lower roller of transport roller 9, lower guide plate of guide path 10, paper ejection roller 11, reference color correction plate 13, glass plate 14, document detector 2
5, 26, 27, 28, a stepping motor 29, a power supply device 30, a connector 31, and the like are respectively provided to constitute a lower unit (first unit) B. With this structure, it is possible to easily process the document 0 that is jammed in the conveyance path 6. It should be noted that when the upper unit A is opened, an appropriate opening/closing angle is provided so that the document 0 stored in the paper ejection tray 5 does not fall. Further, the upper unit A is always biased in the opening direction by a balancer 33 (consisting of a hydraulic mechanism, a spring, etc.) provided in the housing 1, and the balancer 33 can be opened by releasing a locking mechanism (not shown). As a result, the upper unit A is automatically opened to a predetermined angle, and the opened state is maintained.

また、筐体１の右側面（後面）下方部位には、本Ｋｌを
手で下げて移動可能にした手下げ用の把手３４が取着さ
れている。すなわち、この把手３４は、手下げ時、上部
ユニットＡの開閉用支点く軸３２）の負担軽減のため、
開閉用支点の設けである側の側面に設けられている。Further, a handle 34 for lowering the book Kl by hand is attached to the lower part of the right side (rear surface) of the housing 1. In other words, this handle 34 is used to reduce the burden on the opening/closing fulcrum shaft 32) of the upper unit A when it is lowered.
It is provided on the side surface where the opening/closing fulcrum is provided.

第３図は前記蛍光灯１６により原！ｉｏの画像を読取る
ための部分を詳細に示している。すなわち、原稿Ｏが図
示矢印の方向へ搬送されるものとすると、原稿Ｏはガラ
ス板１４と原稿固定板１５とで原稿読取位置１２前にて
浮き上りを防止される。FIG. 3 shows the effect of the fluorescent lamp 16. io's image reading part is shown in detail. That is, when the original O is conveyed in the direction of the arrow shown in the figure, the original O is prevented from floating up in front of the original reading position 12 by the glass plate 14 and the original fixing plate 15.

しかして、蛍光灯１６から発した光は原稿読取位置１２
で基準色補正板１３または原稿Ｏに照射され、その反射
光は反射ミラー３５によってレンズ２１に導かれ、ライ
ンセンサ２２へ結園する。本装置では、基準色補正板１
３の白レベル補正用データおよび原稿Ｏの画像を同じ読
取位置１２にて読取っている。なお、第５図では説明の
都合上、反射ミラーを１枚にして光路長を変えである。Therefore, the light emitted from the fluorescent lamp 16 is transmitted to the document reading position 12.
The reference color correction plate 13 or the original O is irradiated with the light, and the reflected light is guided to the lens 21 by the reflection mirror 35 and is directed to the line sensor 22 . In this device, the reference color correction plate 1
The white level correction data No. 3 and the image of the original O are read at the same reading position 12. In FIG. 5, for convenience of explanation, only one reflecting mirror is used and the optical path length is changed.

第４図は上記のように構成された画像読取装置の制御回
路を示すものである。すなわち、４１は本装置全体の制
御を司るマイクロプロセッサ、４２はマイクロプロセッ
サ４１に対する割込みを制卸する割込制御回路であり、
タイマ４３からの割込要求信号をマイクロプロセッサ４
１へ伝えている。４３は汎用タイマであり、上記割込要
求信号および原稿搬送時の基本タイミング信号を発生し
ている。４４はマイクロプロセッサ４１およびタイマ４
３などに基本クロックパルスを供給する水晶発振子（Ｏ
２０）　、４５は本装置を動作させるための全ての制御
用プログラムおよびデータテーブルが格納されているＲ
ＯＭ（リード・オンリ・メモリ）、４６はワーキング用
のＲＡＭ　（ランダム・アクセス・メモリ）、４７は前
記ラインセンサ２２の駆動回路であり、ラインセンサ２
２を駆動させるための基本タロツクパルスを発生してい
る。４８はラインセンサ２２からの微弱な画像信号を増
幅する増幅回路、４９はサンプルホールド回路であり、
マイクロプロセッサ４１からの切換信号Ｓ１により、上
記画像信号を８ドツト／ｙａ処理あるいは１６ドツト／
＃処理に選択できる機能を備えている。５０はラインセ
ンサ２２からのシェーディングを含んだ上記画像信号を
補正するためのシェーディング補正回路、５１は入出力
ボートであり、前記操作パネル２３への表示データの出
力および操作ボタンなどの読取りを行なっている。５２
は前記原稿検知器２５〜２８およびサーミスタ３６など
の各種検知器５３からのデータを読取る入力ボート、５
４は出力ボート、５５は前記シート抵抗１７、モータ２
９および蛍光灯１６の供給電源用インバータなどの出力
装置５６を動作させるための駆動回路、５７は外部装置
からのコマンドデータの受信や画像信号の送信などを行
なうインタフェイス回路であり、前記コネクタ３１と接
続されている。５８は原稿読取りにおけるレフトマージ
ンをカウントするためのレフトマージンカウント回路で
ある。FIG. 4 shows a control circuit of the image reading apparatus configured as described above. That is, 41 is a microprocessor that controls the entire device, 42 is an interrupt control circuit that controls interrupts to the microprocessor 41,
The interrupt request signal from the timer 43 is sent to the microprocessor 4.
I am telling 1. A general-purpose timer 43 generates the above-mentioned interrupt request signal and a basic timing signal during document conveyance. 44 is a microprocessor 41 and a timer 4
A crystal oscillator (O
20), 45 is R in which all control programs and data tables for operating this device are stored.
OM (read only memory), 46 is a working RAM (random access memory), 47 is a drive circuit for the line sensor 22, and the line sensor 2
It generates the basic tarok pulse for driving the 2. 48 is an amplifier circuit that amplifies the weak image signal from the line sensor 22, 49 is a sample hold circuit,
According to the switching signal S1 from the microprocessor 41, the above image signal is subjected to 8 dot/ya processing or 16 dot/ya processing.
#Equipped with a function that can be selected for processing. 50 is a shading correction circuit for correcting the image signal including shading from the line sensor 22, and 51 is an input/output board which outputs display data to the operation panel 23 and reads operation buttons. There is. 52
5 is an input port for reading data from the document detectors 25 to 28 and various detectors 53 such as the thermistor 36;
4 is the output boat, 55 is the sheet resistor 17, and the motor 2.
9 and a drive circuit for operating an output device 56 such as an inverter for supplying power to the fluorescent lamp 16; 57 is an interface circuit for receiving command data from an external device and transmitting an image signal; is connected to. 58 is a left margin count circuit for counting the left margin during document reading.

第５図は第４図における入出力ボート５１、入力ボート
５２および出力ボート５４の部分の詳細図である。すな
わち、６１はパラレル入出力ボートであり、マイクロプ
ロセッサ４１からの送受制御信号Ｓ２が供給される。こ
の送受制御信号Ｓ２は各種検知器などとの信号の送受制
御を行なうための信号である。６２は原稿のｉ度によっ
て読取レベルをダーク、ノーマル、ライトの３段階に選
択できる原稿濃度読取スイッチであり、前記操作パネル
２３に設けられている。６３は前記蛍光灯１６の管壁温
度を検出する前記サーミスタ３６を接続した温度検出回
路、６４は外部装置の電源が投入されているか否かを検
出する外部装置電源投入検出回路、６５はラインセンサ
２２からの画像信号の一部を取出して蛍光灯１６の光量
を検出する蛍光灯光量検出回路であり、この蛍光灯光量
検出回路６５は蛍光灯１６の完備が原稿読取可能な状態
にあることや、蛍光灯１６が断線している状態にあるこ
となどをマイクロプロセッサ４１に伝える。６６はジャ
ム検出回路であり、前記検知器２５〜２８からの各検知
信号により、原稿Ｏの先端あるいは後端を検知すること
により、原稿０が４つの検知器２５〜２８を規定時間内
に通過し、原稿０のジャムが発生しているか否かを監視
している。６７は本装置が原稿読取可能な状態にあると
き点灯するレディ状態表示器である。なお、原稿読取可
能な状態にあるとは、蛍光灯１６の管壁温度が規定値内
に達している、蛍光灯１６の光量が規定値内に達してい
る、蛍光灯１６が断線していない、搬送路６内に原稿０
がない、などの状態を全て満足しているときである。６
８は搬送路６内に原稿０がジャムしているとき点灯する
ジャム状態表示器、６９は原稿読取濃度がダークレベル
にあるとき点灯するダーク表示器、７０は原稿読取濃度
がノーマルレベルにあるとき点灯するノーマル表示器、
７１は原稿読取濃度がライトレベルにあるとき点灯する
ライト表示器、７２は前記シート抵抗１７をオン、オフ
制御するヒータ制御回路、７３は前記蛍光灯１６の供給
電源用インバータ（図示しない）をオン、オフ制御する
インバータ制御回路である。なお、上記各表示器６７〜
７１は前記操作パネル２３に設けられている。FIG. 5 is a detailed diagram of the input/output boat 51, input boat 52, and output boat 54 portions in FIG. 4. That is, 61 is a parallel input/output port, to which a transmission/reception control signal S2 from the microprocessor 41 is supplied. This transmission/reception control signal S2 is a signal for controlling transmission/reception of signals with various detectors and the like. A document density reading switch 62 is provided on the operation panel 23 and allows the reading level to be selected from three levels, dark, normal, and light, depending on the i degree of the document. 63 is a temperature detection circuit connected to the thermistor 36 that detects the temperature of the tube wall of the fluorescent lamp 16; 64 is an external device power-on detection circuit that detects whether the external device is powered on; 65 is a line sensor The fluorescent lamp light amount detection circuit 65 extracts a part of the image signal from the fluorescent lamp 22 and detects the light amount of the fluorescent lamp 16. , informs the microprocessor 41 that the fluorescent lamp 16 is disconnected. Reference numeral 66 denotes a jam detection circuit, which detects the leading edge or the trailing edge of the document O based on the detection signals from the detectors 25 to 28, so that the document 0 passes through the four detectors 25 to 28 within a specified time. Then, it monitors whether or not document 0 is jammed. Reference numeral 67 denotes a ready status indicator that lights up when the device is in a state where it can read a document. Note that the document is in a readable state when the tube wall temperature of the fluorescent lamp 16 has reached a specified value, the light amount of the fluorescent lamp 16 has reached a specified value, and the fluorescent lamp 16 is not disconnected. , there is no document in the transport path 6.
This is when all the conditions such as "no" are satisfied. 6
8 is a jam status indicator that lights up when document 0 is jammed in the conveyance path 6; 69 is a dark indicator that lights up when the document reading density is at a dark level; and 70 is a dark indicator that lights up when the document reading density is at a normal level. Normal indicator lights up,
71 is a light indicator that lights up when the original reading density is at the light level; 72 is a heater control circuit that controls on/off the sheet resistor 17; and 73 is an inverter (not shown) for supplying power to the fluorescent lamp 16. , is an inverter control circuit that performs off control. In addition, each of the above-mentioned indicators 67 to
71 is provided on the operation panel 23.

第６図は前記蛍光灯１６の管壁温度を制御する装置とそ
の制御部を示している。図中、１７はシート抵抗、３６
はサーミスタ、３７はシート抵抗１７およびサーミスタ
３６と接続されている制御用コード、６１はマイクロプ
ロセッサ４１との入出力処理を行なうパラレル入出力ボ
ート、６３は温度検出回路、７２はヒータ制御回路、３
８は制御用コードと温度検出回路６３およびヒータ制御
回路７２とを接続するためのコネクタである。このよう
な構成において管壁温度制御の一例を第７図を参照しな
がら説明する。本装置の電源がオンされると、マイクロ
プロセッサ４１の制御のもとにヒータ制御回路７２が動
作してシート抵抗１７がオン状態になり、サーミスタ３
６の検知温度ＴＫが上昇する。ここは第７図の■の状態
を示している。サーミスタ３６の検知温度Ｔには随時マ
イクロプロセッサ４１によって監視され、ＲＯＭ４５の
データテーブル上に蓄えられている管壁規定温度Ｔと比
較される。この比較の結果、検知温度Ｔにが管壁規定温
度Ｔよりも大きくなるとシート抵抗１７をオフに制御す
る。ここは第７図の■の状態を示している。また、検知
温度ＴＫが管壁規定温度Ｔよりも小さくなるとシート抵
抗１７をオンに制御する。ここは第７図の■の状態を示
している。すなわち、第７図に示すように、温度検出回
路６３とヒータ制御回路７２とマイクロプロセッサ４１
とにより、蛍光灯１６の管壁温度を規定値Ｔ付近に保つ
ようにシート抵抗１７への通電制御を行うものである。FIG. 6 shows a device for controlling the tube wall temperature of the fluorescent lamp 16 and its control section. In the figure, 17 is sheet resistance, 36
37 is a thermistor, 37 is a control cord connected to the sheet resistor 17 and thermistor 36, 61 is a parallel input/output board for input/output processing with the microprocessor 41, 63 is a temperature detection circuit, 72 is a heater control circuit, 3
8 is a connector for connecting the control cord to the temperature detection circuit 63 and the heater control circuit 72. An example of tube wall temperature control in such a configuration will be described with reference to FIG. 7. When the power of this device is turned on, the heater control circuit 72 operates under the control of the microprocessor 41, the sheet resistor 17 is turned on, and the thermistor 3
The detected temperature TK of No. 6 increases. This shows the state indicated by ■ in FIG. The temperature T detected by the thermistor 36 is monitored by the microprocessor 41 at any time and compared with the specified tube wall temperature T stored in the data table of the ROM 45. As a result of this comparison, when the detected temperature T becomes larger than the specified tube wall temperature T, the sheet resistance 17 is controlled to be turned off. This shows the state indicated by ■ in FIG. Further, when the detected temperature TK becomes smaller than the specified tube wall temperature T, the sheet resistance 17 is controlled to be turned on. This shows the state indicated by ■ in FIG. That is, as shown in FIG. 7, a temperature detection circuit 63, a heater control circuit 72, and a microprocessor 41
Accordingly, the power supply to the sheet resistor 17 is controlled so as to keep the tube wall temperature of the fluorescent lamp 16 near the specified value T.

さらに、本装置では電源の容量を小さくするための工夫
として、ステッピングモータ２９の動作中はシート抵抗
１７への通電制御を停止している。Further, in this device, as a measure to reduce the capacity of the power supply, control of energization to the sheet resistor 17 is stopped while the stepping motor 29 is in operation.

本装置の原稿読取速度はＡ４サイズで約３秒としている
ため、この間シート抵抗１７への通電制御を停止しても
蛍光灯１６の光量は変化しないからである。This is because the document reading speed of this apparatus is approximately 3 seconds for an A4 size document, and therefore, even if the power supply control to the sheet resistor 17 is stopped during this time, the amount of light from the fluorescent lamp 16 will not change.

第８図は前記温度検出回路６３を詳細に示すものである
。図中、８１はサーミスタ３６の電流制限用可変抵抗、
８２は電流制限用抵抗、８３は信号電圧安定用コンデン
サ、８４はサーミスタ３６の出力信号の利得を上げるた
めの増幅器、８５はＡ／Ｄ変換器である。このような構
成において動作を説明すると、サーミスタ３６は蛍光灯
１６の管壁に設置されており、管壁温度を検出している
。FIG. 8 shows the temperature detection circuit 63 in detail. In the figure, 81 is a variable resistance for current limiting of the thermistor 36;
82 is a current limiting resistor, 83 is a signal voltage stabilizing capacitor, 84 is an amplifier for increasing the gain of the output signal of the thermistor 36, and 85 is an A/D converter. To explain the operation in such a configuration, the thermistor 36 is installed on the tube wall of the fluorescent lamp 16, and detects the tube wall temperature.

サーミスタ３６の検出電流は抵抗８１．８２によって電
圧に変換されてコンデンサ８３で安定化され、増幅器８
４の非反転入力端子（＋）に入力される。増幅器８４は
上記入力される電圧の利得を上げており、Ａ／Ｄ変換器
８５へ入力することによってアナログ信号をデジタル信
号に変換し、パラレル入出カポ−トロ１へ伝送している
。以上によって、マイクロプロセッサ４１はパラレル入
出カポ−トロ１からの上記Ａ／Ｄ変換データにより管壁
温度を検出している。The detection current of the thermistor 36 is converted into a voltage by resistors 81 and 82, stabilized by a capacitor 83, and then sent to an amplifier 8.
It is input to the non-inverting input terminal (+) of No. 4. The amplifier 84 increases the gain of the input voltage, converts the analog signal into a digital signal by inputting it to the A/D converter 85, and transmits it to the parallel input/output capotro 1. As described above, the microprocessor 41 detects the tube wall temperature based on the A/D conversion data from the parallel input/output capotrometer 1.

第９図は第４図における増幅回路４８およびサンプルホ
ールド回路４９を詳細に示すものである。FIG. 9 shows the amplifier circuit 48 and sample hold circuit 49 in FIG. 4 in detail.

すなわち、Ｏ８はうインセンサ２２がらの画像信号、Ｄ
Ｏ８はラインセンサ２２がらの画像補償信号であり、こ
れら各信号Ｏ３，ＤＯ８はうインセンサ２２に入力され
ているリセットパルスＲ８と同期している。上記各信＠
Ｏ８，ＤＯ８は、それぞれトランジスタ９１．９２で増
幅されてそれらのエミッタに出力される。抵抗Ｒ１０お
よびＲ１１は１−ランジスタ９１．９２のベース電流制
限用抵抗である。上記トランジスタ９１．９２の各エミ
ッタは、それぞれ抵抗Ｒ１２およびＲ１４を介して直流
電圧＋１２Ｖにプルアップされており、また各コレクタ
はそれぞれ抵抗Ｒ１３およびＲ１５を介して接地されて
いる。コンデンサＣ１０およびＣ１１は直流分を除く有
極性コンデンサ、抵抗Ｒ１６およびＲ１７は差動ｗｊ幅
器９３の入力電流制限用抵抗である。上記差動増幅器９
３は、上記トランジスタ９１．９２の各エミッタ出力信
号が入力されることにより、オフセットバイアスおよび
リセットノイズを除去している。ＳＰはサンプルパルス
で、上記リセットパルスＲ８の１つおきのタイミングで
出力されている。このサンプルパルスＳＰはインバータ
回路９４で反転された後、２つの４人力ナント回路９５
の各入力端にそれぞれ入力されている。上記ナンド回路
９５の各出力はパルストランス９６の１次コイルの一端
に接続され、このパルストランス９６の１次コイルの他
端はコンデンサＣ１２を介して接地されている。That is, the image signal from the O8 crawling sensor 22, D
O8 is an image compensation signal from the line sensor 22, and each of these signals O3 and DO8 is synchronized with the reset pulse R8 input to the crawler sensor 22. Each of the above beliefs@
O8 and DO8 are amplified by transistors 91 and 92, respectively, and output to their emitters. Resistors R10 and R11 are base current limiting resistors of the 1-transistor 91.92. The emitters of the transistors 91 and 92 are pulled up to a DC voltage of +12V via resistors R12 and R14, respectively, and the collectors thereof are grounded via resistors R13 and R15, respectively. Capacitors C10 and C11 are polar capacitors excluding DC components, and resistors R16 and R17 are input current limiting resistors of the differential wj width amplifier 93. The differential amplifier 9
3 removes offset bias and reset noise by inputting each emitter output signal of the transistors 91 and 92. SP is a sample pulse, which is output at every other timing of the reset pulse R8. After this sample pulse SP is inverted by an inverter circuit 94, it is sent to two 4-man powered Nantes circuits 95.
are respectively input to each input terminal. Each output of the NAND circuit 95 is connected to one end of the primary coil of a pulse transformer 96, and the other end of the primary coil of the pulse transformer 96 is grounded via a capacitor C12.

上記パルストランス９６の２次コイルの一端は、抵抗Ｒ
１８とコンデンサＣ１３とを並列に介して４つのダイオ
ードで組合わせたブリッジ回路９７の端子９７ａに接続
されている。また、パルストランス９６の２次コイルの
他端は、上記ブリッジ回路９７の端子９７ｂに直接接続
されている。One end of the secondary coil of the pulse transformer 96 has a resistor R
18 and a capacitor C13 in parallel to a terminal 97a of a bridge circuit 97 made up of four diodes. Further, the other end of the secondary coil of the pulse transformer 96 is directly connected to the terminal 97b of the bridge circuit 97.

一方、前記差動増幅器９３の出力は、有極性コンデンサ
Ｃ１４を介してトランジスタ９８のベースに接続される
とともに抵抗Ｒ２３に接続されている。抵抗Ｒ１９は上
記トランジスタ９８の動作用抵抗である。上記トランジ
スタ９８のコレクタは直流電圧＋１２Ｖにプルアップさ
れており、またエミッタはブリッジ回路９７の端子９７
ｃに直接接続されるとともに、抵抗Ｒ２０を介して直流
電圧−１２Ｖにプルダウンされている。上記ブリッジ回
路９７の端子９７ｄはコンデンサＣ１４に接続され、こ
のコンデンサＣ１４で充放電されている。上記コンデン
サＣ１４の充電電圧はユニジャクジョントランジスタ９
９のゲートを制御している。上記ユニジャクジョントラ
ンジスタ９９のドレインはトランジスタ１００のベース
に接続されている。抵抗Ｒ２１はトランジスタ１００の
ベース・エミッタ間抵抗であり、直流電圧＋１２Ｖにプ
ルアップされている。上記ユニジャクシコントランジス
タ９９のソースは、トランジスタ１００のコレクタに接
続されるとともに抵抗Ｒ２２を介して直流電圧−１２Ｖ
にプルダウンされている。On the other hand, the output of the differential amplifier 93 is connected to the base of a transistor 98 via a polar capacitor C14, and also to a resistor R23. A resistor R19 is a resistor for operating the transistor 98. The collector of the transistor 98 is pulled up to a DC voltage of +12V, and the emitter is connected to the terminal 97 of the bridge circuit 97.
c and is pulled down to a DC voltage of -12V via a resistor R20. A terminal 97d of the bridge circuit 97 is connected to a capacitor C14, and is charged and discharged by this capacitor C14. The charging voltage of the capacitor C14 is the uni-juction transistor 9.
It controls 9 gates. The drain of the unijuction transistor 99 is connected to the base of the transistor 100. A resistor R21 is a base-emitter resistor of the transistor 100, and is pulled up to a DC voltage of +12V. The source of the unilateral transistor 99 is connected to the collector of the transistor 100 and connected to a DC voltage of -12V via a resistor R22.
is pulled down.

上記トランジスタ１００のコレクタは、抵抗Ｒ２４を介
してアナログスイッチ（電界効果トランジスタ）１０１
のトレインに接続されている。上記アナログスイッチ１
０１は、ゲートにハイレベルの電圧が印加されるとドレ
イン・ソース間が低抵抗となり、オン状態になる。ロウ
レベルの電圧が印加されると逆に高抵抗となり、オフ状
態となる。The collector of the transistor 100 is connected to an analog switch (field effect transistor) 101 via a resistor R24.
connected to the train. Analog switch 1 above
In case of 01, when a high level voltage is applied to the gate, the resistance between the drain and the source becomes low and the transistor turns on. Conversely, when a low-level voltage is applied, the resistance becomes high and the transistor turns off.

切換信号Ｓ１は、画像信号を８ドツト／履処理と１６ド
ツト／ｒｕｍ処理とに選択するための信号であり、アナ
ログスイッチ１０１のゲートに印加されている。抵抗Ｒ
２３およびＲ２４は加算回路を構成しており、この加算
回路によって前記差動増幅器９３の出力信号とアナログ
スイッチ１０１のソースからの出力信号とを加算し、そ
の加算信号Ｓ３をオペアンプ１０２の反転入力端子（−
）に入力している。上記オペアンプ１０２の反転入力端
子と出力端子との間に抵抗Ｒ２５とコンデンサＣ１５と
が並列に接続され、負帰還回路を構成している。上記オ
ペアンプ１０２の出力は、抵抗Ｒ２６を介してアナログ
スイッチ（たとえばモトローラ製４０５３）１０３の入
力端子ＸＯ，ＹＯ。The switching signal S1 is a signal for selecting the image signal between 8 dots/ram processing and 16 dots/rum processing, and is applied to the gate of the analog switch 101. Resistance R
23 and R24 constitute an adder circuit, which adds the output signal of the differential amplifier 93 and the output signal from the source of the analog switch 101, and sends the added signal S3 to the inverting input terminal of the operational amplifier 102. (−
) is entered. A resistor R25 and a capacitor C15 are connected in parallel between the inverting input terminal and the output terminal of the operational amplifier 102, forming a negative feedback circuit. The output of the operational amplifier 102 is connected to input terminals XO and YO of an analog switch (for example, Motorola 4053) 103 via a resistor R26.

ｚＯにそれぞれ接続されている。Ｓ４はタラムパルスで
あり、上記アナログスイッチ１０３のイネーブル端子Ｅ
ＮＢに入力されている。上記アナ口、グスイッチ１０３
は、イネーブル端子ＥＮ８にハイレベルの電圧が印加さ
れると、入力端子Ｘｏと出力端子Ｘ、入力端子ＹＯと出
力端子Ｙ、入力端子ＺＯと出力端子２との各間でそれぞ
れ低抵抗となり、オン状態となる。ロウレベルの電圧が
印加されると逆に高抵抗となり、オフ状態となる。上記
アナログスイッチ１０３の各出力端子Ｘ、Ｙ。zO respectively. S4 is a talum pulse, which is connected to the enable terminal E of the analog switch 103.
It is input to NB. The above hole mouth, Guswitch 103
When a high-level voltage is applied to the enable terminal EN8, the resistance becomes low between the input terminal Xo and the output terminal state. Conversely, when a low-level voltage is applied, the resistance becomes high and the transistor turns off. Each output terminal X, Y of the analog switch 103.

Ｚは共通に接続されており、この共通接続点はＪＥＴ入
カオペアンブ１０４の反転入力端子に接続されていると
ともに、コンデンサＣ１７を介して接地されている。上
記オペアンプ１０３の反転入力端子と出力端子との間に
コンデンサＣ１６が接続され、負帰還回路を構成してい
る。上記オペアンプ１０３の非反転入力端子は接地され
ている。Z are connected in common, and this common connection point is connected to the inverting input terminal of the JET input amplifier 104 and grounded via the capacitor C17. A capacitor C16 is connected between the inverting input terminal and the output terminal of the operational amplifier 103, forming a negative feedback circuit. The non-inverting input terminal of the operational amplifier 103 is grounded.

そして、上記オペアンプ１０３の出力は電流制限用抵抗
Ｒ２７を通り、さらに抵抗Ｒ２８を通ることにより電流
−電圧変換され、オペアンプ１０２の非反転入力端子に
正帰還している。Ｓｓはオペアンプ１０２から出力され
る画像信号である。The output of the operational amplifier 103 passes through a current-limiting resistor R27 and then through a resistor R28 for current-to-voltage conversion, and is positively fed back to the non-inverting input terminal of the operational amplifier 102. Ss is an image signal output from the operational amplifier 102.

以下、画像信号を８ドツト／ＩｎＭ処理と１６ドツト／
繭処理とに選択できる機能をもったサンプルホールド回
路４９の動作について第１０図に示すタイミングチャー
トを参照して説明する。第１０図において、Ｒ８はライ
ンセンサ２２に入力されているリセットパルス、Ｏ８は
ラインセンサ２２からの画像信号であり、リセットパル
スＲ８と同期がとれており、リセットパルスＲ８の１パ
ルスごとに画像信号Ｏ８の画素信号が出力されている。Below, image signals are processed using 8 dots/InM processing and 16 dots/InM processing.
The operation of the sample and hold circuit 49, which has a function that can be selected for cocoon processing, will be explained with reference to the timing chart shown in FIG. In FIG. 10, R8 is a reset pulse input to the line sensor 22, and O8 is an image signal from the line sensor 22, which is synchronized with the reset pulse R8. The pixel signal of O8 is output.

サンプルパルスＳＰはリセットパルスＲ８と同期がとれ
ているが、リセットパルスＲ８の１つおきのタイミング
で出力されている。いま、切換信号Ｓ１をロウレベルに
すると、このときアナログスイッチ１０１はオフ状態と
なり、信号Ｓ３は差動増幅器９３の出力信号のみとなる
。画像信号Ｏ８は差動増幅器９３でリセットノイズ分が
除去され、オペアンプ１０２で増幅される。オペアンプ
１０２からの出力される画像信号＄５はリセットパルス
Ｒ８に同期して出力される。本実施例でのラインセンサ
２２は、Ａ４サイズの原稿を１６ドツト／＃Ｉの解像度
で読取れるものを使用しているので、上記画像信号Ｓ５
はＡ４サイズの原稿で１６ドツト／！／ａの解像度の画
像情報を出力することになる。The sample pulse SP is synchronized with the reset pulse R8, but is output at every other timing of the reset pulse R8. Now, when the switching signal S1 is set to a low level, the analog switch 101 is turned off, and the signal S3 becomes only the output signal of the differential amplifier 93. The image signal O8 has reset noise removed by the differential amplifier 93, and is amplified by the operational amplifier 102. The image signal $5 outputted from the operational amplifier 102 is outputted in synchronization with the reset pulse R8. The line sensor 22 in this embodiment is one that can read an A4 size document at a resolution of 16 dots/#I, so the above image signal S5
is 16 dots/! for an A4 size document! Image information with a resolution of /a will be output.

このように、切換信号Ｓ１をロウレベルにすることによ
り、画像信号を１６ドツト／Ｓの解像度で処理すること
になる。In this way, by setting the switching signal S1 to a low level, the image signal is processed at a resolution of 16 dots/S.

次に、画像信号を８ドツト／Ｓの解像度で処理する場合
には、切換信号Ｓ１をハイレベルにする。Next, when processing the image signal at a resolution of 8 dots/s, the switching signal S1 is set to a high level.

このときアナログスイッチ１０１はオン状態となり、信
号Ｓ３は差動増幅器９３の出力信号とアナログスイッチ
１０１のソースからの出力信号との加算信号となる。第
１０図において、ＳＨは１ライン出力時間のタイミング
をとるタイミングパルスで、ラインセンサ２２に入力さ
れている。上記タイミングパルスＳＨが入力されると、
画像信号Ｏ８には３６８４画素分の画素信号が出力され
る。At this time, the analog switch 101 is turned on, and the signal S3 becomes a sum signal of the output signal of the differential amplifier 93 and the output signal from the source of the analog switch 101. In FIG. 10, SH is a timing pulse for timing one line output time, and is input to the line sensor 22. When the above timing pulse SH is input,
Pixel signals for 3684 pixels are output as the image signal O8.

第１０図のＳｌ、８２．８３　、・・・、５３６４Ｂは
ダミー分を除いた画素信号に相当する。たとえば第９図
で画像信号Ｏ８に画素信号Ｓ！が出力されると、差動増
幅器９３でリセットノイズ分が除去され、トランジスタ
９８で電圧変換されてブリッジ回路９７の端子９７ｃに
伝送される。このとき、サンプルパルスＳＰの立上がり
から立下がりにかけてパルストランス９６が動作し、ブ
リッジ回路９７の端子９７ｄの電位が端子９７ｃの電位
と同等になるように、ブリッジ回路９７とパルストラン
ス９６と抵抗Ｒ１８、コンデンサＣ１３で構成される回
路内を充放電電流が流れるようになり、結果的にコンデ
ンサＣ１４には端子９７ｃのレベルと同位の電圧が蓄積
され、ここでサンプルホールドを行なう。コンデンサＣ
１，４の充電電圧はトランジスタ９９．１００によって
電圧変換される。Sl, 82.83, . . . , 5364B in FIG. 10 correspond to pixel signals excluding dummy components. For example, in FIG. 9, the image signal O8 is the pixel signal S! When the signal is output, the reset noise is removed by the differential amplifier 93, the voltage is converted by the transistor 98, and the signal is transmitted to the terminal 97c of the bridge circuit 97. At this time, the pulse transformer 96 operates from the rise to the fall of the sample pulse SP, and the bridge circuit 97, pulse transformer 96, resistor R18, A charging/discharging current begins to flow in the circuit constituted by the capacitor C13, and as a result, a voltage equal to the level of the terminal 97c is accumulated in the capacitor C14, and sample and hold is performed here. Capacitor C
The charging voltages 1 and 4 are converted into voltages by transistors 99 and 100.

そして、次のリセットパルスＲ８に同期して画像信号Ｏ
８に画素信号Ｓ２が出力されると、差動増幅器９３でリ
セットノイズ分が除去される。このとき、サンプルパル
スＳＰは入力されないので、前記充放電電流の動作は行
われず、したがって差動増幅器９３の出力信号は抵抗Ｒ
２３へと出力される。これにより、抵抗Ｒ２３と抵抗Ｒ
２４とによる加算回路によって信号Ｓ３には画素信号１
と８２の加算された画素信号が出力される。この画像信
号はオペアンプ１０２で増幅され、その出力である画像
信号Ｓ５は画素信号Ｓ１と８２の加算された画素信号と
なる。同様にして、画素信号Ｓ３と８４との加算画素信
号、画素信号Ｓｓ　Ｓｓとの加算画素信号と出力され、
画素信号８３　ｓ　４７と８３６４８との加算画素信号
が出力されるまで繰返す。以上により、画素信号はりセ
ットバルスＲ８の１つおきのタイミングで出力されるの
で、画像信号Ｓ５はＡ４サイズの原稿で８ドツト／履の
解像度の画像情報に変換し出力されるものである。Then, in synchronization with the next reset pulse R8, the image signal O
When the pixel signal S2 is output to the pixel signal S2, the differential amplifier 93 removes the reset noise. At this time, since the sample pulse SP is not input, the operation of the charging/discharging current is not performed, and therefore the output signal of the differential amplifier 93 is
23. As a result, the resistor R23 and the resistor R
24, the pixel signal 1 is added to the signal S3.
and 82 added pixel signals are output. This image signal is amplified by the operational amplifier 102, and the output image signal S5 becomes a pixel signal obtained by adding the pixel signals S1 and 82. Similarly, a sum pixel signal of pixel signals S3 and 84 and a sum pixel signal of pixel signals Ss and Ss are output,
This process is repeated until the sum pixel signal of the pixel signals 83s47 and 83648 is output. As described above, since the pixel signal signal is output at every other timing of the set pulse R8, the image signal S5 is converted into image information with a resolution of 8 dots/sheet for an A4 size document and is output.

第１１図は第４図におけるシェーディング補正回路５０
を詳細に示すものである。なお、ここでは画像信号を８
ドツト／Ｓの解像度で処理する場合の回路例を示す。す
なわち、１１１はＲＡＭ１１２のアドレスカウンタであ
り、３つの４ビツトバイナリカウンタ１１１Ａ、１１１
Ｂ、１１１Ｃによって構成されている。Ｓ６は上記アド
レスカウンタ１１１の基本クロックパルスであり、アド
レスカウンタ１１１のタイミングはこの基本クロックパ
ルスＳ６に同期している。１１２はスタティックＲＡＭ
　（たとえば株式会社東芝ＨＴＭＭ２０１６Ｐ−２）で
あり、画像信号をシェーディング補正するための白レベ
ル補正用データを格納するためのものである。１１３は
４ビツト２進全加痒器であり、２個使用することにより
８ビツトの２進全加算器を構成している。１１４はスリ
ースディト出力を持つデータセレクタ・マルチプレクサ
であり、２個使用することにより８ビツトのデータライ
ンをドライブしている。Ｓ７はＲＡＭライト信号であり
、データセレクタ・マルチプレクサ１１４のアウトプッ
トコントロール端子ｏＣおよびＲＡＭ１１２のライトイ
ネーブル端子ＷＥに入力されている。Ｓ８はセレクト信
号であり、データセレクタ拳マルチプレクサ１１４のセ
レクト端子Ｓに入力されている。上記データセレクタ・
マルチプレクサ１１４は、セレクト信号Ｓ８がハイレベ
ルのとき出力端子Ｙ　（ＩＹ、２Ｙ、３Ｙ。FIG. 11 shows the shading correction circuit 50 in FIG.
It shows in detail. Note that here the image signal is 8
An example of a circuit for processing at dot/S resolution is shown. That is, 111 is an address counter of the RAM 112, and three 4-bit binary counters 111A, 111
B, 111C. S6 is a basic clock pulse of the address counter 111, and the timing of the address counter 111 is synchronized with this basic clock pulse S6. 112 is static RAM
(For example, Toshiba Corporation HTMM2016P-2) and is used to store white level correction data for shading correction of image signals. Reference numeral 113 is a 4-bit binary full adder, and by using two of them, an 8-bit binary full adder is constructed. Reference numeral 114 is a data selector/multiplexer having three outputs, and two of them are used to drive an 8-bit data line. S7 is a RAM write signal, which is input to the output control terminal oC of the data selector/multiplexer 114 and the write enable terminal WE of the RAM 112. S8 is a select signal, which is input to the select terminal S of the data selector multiplexer 114. The above data selector
The multiplexer 114 outputs output terminals Y (IY, 2Y, 3Y) when the select signal S8 is at high level.

４Ｙ）に入力端子Ｂ　（１８，２Ｂ、３Ｂ、４Ｂ）の状
態が出力可能となり、セレクト信号Ｓ８がロウレベルの
とき出力端子Ｙ　（１Ｙ、２Ｙ、’３Ｙ。The state of input terminal B (18, 2B, 3B, 4B) can be output to output terminal Y (1Y, 2Y, '3Y) when the select signal S8 is low level.

４Ｙ）に入力端子Ａ　（ＩＡ、２Ａ、３Ａ、４Ａ）の状
態が出力可能となる。１１５はＤタイプフリップ７０ツ
ブ回路であり、ＲＡＭイネーブル信号Ｓ９のトリガ信号
により８つのデータをラッチできるようになっている。The status of input terminal A (IA, 2A, 3A, 4A) can be output to 4Y). Reference numeral 115 denotes a D-type flip 70-tub circuit, which can latch eight pieces of data in response to a trigger signal of the RAM enable signal S9.

上記ＲＡＭイネーブル信号Ｓ９はＲＡＭ１１２のアウト
プットイネーブル端子ＯＥにも入力されている。The RAM enable signal S9 is also input to the output enable terminal OE of the RAM 112.

１１６は高速８ビツトＤ／Ａ変換器（たとえば株式会社
東芝製ＴＤ６２９０１　Ｐ）であり、デジタル入力信号
をアナログの直流電流に変換するものである。このＤ／
Ａ変換器１１６の出力端子１０ＵＴは、抵抗Ｒ２９を介
して４チヤンネルデマルチプレクサ（たとえばモトロー
ラ製４０５２）１１７および差動増幅器１１８の非反転
入力端子に接続されている。抵抗Ｒ３０，Ｒ３１，Ｒ３
２の直列回路はＤ／Ａ変換器１１６の出力電流を電圧に
変換する回路である。上記抵抗Ｒ３０，Ｒ３１、Ｒ３２
で分圧された電圧は、それぞれデマルチプレクサ１１７
の入力端子ＸＯ，Ｘ１．Ｘ２゜×３に入力されている。Reference numeral 116 is a high-speed 8-bit D/A converter (for example, TD62901P manufactured by Toshiba Corporation), which converts a digital input signal into an analog DC current. This D/
The output terminal 10UT of the A converter 116 is connected to a four-channel demultiplexer (for example, Motorola 4052) 117 and a non-inverting input terminal of a differential amplifier 118 via a resistor R29. Resistance R30, R31, R3
The series circuit No. 2 is a circuit that converts the output current of the D/A converter 116 into a voltage. The above resistors R30, R31, R32
The divided voltages are each sent to a demultiplexer 117.
The input terminals XO, X1. It is input to X2°×3.

上記デマルチプレクサ１１７のセレクト入力端子Ａ、Ｂ
には原稿濃度切換信号８１０，８１１が入力されており
、セレクト入力端子Ａ、Ｂにハイレベル、ロウレベルの
信号を組合わせて入力することにより、出力端子Ｘは入
力端子ＸＯ，Ｘ１．Ｘ２．Ｘ３（７）うちの１つとオン
状態になる。上記デマルチプレクサ１１７の出力端子Ｘ
は差動増幅器１１９の非反転入力端子に接続されている
。上記差動増幅器１１８．１１９の各反転入力端子およ
び差動増幅器１２０の非反転入力端子は共通に接続され
ており、この共通接続点には画像信＠Ｓ５が入力されて
いる。上記差動増幅器１１８の出力は、前記２進全加算
器１１３の桁上げ入力端子ＣＯに入力されている。上記
差動増幅器１１９の出力にはシェーディング補正処理を
終えた画像信号が出力される。この画像信号は次段でＡ
／Ｄ変換処理を施して外部装置へ出力される。上記差動
増幅器１２０の反転入力端子には可変抵抗Ｒ３３によっ
て直流電圧＋５Ｖの分圧電圧が入力される。上記差動増
幅器１２０の出力は前記パラレル入出カポ−トロ１（第
５図参照）に接続されている。Select input terminals A and B of the demultiplexer 117
are input with original density switching signals 810, 811, and by inputting a combination of high level and low level signals to the select input terminals A and B, the output terminal X is changed to the input terminals XO, X1 . X2. One of X3 (7) is turned on. Output terminal X of the above demultiplexer 117
is connected to the non-inverting input terminal of the differential amplifier 119. The inverting input terminals of the differential amplifiers 118 and 119 and the non-inverting input terminal of the differential amplifier 120 are commonly connected, and the image signal @S5 is input to this common connection point. The output of the differential amplifier 118 is input to the carry input terminal CO of the binary full adder 113. The differential amplifier 119 outputs an image signal that has undergone shading correction processing. This image signal is A in the next stage.
/D conversion processing and output to an external device. A divided voltage of DC voltage +5V is input to the inverting input terminal of the differential amplifier 120 through a variable resistor R33. The output of the differential amplifier 120 is connected to the parallel input/output capotro 1 (see FIG. 5).

次に、このような構成において、シェーディング補正を
行なうための白レベル補正用データがＲＡＭ１１２に蓄
積されていく過程を第１２図および第１３図に示すタイ
ミングチャートを参照して説明する。第１２図および第
１３図において、ＳＨは１ライン出力時間のタイミング
パルスであり、ラインセンサ２２に入力されている。第
１２図に示すように、タイミングパルスＳＨの入力時に
セレクト信号Ｓ８がハイレベルであったとする。セレク
ト信号Ｓ８がハイレベルになると、データセレクタ・マ
ルチプレクサ１１４のセレクト端子Ｓがハイレベルとな
り、出力端子Ｙ（ＩＹ、２Ｙ。Next, in such a configuration, a process in which white level correction data for performing shading correction is accumulated in the RAM 112 will be described with reference to timing charts shown in FIGS. 12 and 13. In FIGS. 12 and 13, SH is a timing pulse for one line output time, which is input to the line sensor 22. In FIG. As shown in FIG. 12, it is assumed that the select signal S8 is at a high level when the timing pulse SH is input. When the select signal S8 becomes high level, the select terminal S of the data selector/multiplexer 114 becomes high level, and the output terminal Y (IY, 2Y.

３Ｙ、４Ｙ）には入力端子Ｂ　（ＩＢ、２８．３Ｂ。3Y, 4Y) has input terminal B (IB, 28.3B.

４Ｂ）の状態を出力可能となる。入力端子Ｂ（１Ｂ、２
Ｂ、３８．４８）は全て接地されているので、出力端子
Ｙ　（１Ｙ、２Ｙ、３Ｙ、４Ｙ）のデータは全てロウレ
ベルである。ＲＡＭライト信号Ｓ７がロウレベルになる
と、入力端子８（１８゜２８．３Ｂ、４Ｂ＞の状態は出
力端子Ｙ（ＩＹ。4B) can be output. Input terminal B (1B, 2
B, 38.48) are all grounded, so the data at the output terminals Y (1Y, 2Y, 3Y, 4Y) are all at low level. When the RAM write signal S7 becomes low level, the state of the input terminal 8 (18°28.3B, 4B> becomes the output terminal Y (IY).

２Ｙ、３Ｙ、４Ｙ）に出力される。このとき、ＲＡＭ１
１２のライトイネーブル端子ＷＥもロウレベルとなり、
ＲＡＭイネーブル信号Ｓ９はハイレベルとなっているの
で、出力端子Ｙ（ＩＹ、２Ｙ。2Y, 3Y, 4Y). At this time, RAM1
12 write enable terminal WE also becomes low level,
Since the RAM enable signal S9 is at high level, the output terminal Y (IY, 2Y.

３Ｙ、４Ｙ）のデータはＲＡＭ１１２内に蓄積される。3Y, 4Y) data is stored in the RAM 112.

基本クロックパルスＳ６のタイミングによりＲＡＭ１１
２のアドレスは「＋１」づつカウントされていくので、
次のタイミングパルスＳＨがくるまでに前記の過程を繰
返してＲＡＭ１１２のデータをクリアする。第１３図に
示すように、次のタイミングパルスＳＨの入力時にセレ
クト信号Ｓ８がロウレベルとなる。RAM11 according to the timing of basic clock pulse S6.
Address 2 is counted by "+1", so
The data in the RAM 112 is cleared by repeating the above process until the next timing pulse SH arrives. As shown in FIG. 13, the select signal S8 becomes low level when the next timing pulse SH is input.

セレクト信号Ｓ８がロウレベルとなると、データセレク
タ・マルチプレクサ１１４のセレクト端子Ｓがロウレベ
ルとなり、出力端子Ｙ（１Ｙ、２Ｙ、３Ｙ、４Ｙ）には
入力端子Ａ　（１Ａ、２Ａ。When the select signal S8 becomes low level, the select terminal S of the data selector/multiplexer 114 becomes low level, and the output terminals Y (1Y, 2Y, 3Y, 4Y) are connected to the input terminals A (1A, 2A).

３Ａ、４Ａ）の状態を出力可能となる。したがって、入
力端子Ａ　（１Ａ、２Ａ、３Ａ、４Ａ）には２進全加算
器１１３の出力信号が入力される。ＲＡＭライト信号Ｓ
７がハイレベルのとき、ＲＡＭ１１２のライトイネーブ
ル端子ＷＥはハイレベルとなり、このときＲＡＭイネー
ブル信号Ｓ９はロウレベルとなるので、ＲＡＭ１１２は
リード状態となり、設定されたアドレスのデータが出力
される。この出力されたデータは、ＲＡＭイネーブル信
号Ｓ９のトリガ信号によりフリップフロップ回路１１５
・にラッチされる。フリップフロップ回路１１５のラッ
チ内容は、２進全加算器１１３の入力端子Ａ　（Ａｌ、
Ａ２．Ａ３．Ａ４）に帰還されるとともにＤ／Ａ変換器
１１６に入力され、デジタル入力信号に見合った値の出
力電流が出力端子ｆｏｕＴから出力される。Ｄ／Ａ変換
器１１６の出力電流は抵抗Ｒ３０，Ｒ３１，Ｒ３２で電
圧に変換され、入力される画像信号３５（基準色補正板
°１３の読取信号）と差動増幅器１１８によって比較さ
れる。この比較の結果、差動増幅器１１８の出力がハイ
レベルになると２進全加算器１１３に桁上げされ、差動
増幅器１１８の出力がロウレベルになると２進全加算器
１１３には桁上げされない。２進全加算器１１３では、
フリップフロップ回路１１５の出力信号に差動増幅器１
１８の桁上げ分を考慮して演算を行ない、その演算結果
を出力する。ＲＡＭライト信号Ｓ７がハイレベルからロ
ウレベルになると、データセレクタ・マルチプレクサ１
１４の入力端子Ａ　（ＩＡ、２Ａ、３Ａ。3A, 4A) can be output. Therefore, the output signal of the binary full adder 113 is input to the input terminals A (1A, 2A, 3A, 4A). RAM write signal S
7 is at a high level, the write enable terminal WE of the RAM 112 is at a high level, and at this time, the RAM enable signal S9 is at a low level, so the RAM 112 enters a read state and data at the set address is output. This output data is transferred to the flip-flop circuit 115 by the trigger signal of the RAM enable signal S9.
・It is latched to. The latched contents of the flip-flop circuit 115 are the input terminal A (Al,
A2. A3. A4) and is input to the D/A converter 116, and an output current having a value commensurate with the digital input signal is output from the output terminal fouT. The output current of the D/A converter 116 is converted into a voltage by resistors R30, R31, and R32, and is compared with the input image signal 35 (read signal of the reference color correction plate 13) by the differential amplifier 118. As a result of this comparison, when the output of the differential amplifier 118 becomes high level, it is carried to the binary full adder 113, and when the output of the differential amplifier 118 becomes low level, it is not carried to the binary full adder 113. In the binary full adder 113,
Differential amplifier 1 is connected to the output signal of flip-flop circuit 115.
The calculation is performed taking into account the carry amount of 18, and the calculation result is output. When the RAM write signal S7 changes from high level to low level, data selector/multiplexer 1
14 input terminals A (IA, 2A, 3A.

４Ａ＞の値が出力端子Ｙ　（ＩＹ、２Ｙ、３Ｙ、４Ｙ）
に出力可能となる。このとき、ＲＡＭ１１２のライトイ
ネーブル端子ＷＥもロウレベルとなっているので、出力
端子Ｙ　（１Ｙ、２Ｙ、３Ｙ、４Ｙ）のデータはＲＡＭ
Ｉ　１２内に書込まれる。基本クロックパルスＳ６のタ
イミングによりＲＡＭ１１２のアドレスは「＋１ｊづつ
カウントされていくので、次のタイミングパルスＳＨが
くるまでにＲＡＭ１１２内のデータはシェーディング補
正用データ値に幽換えられる。4A> value is output terminal Y (IY, 2Y, 3Y, 4Y)
It becomes possible to output to. At this time, the write enable terminal WE of the RAM 112 is also at a low level, so the data on the output terminals Y (1Y, 2Y, 3Y, 4Y) is stored in the RAM.
Written in I12. Since the address of the RAM 112 is counted by +1j according to the timing of the basic clock pulse S6, the data in the RAM 112 is replaced with the shading correction data value by the time the next timing pulse SH arrives.

このようにして、タイミングパルスＳＨがくるたびにＲ
ＡＭ１１２のデータを読出し、基準色補正板１３による
シェーディング補正用データ値と演算を行ない、その演
算結果を再びＲＡＭ１１２に書込むという過程を繰返す
ことにより、ＲＡＭ１１２のデータは最終的には蛍光灯
１６の分光特性およびラインセンサ２２の感光部のばら
つきなどを考慮したシェーディング補正用データ直が書
込まれる。ＲＡＭ１１２でのシェーディング補正用デー
タ値の書換えは、原稿０が原稿検知器２７を通過してか
ら開始され、原稿読取位置１２に到達するまでに終了す
るような回路構成になっている。そして、原稿Ｏが搬送
されるたびごとにＲＡＭ１１２内のシェーディング補正
用データ値が書換えられる。In this way, each time the timing pulse SH comes, R
By repeating the process of reading out the data in the AM 112, performing calculations on the shading correction data value by the reference color correction plate 13, and writing the calculation results back into the RAM 112, the data in the RAM 112 is finally used as the data for the fluorescent lamps 16. Direct shading correction data is written in consideration of spectral characteristics, variations in the photosensitive portion of the line sensor 22, and the like. The circuit configuration is such that rewriting of the shading correction data value in the RAM 112 is started after the document 0 passes the document detector 27 and is completed by the time the document 0 reaches the document reading position 12. The shading correction data values in the RAM 112 are rewritten each time the original O is transported.

次に、原稿Ｏの画像を読み始めた状態゛から説明する。Next, a description will be given of the state in which the image of document O is started to be read.

セレクト信号Ｓ８がロウレベルになると、データセレク
タ・マルチプレクサ１１４のセレクト端子Ｓはロウレベ
ルとなり、出力端子Ｙ（ＩＹ。When the select signal S8 becomes low level, the select terminal S of the data selector/multiplexer 114 becomes low level, and the output terminal Y (IY) becomes low level.

２Ｙ、３Ｙ、４Ｙ）に入力端子Ａ　（１Ａ、２Ａ。2Y, 3Y, 4Y) to input terminal A (1A, 2A.

３Ａ、４Ａ）の状態を出力可能となる。ＲＡＭライト信
号Ｓ７がハイレベルになると、ＲＡＭ１１２のライトイ
ネーブル端子ＷＥはハイレベルとなり、このときＲＡＭ
イネーブル信号Ｓ９はロウレベルになるので、ＲＡＭ１
１２はリード状態となり、設定されたアドレスのシェー
ディング補正用データが出力される。この出力されたデ
ータは、ＲＡＭイネーブル信号Ｓ９のトリガ信号により
フリップフロップ回路１１５にラッチされる。フリップ
フロップ回路１１５のラッチ内容は、２進全加算器１１
３の入力端子Ａ　（Ａ１．Ａ２．Ａ３゜Ａ４）に帰還さ
れるとともにＤ／Ａ変換器１１６に入力される。Ｄ／Ａ
変換器１１６の出力電流は抵抗Ｒ３０，Ｒ３１，Ｒ３２
で電圧に変換され、デマルチプレクサ１１７および差動
増幅器１１８の非反転入力端子に入力される。画像信号
Ｓ５は差動増幅器１１８の反転入力端子に入力されるが
、このとき反転入力端子の電位の方が非反転入力端子の
電位よりも高いので、差動増幅器１１８の出力はロウレ
ベルとなり、２進全加算器１１３への桁上げは生じない
。デマルチプレクサ１１７は、原稿濃度切換信号Ｓ１０
．Ｓ１１により出力端子Ｘが入力端子ＸＯ，Ｘ１．Ｘ２
．Ｘ３（７）いｆれがとオン状態になる。デマルチプレ
クサ１１７の出、力信号は差動増幅器１１９の非反転入
力端子に入力されて、反転入力端子に入力される画像信
号Ｓ５（原稿Ｏの読取信号）と比較され、その結果、差
動増幅器１１９の出力には原稿読取り画像信号にシェー
ディング補正を施した画像信号が現″われる。3A, 4A) can be output. When the RAM write signal S7 becomes high level, the write enable terminal WE of the RAM 112 becomes high level, and at this time, the RAM
Since the enable signal S9 becomes low level, RAM1
12 is in a read state, and the shading correction data of the set address is output. This output data is latched into the flip-flop circuit 115 by the trigger signal of the RAM enable signal S9. The latched contents of the flip-flop circuit 115 are as follows:
The signal is fed back to the input terminal A (A1.A2.A3°A4) of No. 3 and is also input to the D/A converter 116. D/A
The output current of converter 116 is controlled by resistors R30, R31, R32.
The signal is converted into a voltage at the terminal 1 and input to the non-inverting input terminals of the demultiplexer 117 and the differential amplifier 118. The image signal S5 is input to the inverting input terminal of the differential amplifier 118, but at this time, since the potential of the inverting input terminal is higher than the potential of the non-inverting input terminal, the output of the differential amplifier 118 becomes low level, and the 2 A carry to the base full adder 113 does not occur. The demultiplexer 117 outputs a document density switching signal S10.
．． S11 causes the output terminal X to become the input terminal XO, X1 . X2
．． When X3(7) is turned on, it turns on. The output signal of the demultiplexer 117 is input to the non-inverting input terminal of the differential amplifier 119, and is compared with the image signal S5 (read signal of original O) input to the inverting input terminal. At the output of 119, an image signal obtained by applying shading correction to the original read image signal appears.

第１４図は前記シェーディング補正回路５０による画像
信号の補正方法を示す。図中の波形はうインセンサ２２
からの画像信号を前記増幅回路４８で増幅した後の信号
を示している。この信号は１ライン出力時間のタイミン
グパルスＳＨの１周明分の波形である。１２１は原稿を
読取った画像信号の波形、１２２はその画像信号を補正
するためのシェーディング波形を示す。上記画像信号の
波形がシェーディング波形よりも大きいところではハイ
レベルの出力が得られ、また上記画像信号の波形がシェ
ーディング波形よりも小さいところではロウレベルの出
力が得られる。前述した画像信号の補正方法を用いるこ
とにより、積分回路で演算を行なわせたものと同様の効
果が得られる。FIG. 14 shows a method of correcting an image signal by the shading correction circuit 50. Waveform crawl-in sensor 22 in the figure
The image signal obtained by amplifying the image signal from the amplifier circuit 48 is shown. This signal is a waveform of one cycle of the timing pulse SH for one line output time. Reference numeral 121 indicates a waveform of an image signal obtained by reading a document, and reference numeral 122 indicates a shading waveform for correcting the image signal. A high level output is obtained where the image signal waveform is larger than the shading waveform, and a low level output is obtained where the image signal waveform is smaller than the shading waveform. By using the image signal correction method described above, an effect similar to that obtained by performing calculations using an integrating circuit can be obtained.

次に、原稿の濃淡に対する読取濃度切換え方法について
説明する。第１１図において、原稿濃度切換信号ｓ１ｏ
、ｓｉｉはマイクロプロセッサ４１から出力される。デ
マルチプレクサ１１７の動作は、セレクト入力端子Ａ、
Ｂが共にロウレベルのとき出力端子Ｘは入力端子ＸＯと
オン状態となり、セレクト入力端子ＡがハイレベルでＢ
がロウレベルのとき出力端子Ｘは入力端子×１とオン状
態となり、セレクト入力端子ＡがロウレベルでＢがハイ
レベルのとき出力端子Ｘは入力端子×２とオン状態とな
り、セレクト入力端子Ａ、Ｂが共にハイレベルのとき出
力端子×は入力端子×３とオン状態となる。濃度の薄い
原稿を読取るには原稿濃度読取スイッチ６２をライト状
態にセットする。Next, a method of switching the reading density according to the density of the original will be explained. In FIG. 11, the original density switching signal s1o
, sii are output from the microprocessor 41. The operation of the demultiplexer 117 is as follows: select input terminal A,
When B are both low level, output terminal X and input terminal XO are in the on state, and when select input terminal A is high level, B
When is at low level, output terminal When both are at high level, output terminal x and input terminal x3 are in an on state. To read a low density original, set the original density reading switch 62 to the light state.

すると、デマルチプレクサ１１７のセレクト入力端子Ａ
、Ｂの選択により出力端子×は入力端子×２の値を出力
する。これにより、差動増幅器１１９の基準入力は低く
おさえられるので、第１４図のシェーディング波形１２
２のレベルが低くなり、差動増幅器１１９の出力は大と
なる。また、濃度の濃い原稿を読取るには原稿濃度読取
スイッチ６２をダーク状態にセットする。すると、デマ
ルチプレクサ１１７のセレクト入力端子Ａ、Ｂの選択に
より出力端子Ｘは入力端子ｘＯの値を出力する。Then, the select input terminal A of the demultiplexer 117
, B, the output terminal x outputs the value of the input terminal x2. As a result, the reference input of the differential amplifier 119 is kept low, so the shading waveform 12 in FIG.
2 becomes low, and the output of the differential amplifier 119 becomes large. Further, in order to read a document with a high density, the document density reading switch 62 is set to the dark state. Then, by selecting the select input terminals A and B of the demultiplexer 117, the output terminal X outputs the value of the input terminal xO.

これにより、差動増幅器１１９の基準入力は高くなるの
で、第１４図のシェーディング波形１２２のレベルが高
くなり、差動増幅器１１９の出力は小となる。ざらに、
基準濃度の原稿を読取るには原稿濃度読取スイッチ６２
をノーマル状態にセットする。すると、デマルチプレク
サ１１７のセレクト入力端子Ａ、Ｂの選択により出力端
子×は入力端子×１の値を出力する。これにより、差動
増幅器１１９の基準入力は上記ライト状態とダーク状態
との間の値となるので、差動増幅器１１９の出力は上記
ライト状態とダーク状態との間のレベルとなる。As a result, the reference input of the differential amplifier 119 becomes high, so the level of the shading waveform 122 in FIG. 14 becomes high, and the output of the differential amplifier 119 becomes low. Roughly,
To read a document with a standard density, press the document density reading switch 62.
Set to normal state. Then, by selecting the select input terminals A and B of the demultiplexer 117, the output terminal x outputs the value of the input terminal x1. As a result, the reference input of the differential amplifier 119 has a value between the light state and the dark state, so the output of the differential amplifier 119 has a level between the light state and the dark state.

次に、第１１図における差動増幅器１２０の機能につい
て説明する。可変抵抗Ｒ３３によって差動増幅器１２０
の基準電圧レベルを所定値に設定することにより、画像
信号Ｓ５が差動増幅器１２０の非反転入力端子に入力さ
れているので、差動増幅器１２０の出力信号をマイクロ
プロセッサ４１に入力することにより、蛍光灯１６のオ
ン、オフ状態や光量の状態を検出することができる。す
なわち、この回路で前記蛍光灯光量検出回路６５を構成
している。Next, the function of the differential amplifier 120 in FIG. 11 will be explained. Differential amplifier 120 by variable resistor R33
Since the image signal S5 is input to the non-inverting input terminal of the differential amplifier 120 by setting the reference voltage level of the differential amplifier 120 to a predetermined value, by inputting the output signal of the differential amplifier 120 to the microprocessor 41, It is possible to detect the on/off state of the fluorescent lamp 16 and the state of the amount of light. That is, this circuit constitutes the fluorescent lamp light amount detection circuit 65.

第１５図は第４図におけるレフトマージンカウント回路
５８を詳細に示すものである・ターなわち・１３１はレ
フトマージンカウント値の初期設定値をセットするため
のディップスイッチ、１３２はデータラインを直流電圧
＋５Ｖにプルアップするためのブロック抵抗素子である
。上記ディップスイッチ１３１の値は、４ビツト２進カ
ウンタ１３３．１３４の各データ入力端子Ａ、Ｂ’、Ｃ
，Ｄに入力されている。上記カウンタ１３３のキャリア
ウド端子ＣＯはカウンタ１３４のイネーブル端子ＥＴに
接続されており、カウンタ１３３からカウンタ１３４へ
の桁上げを行なっている。上記カウンタ１３３．１３４
の各ロード端子りにはタイミングパルスＳＨが入力され
る。上記カウンタ１３４の出力端子ＱＤは、カウンタ１
３３．１３４の各イネーブル端子ＥＰに接続されるとと
もに、インバータ回路１３５を介してＤタイプフリップ
フロラフ回路１３６のクロック端子ＣＫに接続されてい
る。上記カウンタ１３３．１３４は、そのクロック端子
ＣＫにクロックパルスＣＰが入力されることにより動作
する。上記フリップフロップ回路１３６のデータ入力端
子りは直流電圧＋５ｖにプルアップされている。上記フ
リップフロップ回路１３６の出力端子Ｑは、Ｄタイプフ
リップフロラフ回路１３７のデータ入力端子りに接続さ
れている。上記フリップフロップ回路１３６の出力端子
Ｑからは水平同期信号Ｈ８Ｃが出力される。上記フリッ
プフロップ回路１３７は、そのクロック端子ＧＫにクロ
ックパルスＣＰが入力されることにより動作する。上記
フリップフロップ回路１３７の出力端子Ｑは、フリップ
フロップ回路１３６のクリア端子ＣＬＲに接続されると
ともに、４ビット２進カウンタ１３８．１３９．１４０
の各ロード端子りに接続されている。上記カウンタ１３
８のデータ入力端子Ａ、Ｂ、Ｃ，Ｄはそれぞれ接地され
ている。上記カウンタ１３９のデータ入力端子Ａ、Ｂは
直流電圧＋５■にプルアップされ、データ入力端子Ｃ，
Ｄは接地されている。上記カウンタ１４０のデータ入力
端子Ａ、［）は直流電圧＋５Ｖにプルアップされ、デー
タ入力端子Ｂ、Ｃは接地されている。上記カウンタ１３
８．１３９゜１４０は・キャリアウド端子ＣＯをイネー
ブル端子ＥＴに接続することにより桁上げを行なってい
る。上記カウンタ１３８，１３９，１４０は、そのクロ
ック端子ＣＫにクロックパルスＣＰが入力されることに
より動作する。上記カウンタ１４０のキャリアラ１へ端
子ｃｏは、インバータ回路１４１を介してカウンタ１３
８．１３９．１４０の各イネーブル端子ＥＰに接続され
ている。上記カウンタ１３８の出力端子ＱＣからはスト
ロ−ブパルスＳＴ８が出力される。このストローブパル
スＳＴＢが出力されている期間中、画像信号は有効デー
タとなる。FIG. 15 shows in detail the left margin count circuit 58 in FIG. This is a block resistance element for pulling up to +5V. The value of the dip switch 131 is determined by each data input terminal A, B', C of the 4-bit binary counter 133, 134.
, D. The carry terminal CO of the counter 133 is connected to the enable terminal ET of the counter 134, and carries up from the counter 133 to the counter 134. Above counter 133.134
A timing pulse SH is input to each load terminal. The output terminal QD of the counter 134 is connected to the counter 1
33 and 134, and is also connected to a clock terminal CK of a D-type flip-flop circuit 136 via an inverter circuit 135. The counters 133 and 134 operate by inputting a clock pulse CP to their clock terminals CK. The data input terminal of the flip-flop circuit 136 is pulled up to a DC voltage of +5V. The output terminal Q of the flip-flop circuit 136 is connected to the data input terminal of a D-type flip-flop circuit 137. A horizontal synchronizing signal H8C is output from the output terminal Q of the flip-flop circuit 136. The flip-flop circuit 137 operates by inputting a clock pulse CP to its clock terminal GK. The output terminal Q of the flip-flop circuit 137 is connected to the clear terminal CLR of the flip-flop circuit 136, and the output terminal Q of the flip-flop circuit 137 is connected to the clear terminal CLR of the flip-flop circuit 136.
are connected to each load terminal. Above counter 13
8 data input terminals A, B, C, and D are each grounded. Data input terminals A and B of the counter 139 are pulled up to DC voltage +5■, and data input terminals C and B are pulled up to DC voltage +5■.
D is grounded. Data input terminals A and [) of the counter 140 are pulled up to a DC voltage of +5V, and data input terminals B and C are grounded. Above counter 13
8.139°140 performs a carry by connecting the carrier terminal CO to the enable terminal ET. The counters 138, 139, and 140 operate by inputting a clock pulse CP to their clock terminals CK. The terminal co of the counter 140 is connected to the carrier 1 of the counter 13 via an inverter circuit 141.
8.139.140 are connected to each enable terminal EP. A strobe pulse ST8 is output from the output terminal QC of the counter 138. During the period when this strobe pulse STB is output, the image signal becomes valid data.

次に、このような構成において、レフトマージンのカウ
ント動作を第１６図に示すタイミングチャートを参照し
て説明する。ラインセンサ２２からの１ライン出力画素
数は前述したように３６８４画素分となる。ラインセン
サ２２は、タイミングパルスＳＨのタイミングにより最
初に３２画素のダミー出力と画像信号出力の後に４画素
のダミー出力を行なうようになっている。本装置では画
像読取幅は２１９８膚としているので、画素信号の有効
分は２１６バイト、すなわち３４５６画素となる。カウ
ンタ１３３．１３４により時間ｔ１をカウントし、画素
データのうち３２画素のダミー分と無効データを切捨て
てレフトマージンの調整を行なっている。時間ｔ１をカ
ウント後に水平同期信号Ｈ８Ｃを出力している。カウン
タ１３８゜１３９．１４０によりストローブパルスＳＴ
Ｂを出力し、画像読取幅２１９ｍｍを出力し終えるとカ
ウンタ１３８，１３９，１４０はカウント動作を停止す
るので、次のタイミングパルスＳＨがくるまでの時間ｔ
２の間、無効データと４画素のダミー分の切捨てを行な
っている。こうすることにより、画像読取幅以外から読
取った画素信号を外部装置へ送ることもなくなり、外部
装置においては有効画素データ分のみを新めで選別する
ような回路構成を持たせる必要はなくなる。Next, in such a configuration, the left margin counting operation will be explained with reference to the timing chart shown in FIG. 16. The number of pixels output per line from the line sensor 22 is 3684 pixels as described above. The line sensor 22 is configured to first output dummy outputs for 32 pixels and image signals, and then output dummy outputs for 4 pixels, depending on the timing of the timing pulse SH. In this device, the image reading width is 2198 pixels, so the effective portion of the pixel signal is 216 bytes, or 3456 pixels. Counters 133 and 134 count time t1, and the left margin is adjusted by discarding 32 dummy pixels and invalid data from the pixel data. After counting time t1, horizontal synchronizing signal H8C is output. Strobe pulse ST by counter 138゜139.140
After outputting B and finishing outputting the image reading width of 219 mm, the counters 138, 139, and 140 stop counting, so the time t until the next timing pulse SH comes
During the period 2, invalid data and dummy portions of 4 pixels are truncated. By doing this, it is no longer necessary to send pixel signals read from areas other than the image reading width to the external device, and there is no need for the external device to have a circuit configuration that newly selects only valid pixel data.

第１７図および第１８図は本装置で使用しているコマン
ドおよびステータスの詳細を示している。FIGS. 17 and 18 show details of commands and statuses used in this device.

第１７図のＳＲ１，ＳＲ２，８Ｒ３は第１８図中のステ
ータス１、ステータス２、ステータス３に対応するステ
ータス要求コ゛マント、ＳＳＴは本装置に対して原稿の
読取開始を指示するコマンドである。第１８図において
、原稿読取濃度は原稿濃度読取スイッチ６２がどの状態
であるかを示すステータス、原稿セットは原稿Ｏが原稿
挿入部２に挿入されたことを検知したことを示すステー
タス、ウオームアツプ中は本装置が原稿Ｏを読取るのに
最良の状態に進行中であることを示すステータス、蛍光
灯切れは蛍光灯１６の光量が原稿Ｏを読取れる限界より
も下まわったことや蛍光灯１６が切れたことを示すステ
ータス、原稿ジャムは搬送路６内で原稿Ｏがジャムした
ことを示すステータス１．８／１６変換は原稿読取解像
度を８ドツト／ＩＭで行なうか１６ドツト／ｍｔａで行
なうかを示すステータスである。SR1, SR2, and 8R3 in FIG. 17 are status request commands corresponding to status 1, status 2, and status 3 in FIG. 18, and SST is a command for instructing this apparatus to start reading a document. In FIG. 18, the document reading density is a status indicating which state the document density reading switch 62 is in, the document set is a status indicating that it has been detected that the document O has been inserted into the document insertion section 2, and the status is indicating that the document is being warmed up. is a status indicating that this device is in the best condition for reading document O, and fluorescent lamp burnout indicates that the light intensity of fluorescent lamp 16 has fallen below the limit that can read document O, or that fluorescent lamp 16 is The status indicates that the document has been cut, and the document jam status indicates that the document O has jammed in the transport path 6. 1. 8/16 conversion determines whether the document reading resolution is 8 dots/IM or 16 dots/mta. This is the status shown.

第１９図および第２０図は本装置を動作させるための制
御用プログラムフローチャートを示しており、第２１図
を参照して説明する。なお、第２１図は搬送路６に対す
る各原稿検知器の位置およびそれら各位置間の原稿搬送
時間を示すもので、Ｐｌは原稿検知器２５の位置、Ｒ２
は原稿検知器２６の位置、Ｒ３は原稿検知器２７の位置
、Ｒ４は原稿検知器２８の位置をそれぞれ示している。FIGS. 19 and 20 show control program flowcharts for operating the present apparatus, which will be explained with reference to FIG. 21. Note that FIG. 21 shows the position of each document detector with respect to the conveyance path 6 and the document conveyance time between these positions, Pl is the position of the document detector 25, and R2
indicates the position of the original detector 26, R3 the position of the original detector 27, and R4 the position of the original detector 28, respectively.

Ｔ１は位置Ｐ１からＲ２までに原稿Ｏが到達するための
時間、Ｔ２は位置Ｐ２からアライニングローラ８の中心
位置までに到達するための時間、Ｔ３はアライニングロ
ーラ８の中心位置から位置Ｐ３までに到達するための時
間、Ｔ４は位置Ｐ３から原稿読取位置１２までに到達す
るための時間、Ｔ５は原稿読取位置１２から位置Ｐ４ま
でに到達するための時間、Ｔ６は位置Ｐ４から排紙ロー
ラ１１の中心位置までに到達するための時間をそれぞれ
示している。T1 is the time it takes for the original O to reach from position P1 to R2, T2 is the time it takes for the document O to reach from position P2 to the center position of aligning roller 8, and T3 is the time from the center position of aligning roller 8 to position P3. T4 is the time it takes to reach the document reading position 12 from the position P3, T5 is the time it takes to reach the document reading position 12 from the document reading position 12, and T6 is the time it takes to reach the document reading position 12 from the position P4. The time it takes to reach the center position is shown respectively.

まず、電源オンから待機状態になるまでの動作について
説明する。いま、電源がオンされるとステップＡ１に進
む。ステップＡ１では、図示しない上部ユニット開閉検
知用スイッチの状態をチェックすることにより、上部ユ
ニットＡが開放状態にあるか否かを判断し、開放状態に
あれば上部ユニットオーブン状態とし、開放状態になけ
ればステップＡ２に進む。ステップＡ２では、各原稿検
知器２５〜２８がオフ状態にあるか否かを判断し、１つ
でもオン状態にあればジャムが生じているものとして原
稿ジャム状態とし、全てオフ状態にあればステップＡ３
に進む。ステップＡ３では、蛍光灯１６の保温用ヒータ
１７をオンし、ステップＡ４に進む。ステップＡ４では
、蛍光灯１６の予熱をオンし、ステップＡ５に進む。ス
テップＡ５では、蛍光灯１６をオンし、ステップ八６に
進む。First, the operation from turning on the power to entering the standby state will be explained. Now, when the power is turned on, the process proceeds to step A1. In step A1, it is determined whether or not the upper unit A is in the open state by checking the state of the upper unit open/close detection switch (not shown). If the upper unit A is in the open state, the upper unit is set to the oven state; If so, proceed to step A2. In step A2, it is determined whether each of the document detectors 25 to 28 is in the off state or not. If even one of the document detectors 25 to 28 is in the off state, it is assumed that a jam has occurred and the document is in a jam state. If all of the document detectors are in the off state, step A3
Proceed to. In step A3, the heat-retaining heater 17 of the fluorescent lamp 16 is turned on, and the process proceeds to step A4. In step A4, preheating of the fluorescent lamp 16 is turned on, and the process proceeds to step A5. In step A5, the fluorescent lamp 16 is turned on, and the process proceeds to step 86.

ステップ八〇では、ソフトタイマに時間ＴＸをセットし
てそのタイマをスタートさせ、ステップＡ７に進む。ス
テップＡ７では、蛍光灯１６が規定の光量に達したか否
かを判断し、達していなければステップ八８に進む。ス
テップ八８では、上記時間Ｔ×を経過したか否かを判断
し、経過していなければ上記ステップＡ７に戻り、経過
していれば異常であると判断してサービスマンコール状
態とする。上記ステップＡ７において、規定の光量に達
していればステップＡ９に進む。ステップＡ９では、蛍
光灯１６をオフし、待機状態とする。In step 80, time TX is set in the soft timer, the timer is started, and the process proceeds to step A7. In step A7, it is determined whether the fluorescent lamp 16 has reached a predetermined amount of light, and if it has not, the process proceeds to step 88. In step 88, it is determined whether or not the above-mentioned time Tx has elapsed. If it has not elapsed, the process returns to step A7, and if it has elapsed, it is determined that there is an abnormality and a serviceman call state is established. In step A7, if the prescribed light amount has been reached, the process proceeds to step A9. In step A9, the fluorescent lamp 16 is turned off and placed in a standby state.

次に、待機状態において原稿Ｑが挿入された場合の動作
について説明する。ステップＡ１０にて位置Ｐ１の原稿
検知器２５がオンされたか否かを判断し、オンされると
原稿Ｏが挿入されたものと判断してステップＡ１１に進
む。ステップＡ１１では、蛍光灯１６をオンし、ステッ
プＡＩ２に進む。ステップＡ１２では、ステッピングモ
ータ２９を正転させることにより、給紙ローラ７を動作
させて挿入された原稿Ｏの搬送を開始し、ステップＡ１
３に進む。ステップＡ１３では、時間Ｔ１遅延させ、ス
テップＡ１４に進む。ステップＡ１４では、位置Ｐ２の
原稿検知器２６がオンになったか否かを判断し、オンし
なければジャムが生じたものと判断して原稿ジャム状態
とし、オンすればステップＡ１５に進む。ステップ・Ａ
１５では、時間Ｔ２遅延させ、ステップＡ１６に進む。Next, the operation when the document Q is inserted in the standby state will be described. In step A10, it is determined whether or not the document detector 25 at position P1 is turned on. If it is turned on, it is determined that the document O has been inserted, and the process proceeds to step A11. In step A11, the fluorescent lamp 16 is turned on, and the process proceeds to step AI2. In step A12, the stepping motor 29 is rotated forward to operate the paper feed roller 7 to start conveying the inserted original O, and in step A1
Proceed to step 3. In step A13, the process is delayed by a time T1, and the process proceeds to step A14. In step A14, it is determined whether or not the document detector 26 at position P2 is turned on. If it is not turned on, it is determined that a jam has occurred and the document is jammed. If it is turned on, the process proceeds to step A15. Step A
In step A15, the process is delayed for a time T2 and proceeds to step A16.

ステップＡ１６では、原稿セットステータスをセットす
るとともにステッピングモータ２９をオフし、ステップ
Ａ１７に進む。ステップＡ１７では、読取開始コマンド
を受信したか否かを判断し、受信するとステップＡ１８
に進む。ステップＡ１８では、ステッピングモータ２９
を逆転させることにより、アライニングローラ８、搬送
ローラ９および排紙ローラ１１を動作させて再び原稿０
の搬送を行ない、ステップＡ１９に進む。ステップＡ１
９では、時間Ｔ３遅延させ、ステップＡ２０に進む。ス
テップＡ２０では、位置Ｐ３の原稿検知器２７がオンし
たか否かを判断し、オンしなければジャムが生じたもの
と判断して原稿ジャム状態とし、オンすればステップＡ
２１に進む。ステップＡ２１では、時間Ｔ４遅延させ、
ステップＡ２２に進む。ステップＡ２２では、原稿０の
読取りを開始し、ステップＡ２３に進む。ステップＡ２
３では、原稿検知器２７がオンしてから所定時間Ｔｏ　
（最大長の原稿が原稿検知器２７を通過するのに必要な
時間）経過したか否かを判断し、経過していればジャム
が生じたものと判断して原稿ジャム状態とし、経過して
いなければステップＡ２４に進む。ステップＡ２４では
、位＠Ｐ３の原稿検知器２７がオフしたか否かを判断し
、オフしていなければ上記ステップＡ２２に戻って読取
りを継続し、オフしていればステップＡ２５に進む。In step A16, the document setting status is set and the stepping motor 29 is turned off, and the process proceeds to step A17. In step A17, it is determined whether or not a reading start command has been received, and if it has been received, step A18
Proceed to. In step A18, the stepping motor 29
By reversing the original 0, the aligning roller 8, conveyance roller 9, and paper ejection roller 11 are operated, and the original 0 is again operated.
After that, the process proceeds to step A19. Step A1
In step 9, the process is delayed for a time T3 and the process proceeds to step A20. In step A20, it is determined whether or not the document detector 27 at position P3 is turned on. If it is not turned on, it is determined that a jam has occurred and the document is in a jammed state. If it is turned on, step A20 is performed.
Proceed to step 21. In step A21, delay time T4,
Proceed to step A22. In step A22, reading of document 0 is started, and the process proceeds to step A23. Step A2
3, the predetermined time To after the document detector 27 is turned on.
It is determined whether the time required for the maximum length document to pass through the document detector 27 has elapsed, and if it has elapsed, it is determined that a jam has occurred and the document is in a jam state. If not, proceed to step A24. In step A24, it is determined whether or not the document detector 27 at position @P3 is turned off. If it is not turned off, the process returns to step A22 to continue reading, and if it is turned off, the process proceeds to step A25.

ステップＡ２５では、時間７４Ｍ延させ、ステップＡ２
６に進む。ステップＡ２６では、原稿Ｏの読取りを終了
するとともに蛍光灯１６をオフし、さらに原稿セットス
テータスを解除し、ステップＡ２７に進む。ステップＡ
２７では、時間Ｔ５遅延させ、ステップＡ２８に進む。In step A25, the time is extended by 74M, and step A2
Proceed to step 6. In step A26, reading of the document O is finished, the fluorescent lamp 16 is turned off, and the document set status is canceled, and the process proceeds to step A27. Step A
In step A27, the process is delayed for a time T5 and proceeds to step A28.

ステップＡ２８では、位置Ｐ４の原稿検知器２８がオフ
したか否かを判断し、オフしなければジャムが生じたも
のと判断して原稿ジャム状態とし、オフしていればステ
ップＡ２９に進む。ステップＡ２９では、時間Ｔ６遅延
させ、ステップＡ３０に進む。ステップＡ３０では、ス
テッピングモータ２９をオフし、待機状態に戻る。In step A28, it is determined whether or not the document detector 28 at position P4 is turned off. If it is not turned off, it is determined that a jam has occurred and the document is jammed, and if it is turned off, the process advances to step A29. In step A29, the process is delayed for a time T6 and the process proceeds to step A30. In step A30, the stepping motor 29 is turned off and the process returns to the standby state.

なお、第２０図（ａ）（ｂ）（ｃ）は前記上部ユニット
オーブン状態、原稿ジャム状態、サービスマンコール状
態の処理を示すフローチャートである。Note that FIGS. 20(a), 20(b), and 20(c) are flowcharts showing processing in the upper unit oven state, document jam state, and serviceman call state.

［発明の効果］ 以上詳述したように本発明によれば・光源としての放電
灯の表面に薄膜状のシート抵抗を形成し、このシート抵
抗に電流を流すことにより、シート抵抗から発生するジ
ュール熱などによって上記放電灯の管壁温度を制御する
ことにより、放電灯の周囲に余分な空間を設けることな
く、保温ヒータと同等の機能が得られる画像読取装置を
提供できる。[Effects of the Invention] As detailed above, according to the present invention, a thin sheet resistance is formed on the surface of a discharge lamp as a light source, and by passing a current through this sheet resistance, the joules generated from the sheet resistance are reduced. By controlling the temperature of the tube wall of the discharge lamp using heat or the like, it is possible to provide an image reading device that can obtain the same function as a heat-retaining heater without providing an extra space around the discharge lamp.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明の一実施例を説明するためのもので、第１図
は画像読取装置の縦断側面図、第２図は第１図において
上部ユニットを開放して示す図、第３図は画像読取部分
を詳細に示す図、第４図は制御回路の構成を示すブロッ
ク図、第５図は第４図における入力、出力ボートの部分
を詳細に示すブロック図、第６図は蛍光灯の管壁温度を
制御する装置とその制御部を示す図、第７図は管壁温度
の制御例を説明するためのタイミングチャート、第８図
は温度検出回路の構成図、第９図は第４図における増幅
回路およびサンプルホールド回路を詳細に示す構成図、
第１０図はサンプルホールド回路の動作を説明するため
のタイミングチャート、第１１図は第４図におけるシェ
ーディング補正回路を詳細に示す構成図、第１２図およ
び第１３図はシェーディング補正回路の動作を説明する
ためのタイミングチャート、第１４図はシェーディング
補正回路による画像信号の補正方法を説明するための図
、第１５図は第４図におけるレフトマージンカウント回
路を詳細に示す構成図、第１６図はレフトマージンカウ
ント回路の動作を説明するためのタイミングチャート、
第１７図および第１８図はコマンドおよびステータスを
詳細に示す図、第１９図および第２０図は全体的な動作
を説明するための制御用プログラムフローチャート、第
２１図は搬送路に対する各原稿検知器の位置およびそれ
らの各位置間の原稿搬送時間を示す図である。 Ｏ・・・・・・原稿（被読取物）、２・・・・・・原稿
挿入部、３・・・・・・原稿排出部、６・・・・・・搬
送路、１６・・・・・・蛍光灯（放電灯）、１７・・・
・・・シート抵抗、２２・・・・・・ラインセンサ（光
電変換器）、３６・・・・・・サーミスタ（感温抵抗素
子）、６３・・・・・・温度検出回路、７２・・・・・
・ヒータ制御回路。 ・　出願人代理人　　弁理士　鈴　江　武　彦第３図 第５図 第８図 第７図 第１５図 （ａ） 第１９図 （ｂ） 第１９図 （Ｃ） 第１９図 第２０図 、原横９０ 第２７図The drawings are for explaining one embodiment of the present invention, and FIG. 1 is a vertical side view of an image reading device, FIG. 2 is a view showing the upper unit in FIG. 1 opened, and FIG. 3 is an image Figure 4 is a block diagram showing the configuration of the control circuit. Figure 5 is a block diagram showing the input and output ports in Figure 4 in detail. Figure 6 is a fluorescent lamp tube. 7 is a timing chart for explaining an example of controlling the tube wall temperature, FIG. 8 is a configuration diagram of a temperature detection circuit, and FIG. 9 is a diagram showing the control unit thereof. A configuration diagram showing details of the amplifier circuit and sample hold circuit in
FIG. 10 is a timing chart for explaining the operation of the sample and hold circuit, FIG. 11 is a block diagram showing details of the shading correction circuit in FIG. 4, and FIGS. 12 and 13 are for explaining the operation of the shading correction circuit. 14 is a diagram for explaining the method of correcting the image signal by the shading correction circuit. FIG. 15 is a detailed configuration diagram of the left margin count circuit in FIG. Timing chart to explain the operation of the margin count circuit,
FIGS. 17 and 18 are diagrams showing commands and status in detail, FIGS. 19 and 20 are control program flowcharts to explain the overall operation, and FIG. 21 is a diagram showing each document detector for the transport path. FIG. 3 is a diagram showing the positions of and the document conveyance time between those positions. O... Original (object to be read), 2... Original insertion section, 3... Original discharge section, 6... Conveyance path, 16... ...Fluorescent lamp (discharge lamp), 17...
... Sheet resistance, 22 ... Line sensor (photoelectric converter), 36 ... Thermistor (temperature-sensitive resistance element), 63 ... Temperature detection circuit, 72 ... ...
・Heater control circuit.・ Applicant's representative Patent attorney Takehiko Suzue Figure 3 Figure 5 Figure 8 Figure 7 Figure 15 (a) Figure 19 (b) Figure 19 (C) Figure 19 Figure 20, Hara side 90 Figure 27

Claims (6)

【特許請求の範囲】[Claims] （１）放電灯からの光を被読取物に照射し、被読取物か
らの光を光電変換器によって光電変換することにより、
被読取物上の画像を読取る画像読取装置において、前記
放電灯の表面に薄膜状のシート抵抗を形成し、このシー
ト抵抗に電流を流すことにより、シート抵抗から発生す
るジュール熱などによって前記放電灯の管壁温度を制御
するようにしたことを特徴とする画像読取装置。(1) By irradiating the object to be read with light from a discharge lamp and photoelectrically converting the light from the object by a photoelectric converter,
In an image reading device that reads an image on an object to be read, a thin sheet resistance is formed on the surface of the discharge lamp, and by passing a current through the sheet resistance, the discharge lamp is heated by Joule heat generated from the sheet resistance. An image reading device characterized in that the temperature of the tube wall of the tube is controlled. （２）前記シート抵抗は、放電灯の表面全域または一部
にクランク状あるいはＳ字状に形成されていることを特
徴とする特許請求の範囲第１項記載の画像読取装置。(2) The image reading device according to claim 1, wherein the sheet resistance is formed in a crank shape or an S-shape over the entire surface or a part of the surface of the discharge lamp. （３）前記シート抵抗は、放電灯の表面に金属を真空蒸
着させることにより形成したものである特許請求の範囲
第１項記載の画像読取装置。(3) The image reading device according to claim 1, wherein the sheet resistance is formed by vacuum-depositing metal on the surface of a discharge lamp. （４）前記金属はＡｌあるいはＣｒ−Ａｕなどである特
許請求の範囲第３項記載の画像読取装置。(4) The image reading device according to claim 3, wherein the metal is Al, Cr-Au, or the like. （５）前記シート抵抗は、放電灯の表面に誘電体物質を
真空蒸着させることにより形成したものである特許請求
の範囲第１項記載の画像読取装置。(5) The image reading device according to claim 1, wherein the sheet resistance is formed by vacuum-depositing a dielectric material on the surface of a discharge lamp. （６）前記放電灯は蛍光灯である特許請求の範囲第１項
記載の画像読取装置。(6) The image reading device according to claim 1, wherein the discharge lamp is a fluorescent lamp.