JPS6223667A - Picture reader - Google Patents

Abstract

PURPOSE:To miniaturize an entire reader and to improve the operability by receiving an original while its picture face is set upward and discharging the original read already to the upper face of an enclosure while the picture face is set downward. CONSTITUTION:An original loading section 2 at the lower position of the left side face (front face) and an original discharge section 3 at the upper face rear position are formed respectively. Then a carrying path 6 carrying an original O loaded from the original loading section 2 and leading the original while original is turned over at a carrying end part is formed between the said original loading part 2 and the original discharge part 3. Thus, the original is received while its picture face is set upward and the original is read in the state, and the original read already is turned over and discharged to the upper face of the case while the picture face is set downward so as to the part being conventionally occupied by a paper discharge tray. Thus, the entire reader is miniaturized, the exclusive space is narrowered and the operability is improved.

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、原稿の画像を光学的に読取る画像読取装置に
関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an image reading device that optically reads an image of a document.

［発明の技術的背景とその問題点］ 一般に、この種のｉｉ！ｉＷ１読取装置においては、光
源からの光をＩｊｉＨｌに照射し、その反射光をＣＯＤ
ラインセンサなどの光電変換器によって光電変換し、画
像信号として処理したのち出力されるようになっている
。この場合、原稿を移動させながら原稿を走査する原稿
移動方式のものと、原稿は固定しておき、光源および光
電変換器を含む光学系を移動させながら原稿を走査する
原稿固定方式のもとがあるが、以下の説明では原稿移動
方式の場合について述べる。[Technical background of the invention and its problems] In general, this type of ii! In the iW1 reader, light from a light source is irradiated onto IjiHl, and the reflected light is COD
The signal is photoelectrically converted by a photoelectric converter such as a line sensor, processed as an image signal, and then output. In this case, there are two types: the original moving method, which scans the original while moving it, and the original fixed method, which fixes the original and scans the original while moving the optical system including the light source and photoelectric converter. However, in the following explanation, the case of the original moving method will be described.

ところで、原稿移動方式の画像読取装置においては、一
般に筺体の一端側（たとえば右側面）から原稿をその画
像面を下にした状態で受入れて搬送し、他端側（たとえ
ば左側面）から原稿を排出するようになっている。すな
わち、従来の画像読取装置は、その一端側に原稿手差し
ガイドが、他端側に原稿排紙トレイが設けられ、手差し
ガイドから排紙トレイまでの原稿搬送経路が直線状とな
るように構成されている。しかし、このような構成であ
ると、装置の両端部（左右）に手差しガイドと排紙トレ
イがそれぞれ突出した形状となるので、装置全体が大形
化して操作性にも劣り、また専有スペースも広く必要と
するなどの問題があつた。さらに、原稿をその画像面を
下にして受入れる方式であるため、原稿の内容を目視確
認することができず、非常に不便で操作性にも劣ってい
た。Incidentally, in an image reading device that uses an original moving method, the original is generally received and conveyed with its image side facing down from one end of the housing (for example, from the right side), and the original is transported from the other end (for example, from the left side). It is designed to be discharged. In other words, a conventional image reading device is configured such that a manual document feed guide is provided at one end and a document output tray is provided at the other end, and the document conveyance path from the manual feed guide to the document output tray is linear. ing. However, with this configuration, the manual feed guide and paper output tray protrude from both ends (left and right) of the device, making the entire device large and difficult to operate, and also taking up a lot of space. There were problems such as the need for widespread use. Furthermore, since the document is accepted with its image side facing down, the content of the document cannot be visually confirmed, which is very inconvenient and has poor operability.

［発明の目的］ 本発明は上記事情に鑑みてなされたもので、その目的と
するところは、装置全体の小形化が図れ、専有スペース
も広く必要とせず、しかも操作性の向上が図れる画像読
取装置を提供することにある。[Object of the Invention] The present invention has been made in view of the above circumstances, and its purpose is to provide an image reading device that can reduce the size of the entire device, does not require a large dedicated space, and can improve operability. The goal is to provide equipment.

［発明の概要］ 本発明は上記目的を達成するために、原稿をその画像面
を上にした状態で受入れて、その状態で読取可能とし、
読取りを終了した原稿は画像面を下にした状態で筺体の
上面へ排出するように構成したものである。[Summary of the Invention] In order to achieve the above object, the present invention allows a document to be received with its image side facing up and read in that state,
The document after reading is discharged onto the upper surface of the housing with the image side facing down.

［発明の実施例］ 以下、本発明の一実施例について図面を参照して説明す
る。[Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

第１図および第２図は本発明に係る画像読取装置を示す
ものである。すなわち、１は画像読取装置の筺体で、そ
の左側面（前面）下方部位には原稿挿入部２が、また上
面後方部位には原稿排出部３がそれぞれ形成されている
。上記原１１人部２には、手差しガイド４がＷ脱自在に
設けられていて、この手差しガイド４に沿って原稿Ｏを
その画像面（表面）を上にした状態で挿入するようにな
っている。また、上記原稿排出部３には、所定の角度傾
斜した排紙トレイ５が着脱自在に設けられていて、この
排紙トレイ５に原稿排出部３から表裏反転されて排出さ
れる原稿０が画像面を下にした状態で収納されるように
なっている。そして、上記原稿挿入部２と原稿排出部３
との間には、原稿挿入部２から挿入された原稿Ｏを搬送
し、搬送終端部で表裏反転させて原稿排出部３へ導く搬
送路６が形成されている。この搬送路６は、挿入された
原稿Ｏを左（ｌ！１基準へ寄せる機能を持った斜行構造
およびワンウェイクラッチ構造を持たせた一対の給紙ロ
ーラ７と、この給紙ローラ７で送られる原ｌｉＯの先端
合せを行なうために上側ローラをプラスチック製、下側
ローラをゴム製とし、ワンウェイクラッチ構造を持たせ
た一対のアライニングローラ８と、このアライニングロ
ーラ８で送られる原稿Ｏを原稿排出部３まで導くワンウ
ェイクラッチ構造を持たせた一対の搬送ローラ９と、こ
の搬送ローラ９で送られる原ｆｉｏを案内する弧状の案
内路１０と、原稿排出部３に設けられ、上記案内路１０
で案内されてきた原稿Ｏを排紙トレイ５へ排出する一対
の排紙ローラ１１とによって構成されている。1 and 2 show an image reading device according to the present invention. That is, reference numeral 1 denotes a housing of the image reading apparatus, and a document insertion section 2 is formed at the lower part of the left side (front surface) of the case 1, and a document ejection section 3 is formed at the rear part of the upper surface. A manual feed guide 4 is removably provided in the original 11 person section 2, and the document O is inserted along this manual feed guide 4 with its image side (front side) facing up. There is. Further, the document discharge section 3 is removably provided with a paper discharge tray 5 inclined at a predetermined angle, and the document 0 that is reversed and discharged from the document discharge section 3 is placed on this paper discharge tray 5 with an image. It is designed to be stored face down. Then, the document insertion section 2 and the document ejection section 3 are provided.
A conveying path 6 is formed between the document inserting section 2 and the document inserting section 2 for conveying the original O inserted from the document inserting section 2, inverting the document O at the end of the conveyance, and guiding it to the document discharging section 3. This conveyance path 6 includes a pair of paper feed rollers 7 that have a diagonal structure and a one-way clutch structure that have the function of moving the inserted original O toward the left (l!1 reference), and the paper feed roller 7. The upper roller is made of plastic and the lower roller is made of rubber in order to align the edges of the original liO to be sent, and a pair of aligning rollers 8 are provided with a one-way clutch structure. A pair of transport rollers 9 having a one-way clutch structure that guides the document to the document discharge section 3, an arc-shaped guide path 10 that guides the original fio sent by the conveyance rollers 9, and a guide path provided in the document discharge section 3. 10
It is composed of a pair of paper ejection rollers 11 that eject the document O guided by the paper ejection tray 5 to the paper ejection tray 5.

上記搬送路６の中途部、すなわちアライニングローラ８
と搬送ローラ９との間には、原稿読取位置１２が設定さ
れていて、この原稿読取位置１２には基準色補正板１３
が設けられており、この基準色補正板１３上を原稿０が
搬送されるようになっている。この基準色補正板１３は
、後述するラインセンサ２２からのシェーディングを含
んだ画像信号を補正するために、白レベル補正用データ
を読取るためのものである。上記基準色補正板１３上に
は、光透過性に優れた透光部材としてのガラス板１４が
密着されている。このガラス板１４は、基準色補正板１
３と原稿Ｏとによるこすれから生じる基準色補正板１３
の汚れなどを防止するためのものである。上記基準色補
正板１３の上方部位で原稿読取位置１２の直前には、搬
送される原１０を押し付ける原稿固定部材としての原稿
固定板１５が設けられていて、この原稿固定板１５とガ
ラス板１４とで原稿０を軽く押え付けることにより、原
稿読取位置１２前にて原稿０の浮き上りを防止している
。なお、上記原稿固定板１５は材質が薄くある程度弾力
性に富むもので、たとえばポリエステルフィルムなどが
最適である。また上記基準色補正板１３の上方部位には
、光源としての緑色発光の蛍光灯１６が設けられている
。この蛍光灯１６の表面所定部位には、第６図に詳細を
示すように管壁温度を一定に保つための保温用ヒータ１
７が密着されていて、この保温用ヒータ１７の表面所定
部位には管壁温度を検知するための感温抵抗素子（以下
サーミスタと称す）３６が取着されている。しかして、
蛍光灯１６からの光は、基準色補正板１３上あるいはそ
の上を搬送される原ｍＯ上に照射され、その反射光は反
射ミラー１８．１９．２０で反射されてレンズ２１を通
り、光電変換器としてのＣＯＤラインセンサ（たとえば
株式会社東芝製ＴＣＤ１０５）２２に結像され、このラ
インセンサ２２によって光信号を電気信号に変換するよ
うになっている。なお、上記反射ミラー１８．１９．２
０はそれぞれ防震マットを敷いて震動対策が施されてい
る。また、上記、　　蛍光灯１６およびラインセンサ２
２は原稿０の搬送方向と直角方向に配設されている。The middle part of the conveyance path 6, that is, the aligning roller 8
A document reading position 12 is set between the transport roller 9 and the document reading position 12, and a reference color correction plate 13 is provided at this document reading position 12.
is provided, and the original 0 is conveyed over this reference color correction plate 13. This reference color correction plate 13 is for reading white level correction data in order to correct an image signal including shading from a line sensor 22, which will be described later. On the reference color correction plate 13, a glass plate 14 as a transparent member having excellent light transmittance is closely attached. This glass plate 14 is the reference color correction plate 1
Reference color correction plate 13 caused by rubbing between 3 and original O
This is to prevent dirt etc. An original fixing plate 15 is provided above the reference color correction plate 13 and immediately in front of the original reading position 12 as an original fixing member that presses the original 10 being conveyed. By lightly pressing the original 0 with the , the lifting of the original 0 in front of the original reading position 12 is prevented. Note that the document fixing plate 15 is made of a thin material with a certain degree of elasticity, such as a polyester film, for example. Further, above the reference color correction plate 13, a green fluorescent lamp 16 as a light source is provided. At a predetermined location on the surface of this fluorescent lamp 16, a heat-retaining heater 1 is installed to keep the tube wall temperature constant, as shown in detail in FIG.
A temperature-sensitive resistance element (hereinafter referred to as a thermistor) 36 for detecting the tube wall temperature is attached to a predetermined portion of the surface of the heat-retaining heater 17. However,
The light from the fluorescent lamp 16 is irradiated onto the reference color correction plate 13 or onto the original mO conveyed above it, and the reflected light is reflected by the reflection mirrors 18, 19, 20, passes through the lens 21, and undergoes photoelectric conversion. The image is formed on a COD line sensor (for example, TCD105 manufactured by Toshiba Corporation) 22 as a device, and the line sensor 22 converts the optical signal into an electrical signal. In addition, the above reflecting mirror 18.19.2
0 is equipped with anti-seismic mats to prevent vibrations. In addition, the above fluorescent lamp 16 and line sensor 2
2 is disposed in a direction perpendicular to the conveyance direction of the document 0.

また、筺体１の前面には、各種操作ボタンおよび各種表
示器などを備えた操作パネル２３が設けられているとと
もに、筺体１内の上面近傍には、制御回路などが組込ま
れたプリント回路基板２４が配設されている。なお、２
５は原稿Ｏが挿入されたことを検知する原稿検知器、２
６は搬送される原稿Ｏがアライニングロー５８へ到達し
たことを検知するアライニングローラ前原稿検知器、２
７はアライニングロー５８によって搬送される原稿０を
検知し、基準色補正板１３の白レベル補正用データの読
取開始タイミングの信号を発生するだめの原Ｍ読取位置
前原稿検知器、２８は原稿０の排出を検知する排紙ロー
ラ前原稿検知器であり、これらはいずれもフォトインタ
ラプタを用いている。また、２９は各駆動系に動力を供
給するためのステッピングモータで、ワンウェイクラッ
チの作用により正転時には前記給紙ローラ７が回転駆動
され、逆転時には前記アライニングローラ８、搬送ロー
ラ９および排紙ローラ１１が回転駆動されるようになっ
ている。また、３０はそれぞれの制御に使用される直流
電圧を発生するＮ源装置、３１は外部装置と接続するた
めのコネクタである。Further, an operation panel 23 equipped with various operation buttons and various indicators is provided on the front surface of the housing 1, and a printed circuit board 24 in which a control circuit and the like are incorporated is provided near the top surface of the housing 1. is installed. In addition, 2
5 is a document detector that detects that the document O is inserted; 2;
Reference numeral 6 denotes a document detector in front of the aligning roller, which detects when the document O being conveyed reaches the aligning row 58;
Reference numeral 7 denotes a document detector in front of the original M reading position, which detects the document 0 conveyed by the aligning row 58 and generates a signal to start reading the white level correction data of the reference color correction plate 13; This is a document detector in front of the paper discharge roller that detects the discharge of 0, and both of these use a photo interrupter. Further, reference numeral 29 denotes a stepping motor for supplying power to each drive system, and by the action of a one-way clutch, the paper feed roller 7 is rotationally driven during normal rotation, and the alignment roller 8, conveyance roller 9, and paper ejecting motor are driven when rotating in reverse. The roller 11 is driven to rotate. Further, 30 is an N source device that generates a DC voltage used for each control, and 31 is a connector for connecting to an external device.

ところで、筺体１は、第２図に示すように搬送路６を境
にして上部筺体１ａと下部筺体１ｂとに２分割されてい
て、両筺体１ａ、１ｂは前記排紙Ｏ−ラ１１の一方のロ
ーラの軸３２を支点として枢支されており、上部筺体１
ａが第２図のよに上方に所定の角度開放できるようにな
っている。ここに、上部筺体１ａには排紙トレイ５、給
紙ローラ７の上側ローラ、アライニングロー５８の上側
ローラ、搬送ローラ９の上側ローラ、案内路１０の上側
案内板、原稿固定板１５、蛍光灯１６、反射ミラー１８
．１９．２０．レンズ２１、ラインセンサ２２、操作パ
ネル２３およびプリント回路基板２４などがそれぞれ設
けられて上部ユニットく第２ユニツト）Ａを構成し、下
部筺体１ｂには手差しガイド４、給紙ローラ７の下側ロ
ーラ、アライニングローラ８の下側ローラ、搬送ローラ
９の下側ローラ、案内路１０の下側案内板、排紙ローラ
１１、基準色補正板１３、ガラス板１４．原稿検知器２
５．２６．２７．２８、ステッピングモータ２つ、電源
装置３０およびコネクタ３１などがそれぞれ設けられて
下部ユニット（Ｍ１ユニット）Ｂを構成している。この
ような構造により、搬送路６でジャムした原稿Ｏの処理
などが容易に行なえるようになっている。なお、上部ユ
ニットＡの開放時には、排紙トレイ５に収納それている
原稿Ｏが落ちないように適当な開閉角度を持たせた構造
となっている。また、上部ユニットＡは、筺体１内に設
けられたバランサ（油圧機構およびばねなどからなる）
３３によって常時開く方向に付勢されていて、図示しな
い係止機構を解除することにより、バランサ３３の作用
で上部ユニツ［・Ａが自助的に所定の角度まで開放ざわ
、ぞの開放状態が保持されるようになっている。By the way, as shown in FIG. 2, the housing 1 is divided into two parts, an upper housing 1a and a lower housing 1b, with the conveyance path 6 as a boundary, and both housings 1a and 1b are connected to one side of the paper discharge roller 11. The upper housing 1 is pivoted around the shaft 32 of the roller.
a can be opened upward at a predetermined angle as shown in FIG. Here, the upper housing 1a includes a paper discharge tray 5, an upper roller of the paper feed roller 7, an upper roller of the aligning row 58, an upper roller of the conveyance roller 9, an upper guide plate of the guide path 10, an original fixing plate 15, a fluorescent Light 16, reflective mirror 18
．． 19.20. A lens 21, a line sensor 22, an operation panel 23, a printed circuit board 24, etc. are respectively provided to constitute the upper unit (second unit) A, and the lower housing 1b includes a manual feed guide 4 and a lower roller of the paper feed roller 7. , the lower roller of the aligning roller 8, the lower roller of the transport roller 9, the lower guide plate of the guide path 10, the paper discharge roller 11, the reference color correction plate 13, the glass plate 14. Original detector 2
5, 26, 27, 28, two stepping motors, a power supply device 30, a connector 31, and the like are respectively provided to constitute a lower unit (M1 unit) B. With such a structure, it is possible to easily process the document O that is jammed in the conveyance path 6. Furthermore, when the upper unit A is opened, the upper unit A is designed to have an appropriate opening/closing angle so that the original O stored in the paper ejection tray 5 does not fall. In addition, the upper unit A is a balancer (consisting of a hydraulic mechanism, a spring, etc.) provided in the housing 1.
By releasing a locking mechanism (not shown), the balancer 33 allows the upper unit [A to open to a predetermined angle on its own and maintain its open state. It is now possible to do so.

また、筺体１の右側面（後面）下方部位には、本装置を
手で下げて移動可能にした手下げ用の把手３４が取着さ
れている。すなわち、この把手３４は、手下げ時、上部
ユニツｈＡの開閉用支点（軸３２）の負担軽減のため、
ｌｉ？］閉用支点用支点である側の側面に設けられてい
る。Further, a handle 34 for lowering the device by hand is attached to the lower right side (rear surface) of the housing 1. In other words, this handle 34 is used to reduce the burden on the opening/closing fulcrum (shaft 32) of the upper unit hA when it is lowered.
Li? ] Provided on the side surface of the closing fulcrum.

第３図は前記蛍光灯１６により原稿Ｏの画像を読取るた
めの部分を詳細に示している。すなわち、原稿０が図示
矢印の方向へ搬送されるものとすると、原稿０はガラス
板１４と原稿固定板１５とで原稿読取位置１２前にて浮
き上りを防止される。FIG. 3 shows in detail the portion for reading the image of the original O by the fluorescent lamp 16. As shown in FIG. That is, when the original 0 is conveyed in the direction of the arrow shown in the figure, the original 0 is prevented from floating up in front of the original reading position 12 by the glass plate 14 and the original fixing plate 15.

しかして、蛍光灯１６から発した光は原稿読取位置１２
で基準色補正板１３または原稿Ｏに照射され、その反射
光は反射ミラー３５によってレンズ２１に導かれ、ライ
ンセンサ２２へ結像する。本装置では、基準色補正板１
３の白レベル補正用データｊ３よび原稿Ｏの画伝を同じ
読取位置１２にてＨＥ取つでいる。なお、第５図では説
明の都合上、反射ミラーを１枚にして光路長を変えであ
る。Therefore, the light emitted from the fluorescent lamp 16 is transmitted to the document reading position 12.
The reflected light is directed onto the reference color correction plate 13 or the original O, and the reflected light is guided to the lens 21 by the reflection mirror 35 and is imaged onto the line sensor 22. In this device, the reference color correction plate 1
HE is obtained from the white level correction data j3 of No. 3 and the picture book of original O at the same reading position 12. In FIG. 5, for convenience of explanation, only one reflecting mirror is used and the optical path length is changed.

第４図は上記のように構成された画像読取装置の制御回
路を示すものである。すなわち、４１は本装置全体の＄
す陣を司るマイクロプロセッサ、４２はマイクロプロセ
ッサ４１に対する割込みを制御する割込１罪回路であり
、タイマ４３からの割込要求信号をマイクロプロセッサ
４１へ伝えている。４３は汎用タイマであり、上記割込
要求信号および原稿搬送時の基本タイミング信号を発生
している。４４はマイクロプロセッサ４１およびタイマ
４３などに基本クロックパルスを供給する水晶発振子（
Ｏ２０）　、４５は本装置を動作させるだめの全ての制
御用プログラムおよびデータテーブルが格納されている
ＲＯＭ（リード・オンリ・メモリ）、４６はワーキング
用のＲＡＭ　（ランダム・アクセス・メモリ）、４７は
前記ラインセンサ２２の駆動回路であり、ラインセンサ
２２を駆動させるための基本クロックパルスを発生して
いる。、４８はラインセンサ２２からの微弱な画像信号
を増幅する増幅回路、４９はザンブルホールド回路であ
り、マイクロプロセッサ４１からの切換信号Ｓ１により
、上記画像信号を８ドツｌ’　／　ｔｅｒｍ処理あるい
は１６ドツト／顯処理に選択できる機能を備えている。FIG. 4 shows a control circuit of the image reading apparatus configured as described above. In other words, 41 is $ for the entire device.
A microprocessor 42 is an interrupt circuit that controls interrupts to the microprocessor 41, and transmits an interrupt request signal from a timer 43 to the microprocessor 41. A general-purpose timer 43 generates the above-mentioned interrupt request signal and a basic timing signal during document conveyance. 44 is a crystal oscillator (
O20), 45 is a ROM (read only memory) in which all control programs and data tables for operating this device are stored, 46 is a working RAM (random access memory), and 47 is a This is a drive circuit for the line sensor 22, and generates basic clock pulses for driving the line sensor 22. , 48 is an amplification circuit for amplifying the weak image signal from the line sensor 22, and 49 is a zumble hold circuit. According to the switching signal S1 from the microprocessor 41, the image signal is subjected to 8 dot l'/term processing or 16 dot l'/term processing. It has a function that allows you to select dot/blackface processing.

５０はラインセンサ２２からのシェーディングを含んだ
上記画像信号を補正するためのシェーディング補正回路
、５１は人出力ボートであり、前記操作パネル２３／＼
の表示データの出力および操作ボタンなどの読取りを行
なっている。５２は前記原稿検知器２５−２８およびサ
ーミスタ３６などの各種検知器５３からのデー・夕を読
取る入力ボート、５４は出力ボート、５５は前記保温用
ヒータ１７、七−タ２９および蛍光灯１６の供給Ｎ源用
インバータなどの出力装置５６を動作させるための駆動
回路、５７は外部装置からのコマンドデータの受信や画
像信号の送信などを行なうインタフェイス回路であり、
前記コネクタ３１と接続されている。５８は原稿読取り
におけるレフトマージンをカウントするためのレフトマ
ージンカウント回路である。50 is a shading correction circuit for correcting the image signal including shading from the line sensor 22, 51 is a human output boat, and the operation panel 23/\
Outputs display data and reads operation buttons. 52 is an input port for reading data from various detectors 53 such as the document detectors 25-28 and thermistor 36; 54 is an output port; A drive circuit for operating an output device 56 such as an inverter for the supply N source, 57 an interface circuit for receiving command data from an external device, transmitting an image signal, etc.
It is connected to the connector 31. 58 is a left margin count circuit for counting the left margin during document reading.

第５図は第４図における入出カポ−ｈ５１、へカポ−１
〜５２および出力ボート５４の部分の詳細図である。す
なわち、６１はパラレル入出力ボートであり、マイクロ
プロセッサ４１からの送受制御信号Ｓ２が供給される。Figure 5 shows input and output capo-h51 and hekapo-1 in Figure 4.
52 and output boat 54. FIG. That is, 61 is a parallel input/output port, to which a transmission/reception control signal S2 from the microprocessor 41 is supplied.

この送受制御信号Ｓ２は各種検知器などとの信号の送受
１罪を行な）ための信号である。、６２は原稿の濃度に
よって読取レベルをダーク、ノーマル、ライ１−の３段
階に選択できる原稿濃度読取スイッチであり、前記操作
パネル２３に設けられている。６３は前記蛍光灯１６の
管壁温度を検出するｎｒＪ記サーミスタ３６を接続した
温度検出回路、６４は外部装置の電Ｊぷが投入されてい
るか否かを検出づ゛る外部装置電源投入検出回路、６５
はラインはンサ２２からの画像信号の一部を取出して蛍
光灯１Ｇの光陽を検出する蛍光灯光量検出回路であり、
この蛍光灯光量検出回路６５は蛍光灯１６の光量が原稿
読取可能な状態にあることや、蛍光灯１６が祈祷してい
る状態にあることなどをマイクロプロセッサ４１に伝え
る。６６はジャム検出回路であり、前記検知器２５〜２
８からの各検知信号により、原稿Ｏの先端あるいは後端
を検知することにより、原Ｎｏが４つの検知器２５〜２
８を規定時間内に通過し、原稿Ｏのジャムが発生してい
るか否かを監視している。６７は本装置が原稿読取可能
な状態にあるとき点灯するレディ状態表示器である。な
お、原稿読取可能な状態にあるとは、蛍光灯１６の管壁
温度が規定値内に達している、蛍光灯１６の光量が規定
値内に達している、蛍光灯１６が断線していない、搬送
路６内に原稿０がない、などの状態を全て満足している
ときである。６８は搬送路６内に原稿○がジャムしてい
るとき点灯するジャム状態表示器、６９は原稿読取濃度
がダークレベルにあるとき点灯するダーク表示器、７０
は原稿読取濃度がノーマルレベルにあるとき点灯するノ
ーマル表示器、７１は原稿読取濃度がライトレベルにあ
るとき点灯するライト表示器、７２は前記保温用ヒータ
１７をオン、オフ制御するヒータ制御回路、７３は前記
蛍光灯１６の供給ＮｒＡ用インバータ（図示しない）を
オン、オフ制御するインバータ制御回路である。なお、
上記各表示器６７〜７１は前記操作パネル２３に設けら
れている。This transmission/reception control signal S2 is a signal for transmitting/receiving signals with various detectors and the like. , 62 is an original density reading switch which is provided on the operation panel 23 and allows the reading level to be selected from three levels, dark, normal, and light 1-, depending on the density of the original. 63 is a temperature detection circuit connected to the thermistor 36 for detecting the temperature of the tube wall of the fluorescent lamp 16; 64 is an external device power-on detection circuit for detecting whether or not the power of the external device is turned on; , 65
The line is a fluorescent lamp light amount detection circuit that extracts a part of the image signal from the sensor 22 and detects the brightness of a 1G fluorescent lamp.
This fluorescent lamp light amount detection circuit 65 informs the microprocessor 41 that the light amount of the fluorescent lamp 16 is in a state where the document can be read, and that the fluorescent lamp 16 is in a state of praying. 66 is a jam detection circuit, and the detectors 25 to 2
By detecting the leading edge or the trailing edge of the original O using each detection signal from 8, the original number is detected by the four detectors 25 to 2.
8 within a specified time and whether or not a jam has occurred in the document O is monitored. Reference numeral 67 denotes a ready status indicator that lights up when the device is in a state where it can read a document. Note that the document is in a readable state when the tube wall temperature of the fluorescent lamp 16 has reached a specified value, the light amount of the fluorescent lamp 16 has reached a specified value, and the fluorescent lamp 16 is not disconnected. , there is no document 0 in the transport path 6, and so on. 68 is a jam status indicator that lights up when the document ○ is jammed in the conveyance path 6; 69 is a dark indicator that lights up when the original reading density is at a dark level; 70
71 is a light indicator that lights up when the original reading density is at a normal level; 72 is a light indicator that lights up when the original reading density is at a light level; 72 is a heater control circuit that controls on/off the heat-retaining heater 17; Reference numeral 73 denotes an inverter control circuit that controls on/off an inverter (not shown) for supplying NrA to the fluorescent lamp 16. In addition,
Each of the displays 67 to 71 is provided on the operation panel 23.

第６図は前記蛍光灯１６の管壁温度を制御する装置とそ
の制御部を示している。図中、１７は保温用ヒータ、３
６はサーミスタ、３７は保温用ヒータ１７およびサーミ
スタ３６と接続されている制御用コード、６１はマイク
ロプロセッサ４１との入出力処理を行なうパラレル入出
力ボート、６３は温度検出回路、７２はヒータ制御回路
、３８は制御用コードと温度検出回路６３およびヒータ
制御回路７２とを接続するためのコネクタである。FIG. 6 shows a device for controlling the tube wall temperature of the fluorescent lamp 16 and its control section. In the figure, 17 is a heater for keeping warm, 3
6 is a thermistor, 37 is a control cord connected to the heat-retaining heater 17 and thermistor 36, 61 is a parallel input/output board that performs input/output processing with the microprocessor 41, 63 is a temperature detection circuit, and 72 is a heater control circuit. , 38 are connectors for connecting the control cord to the temperature detection circuit 63 and the heater control circuit 72.

このような構成において管壁温度制御の一例を第７図を
参照しながら説明する。本装置の電源がオンされると、
マイクロプロセッサ４１の制御のもとにヒータ制御回路
７２が動作して保温用ヒータ１７がオン状態になり、サ
ーミスタ３６の検知温度Ｔにが上昇する。ここは第７図
の■の状態を示している。サーミスタ３６の検知温度Ｔ
Ｘは随時マイクロプロセッサ４１によって監視され、Ｒ
ＯＭ４５のデータテーブル上に蓄えられている管壁規定
温度Ｔと比較される。この比較の結果、検知温度ＴＫが
管壁規定温度Ｔよりも大きくなると保温用ヒータ１７を
オフに制御する。ここは第７図の■の状態を示している
。また、検知温度Ｔｓｃが管壁規定温度Ｔよりも小さく
なると保温用ヒータ１７をオンに制御する。ここは第７
図の■の状態を示している。すなわち、第７図に示すよ
うに、温度検出回路６３とヒータ制御回路７２とマイク
ロプロセッサ４１とにより、蛍光灯１６の管壁温度を規
定値Ｔ付近に保つように保温用ヒータ１７をオン、オフ
制御するものである。An example of tube wall temperature control in such a configuration will be described with reference to FIG. 7. When the device is powered on,
The heater control circuit 72 operates under the control of the microprocessor 41 to turn on the heat-retaining heater 17, and the temperature T detected by the thermistor 36 rises. This shows the state indicated by ■ in FIG. Detection temperature T of thermistor 36
X is monitored by the microprocessor 41 from time to time, and R
It is compared with the tube wall specified temperature T stored on the data table of OM45. As a result of this comparison, if the detected temperature TK becomes larger than the specified tube wall temperature T, the heat-retaining heater 17 is controlled to be turned off. This shows the state indicated by ■ in FIG. Moreover, when the detected temperature Tsc becomes smaller than the specified tube wall temperature T, the heat-retaining heater 17 is controlled to be turned on. This is number 7
The state indicated by ■ in the figure is shown. That is, as shown in FIG. 7, the temperature detection circuit 63, heater control circuit 72, and microprocessor 41 turn on and off the heat-retaining heater 17 to keep the tube wall temperature of the fluorescent lamp 16 near the specified value T. It is something to control.

さらに、本装置では電源の容量を小さくするための工夫
として、ステッピングモータ２９の動作中は保温用ヒー
タ１７の制御を停止している。本装置の原稿読取速度は
Ａ４サイズで約３秒としているため、この間保温用ヒー
タ１７の制御を停止しても蛍光灯１６の光量は変化しな
いからである。Furthermore, in this device, as a measure to reduce the capacity of the power supply, control of the heat-retaining heater 17 is stopped while the stepping motor 29 is operating. This is because the document reading speed of this apparatus is approximately 3 seconds for an A4 size document, so even if the control of the heat-retaining heater 17 is stopped during this time, the light amount of the fluorescent lamp 16 will not change.

第８図は前記温度検出回路６３を詳細に示すものである
。図中、８１はサーミスタ３６の電流制限用可変抵抗、
８２は電流＄り眼用抵抗、８３は信号電圧安定用コンデ
ンサ、８４はサーミスタ３６の出力信号の利得を上げる
ための増幅器、８５はＡ／Ｄ変換器である。このような
構成において動作を説明すると、サーミスタ３６は蛍光
灯１６の管壁に設置されており、管壁温度を検出してい
る。FIG. 8 shows the temperature detection circuit 63 in detail. In the figure, 81 is a variable resistance for current limiting of the thermistor 36;
Reference numeral 82 indicates a current resistor, 83 a capacitor for stabilizing the signal voltage, 84 an amplifier for increasing the gain of the output signal of the thermistor 36, and 85 an A/D converter. To explain the operation in such a configuration, the thermistor 36 is installed on the tube wall of the fluorescent lamp 16, and detects the tube wall temperature.

サーミスタ３６の検出電流は抵抗８１．８２によって電
圧に変換されてコンデンサ８３で安定化され、増幅器８
４の非反転入力端子（＋）に入力される。増幅器８４は
上記入力される電圧の利得を上げており、Ａ／Ｄ変換器
８５へ入力することによってアナログ信号をデジタル信
号に変換し、パラレル入出カポ−トロ１へ伝送している
。以上によって、マイクロプロセッサ４１はパラレル入
出カポ−トロ１からの上記Ａ／Ｄ変換データにより管壁
温度を検出している。The detection current of the thermistor 36 is converted into a voltage by resistors 81 and 82, stabilized by a capacitor 83, and then sent to an amplifier 8.
It is input to the non-inverting input terminal (+) of No. 4. The amplifier 84 increases the gain of the input voltage, converts the analog signal into a digital signal by inputting it to the A/D converter 85, and transmits it to the parallel input/output capotro 1. As described above, the microprocessor 41 detects the tube wall temperature based on the A/D conversion data from the parallel input/output capotrometer 1.

第９図は第４図における増幅回路４８およびサンプルホ
ールド回路４９を詳細に示すものである。FIG. 9 shows the amplifier circuit 48 and sample hold circuit 49 in FIG. 4 in detail.

すなわち、Ｏ８はラインセンサ２２からの画像信号、Ｄ
Ｏ８はうインセンサ２２からの画■補償信号であり、こ
れら各信号Ｏ８，ＤＯ８はラインセンサ２２に入力され
ているリセットパルスＲ３と同期している。上記各信号
Ｏ８，ＤＯ８は、それぞれトランジスタ９１．９２で増
幅されてそれらのエミッタに出力される。抵抗Ｒ１０お
よびＲ１１はトランジスタ９１．９２のベース電流制限
用抵抗である。上記トランジスタ９１．９２の各エミッ
タは、それぞれ抵抗Ｒ１２およびＲ１４を介して直流電
圧＋１２Ｖにプルアップされており、また各コレクタは
それぞれ抵抗Ｒ１３およびＲ１５を介して接地されてい
る。コンデンサＣｌ０ｊ５よびＣ１１は直流分を除く有
極性コンデンサ、抵抗Ｒ１６およびＲ１７は差動増幅器
９３の入力電流制限用抵抗である。上記差動増幅器９３
は、上記トランジスタ９１．９２の各エミッタ出力信号
が入力されることにより、オフセットバイアスおよびリ
セットノイズを除去しているａＳＰはサンプルパルスで
、上記リセットパルスＲ８の１つおきのタイミングで出
力されている。このサンプルパルスＳＰはインバータ回
路９４で反転された後、２つの４人力ナンド回路９５の
各入力端にそれぞれ入力されている。上記ナンド回路９
５の各出力はパルストランス９６の１次コイルの一端に
接続され、このパルストランス９６の１次コイルの他端
はコンデンサＣ１２を介して接地されている。That is, O8 is the image signal from the line sensor 22, and D
O8 is an image compensation signal from the creep sensor 22, and each of these signals O8 and DO8 is synchronized with the reset pulse R3 input to the line sensor 22. The signals O8 and DO8 are amplified by transistors 91 and 92, respectively, and output to their emitters. Resistors R10 and R11 are base current limiting resistors of transistors 91 and 92. The emitters of the transistors 91 and 92 are pulled up to a DC voltage of +12V via resistors R12 and R14, respectively, and the collectors thereof are grounded via resistors R13 and R15, respectively. Capacitors Cl0j5 and C11 are polar capacitors excluding DC components, and resistors R16 and R17 are input current limiting resistors of differential amplifier 93. The differential amplifier 93
aSP is a sample pulse that removes offset bias and reset noise by inputting each emitter output signal of the transistors 91 and 92, and is output at every other timing of the reset pulse R8. . This sample pulse SP is inverted by an inverter circuit 94 and then input to each input terminal of two 4-man NAND circuits 95. The above NAND circuit 9
Each output of 5 is connected to one end of a primary coil of a pulse transformer 96, and the other end of the primary coil of this pulse transformer 96 is grounded via a capacitor C12.

上記パルストランス９６の２次コイルの一端は、抵抗Ｒ
１８とコンデンサＣ１３とを並列に介して４つのダイオ
ードで組合わせたブリッジ回路９７の端子９７ａに接続
されている。また、パルストランス９６の２次コイルの
他端は、上記ブリッジ回路９７の端子９７ｂに直接接続
されている。One end of the secondary coil of the pulse transformer 96 has a resistor R
18 and a capacitor C13 in parallel to a terminal 97a of a bridge circuit 97 made up of four diodes. Further, the other end of the secondary coil of the pulse transformer 96 is directly connected to the terminal 97b of the bridge circuit 97.

一方、前記差動増幅器９３の出力は、有極性コンデンサ
Ｃ１４を介してトランジスタ９８のベースに接続される
とともに抵抗Ｒ２３に接続されている。抵抗Ｒ１９は上
記トランジスタ９８の動作用抵抗である。上記トランジ
スタ９８のコレクタは直流電圧＋１２Ｖにプルアップさ
れており、またエミッタはブリッジ回路９７の端子９７
ｃに直接接続されるとともに、抵抗Ｒ２０を介して直流
電圧−１２Ｖにプルダウンされている。上記ブリッジ回
路９７の端子９７ｄはコンデンサＣ１４に接続され、こ
のコンデンサＣ１４で充放電されている。上記コンデン
サＣ１４の充Ｎ電圧はユニジャクジョントランジスタ９
９のゲートを１罪している。上記ユニジャクジョントラ
ンジスタ９９のドレインはトランジスタ１００のベース
に接続されている。抵抗Ｒ２１はトランジスタ１００の
ベース・エミッタ間抵抗であり、直流電圧＋１２Ｖにプ
ルアップされている。上記ユニジャクジョントランジス
タ９つのソースは、トランジスタ１００のコレクタに接
続されるとともに抵抗Ｒ２２を介して直流電圧−１２Ｖ
にプルダウンされている。On the other hand, the output of the differential amplifier 93 is connected to the base of a transistor 98 via a polar capacitor C14, and also to a resistor R23. A resistor R19 is a resistor for operating the transistor 98. The collector of the transistor 98 is pulled up to a DC voltage of +12V, and the emitter is connected to the terminal 97 of the bridge circuit 97.
c and is pulled down to a DC voltage of -12V via a resistor R20. A terminal 97d of the bridge circuit 97 is connected to a capacitor C14, and is charged and discharged by this capacitor C14. The charged N voltage of the capacitor C14 is the uni-juction transistor 9.
I am guilty of one gate of nine. The drain of the unijuction transistor 99 is connected to the base of the transistor 100. A resistor R21 is a base-emitter resistor of the transistor 100, and is pulled up to a DC voltage of +12V. The sources of the nine unijuction transistors are connected to the collector of the transistor 100 and connected to a DC voltage of -12V via a resistor R22.
is pulled down.

上記トランジスタ１００のコレクタは、抵抗Ｒ２４を介
してアナログスイッチ（電界効果トランジスタ）１０１
のドレインに接続２されている。上記アナログスイッチ
１０１は、ゲートにハイレベルの電圧が印加されるとド
レイン・ソース間が低抵抗となり、オン状態になる。ロ
ウレベルの電圧が印加されると逆に高抵抗となり、オフ
状態となる。The collector of the transistor 100 is connected to an analog switch (field effect transistor) 101 via a resistor R24.
is connected to the drain of 2. When a high-level voltage is applied to the gate of the analog switch 101, the resistance between the drain and the source becomes low and the analog switch 101 turns on. Conversely, when a low-level voltage is applied, the resistance becomes high and the transistor turns off.

切換信号Ｓ１は、画像信号を８ドツト／調処理と１６ド
ツト／′願処即とに選択するための信号であり、アナロ
グスイッチ１０１のゲートに印加されている。抵抗Ｒ２
３およびＲ２４は加算回路を構成しており、この加算回
路によって前記差動増幅器９３の出力信号とアナログス
イッチ１０１のソースからの出力信号とを加算し、その
加算信号＄３をオペアンプ１０２の反転入力端子（−）
に入力している。上記オペアンプ１０２の反転入力端子
と出力端子との間に抵抗Ｒ２５とコンデンサＣ１５とが
並列に接続され、負帰還回路を構成している。上記オペ
アンプ１０２の出力は、抵抗Ｒ２６を介してアナログス
イッチ（たとえばモＩ−ローラ製４０５３）１０３（７
）入力端子ＸＯ，ＹＯ。The switching signal S1 is a signal for selecting the image signal between 8 dots/adjustment processing and 16 dots/'adjustment processing, and is applied to the gate of the analog switch 101. Resistance R2
3 and R24 constitute an adder circuit, which adds the output signal of the differential amplifier 93 and the output signal from the source of the analog switch 101, and sends the added signal $3 to the inverting input of the operational amplifier 102. Terminal (-)
is being entered. A resistor R25 and a capacitor C15 are connected in parallel between the inverting input terminal and the output terminal of the operational amplifier 102, forming a negative feedback circuit. The output of the operational amplifier 102 is connected to an analog switch (for example, 4053 manufactured by MoI-Rolla) 103 (7) via a resistor R26.
) Input terminals XO, YO.

ｚＯにそれぞれ接続されている。Ｓ４はクラムパルスで
あり、上記アナログスイッチ１０３のイネーブル端子Ｅ
ＮＢに入力されている。上記アナログスイッチ１０３は
、イネーブル端子ＥＮＢにハイレベルの電圧が印加され
ると、入力端子ＸＯと出力端子Ｘ、入力端子ＹＯと出力
端子Ｙ、入力端子ＺＯと出力端子７との各間でそれぞれ
低抵抗となり、オン状態となる。ロウレベルの電圧が印
加されると逆に高抵抗となり、オフ状態となる。上記ア
ナログスイッチ１０３の各出力端子Ｘ、Ｙ。zO respectively. S4 is a crumb pulse, which is connected to the enable terminal E of the analog switch 103.
It is input to NB. When a high-level voltage is applied to the enable terminal ENB, the analog switch 103 generates a low voltage between the input terminal XO and the output terminal X, between the input terminal YO and the output terminal Y, and between the input terminal ZO and the output terminal 7. It becomes a resistance and turns on. Conversely, when a low-level voltage is applied, the resistance becomes high and the transistor turns off. Each output terminal X, Y of the analog switch 103.

Ｚは共通に接続されており、この共通接続点はＪＥ５丁
入力オペアンプ１０の反転入力端子に接続されていると
ともに、コンデンサＣ１７を介して接地されている。上
記オペアンプ１０３の反転入力端子と出力端子との間に
コンデンサＣ１６が接続され、負帰還回路を構成してい
る。上記オペアンプ１０３の非反転入力端子は接地され
ている。Z are connected in common, and this common connection point is connected to the inverting input terminal of the JE5-input operational amplifier 10 and is also grounded via the capacitor C17. A capacitor C16 is connected between the inverting input terminal and the output terminal of the operational amplifier 103, forming a negative feedback circuit. The non-inverting input terminal of the operational amplifier 103 is grounded.

そして、上記オペアンプ１０３の出力は電流制限用抵抗
Ｒ２７を通り、さらに抵抗Ｒ２８を通ることにより電流
−電圧変換され、オペアンプ１０２の非反転入力端子に
正帰還している。Ｓ５はオペアンプ１０２から出力され
る画像信号である。The output of the operational amplifier 103 passes through a current-limiting resistor R27 and then through a resistor R28 for current-to-voltage conversion, and is positively fed back to the non-inverting input terminal of the operational amplifier 102. S5 is an image signal output from the operational amplifier 102.

以下、画像信号を８ドツト／履処理と１６ドツト／Ｍ処
理とに選択できる機能をもったサンプルホールド回路４
９の動作について第１０図に示すタイミングチャートを
参照して説明する。第１０図において、Ｒ８はラインセ
ンサ２２に入力されているリセットパルス、Ｏ８はうイ
ンセンサ２２からの画像信号であり、リセットパルスＲ
８と同期がとれており、リセットパルスＲ８の１パルス
ごとに画像信号Ｏ８の画素信号が出力されている。Below is a sample hold circuit 4 having a function of selecting image signal processing between 8 dots/M processing and 16 dots/M processing.
9 will be explained with reference to the timing chart shown in FIG. In FIG. 10, R8 is a reset pulse input to the line sensor 22, O8 is an image signal from the crawl-in sensor 22, and the reset pulse R
8, and a pixel signal of the image signal O8 is output for each pulse of the reset pulse R8.

サンプルパルスＳＰはリセットパルスＲ８と同期がとれ
ているが、リセットパルスＲ８の１つおきのタイミング
で出力されている。いま、切換信号Ｓ１をロウレベルに
すると、このときアナログスイッチ１０１はオフ状態と
なり、信＠Ｓ３は差動増幅Ｂ９３の出力信号のみとなる
。画像信号Ｏ８は差動増幅器９３でリセットノイズ分が
除去され、オペアンプ１０２で増幅される。オペアンプ
１０′２からの出力される画像信号Ｓ５はリセットパル
スＲ８に同期して出力される。本実施例でのラインセン
サ２２は、Ａ４サイズの原稿を１６ドツト／履の解像度
で読取れるものを使用しているので、上記画像信号Ｓ５
はＡ４サイズの原稿で１６ドツト／履の解像度の画像情
報を出力することになる。The sample pulse SP is synchronized with the reset pulse R8, but is output at every other timing of the reset pulse R8. Now, when the switching signal S1 is set to low level, the analog switch 101 is turned off, and the signal @S3 becomes only the output signal of the differential amplifier B93. The image signal O8 has reset noise removed by the differential amplifier 93, and is amplified by the operational amplifier 102. The image signal S5 output from the operational amplifier 10'2 is output in synchronization with the reset pulse R8. Since the line sensor 22 in this embodiment is capable of reading an A4 size document at a resolution of 16 dots/sheet, the above image signal S5
This outputs image information with a resolution of 16 dots per page for an A4 size document.

このように、切換信号Ｓ１をロウレベルにすることによ
り、画像信号を１６ドツト／順の解像度で処理すること
になる。In this way, by setting the switching signal S1 to a low level, the image signal is processed at a resolution of 16 dots/order.

次に、画像信号を８ドツト／ｓＩの解像度で処理する場
合には、切換信号Ｓ１をハイレベルにする。Next, when processing the image signal at a resolution of 8 dots/sI, the switching signal S1 is set to a high level.

このときアナログスイッチ１０１はオン状態となり、信
号Ｓ３は差動増幅器９３の出力信号とアナログスイッチ
１０１のソースからの出力信号との加算信号となる。第
１０図において、ＳＨは１ライン出力時間のタイミング
をとるタイミングパルスで、ラインセンサ２２に入力さ
れている。上記タイミングパルスＳＨが入力されると、
画像信号Ｏ８には３６８４画素分の画素信号が出力され
る。At this time, the analog switch 101 is turned on, and the signal S3 becomes a sum signal of the output signal of the differential amplifier 93 and the output signal from the source of the analog switch 101. In FIG. 10, SH is a timing pulse for timing one line output time, and is input to the line sensor 22. When the above timing pulse SH is input,
Pixel signals for 3684 pixels are output as the image signal O8.

第１０図のＳｌ、Ｓｚ、Ｓｑ、−、Ｓ３ｓ＋ａはダミー
分を除いた画素信号に相当する。たとえば第９図で画像
信号Ｏ８に画素信号Ｓ１が出力されると、差動増幅器９
３でリセットノイズ分が除去され、トランジスタ９８で
電圧変換されてブリッジ回路９７の端子９７ｃに伝送さ
れる。このとき、サンプルパルスＳＰの立上がりから立
下がりにかけてパルストランス９６が動作し、ブリッジ
回路９７の端子９７ｄの電位が端子９７ｃの電位と同等
になるように、ブリッジ回路９７とパルストランス９６
と抵抗Ｒ１８、コンデンサＣ１３で構成される回路内を
充放電電流が流れるようになり、結果的にコンデンサＣ
１４には端子９７Ｃのレベルと同位の電圧が蓄積され、
ここでサンプルホールドを行なう。コンデンサＣ１４の
充ｌｉｔ圧はトランジスタ９９．１００によって電圧変
換される。Sl, Sz, Sq, -, S3s+a in FIG. 10 correspond to pixel signals excluding dummy signals. For example, in FIG. 9, when the pixel signal S1 is output as the image signal O8, the differential amplifier 9
3, the reset noise component is removed, the voltage is converted by the transistor 98, and the voltage is transmitted to the terminal 97c of the bridge circuit 97. At this time, the pulse transformer 96 operates from the rise to the fall of the sample pulse SP, and the bridge circuit 97 and the pulse transformer 96 operate so that the potential of the terminal 97d of the bridge circuit 97 becomes equal to the potential of the terminal 97c.
A charging/discharging current begins to flow in the circuit consisting of resistor R18 and capacitor C13, and as a result, capacitor C
14, a voltage of the same level as the terminal 97C is accumulated,
Perform sample hold here. The charging lit voltage of capacitor C14 is converted into voltage by transistors 99 and 100.

そして、次のリセットパルスＲ８に同期して画像信号Ｏ
８に画素信号Ｓ２が出力されると、差動増幅器９３でリ
セットノイズ分が除去される。このとき、サンプルパル
スＳＰは入力されないので、前記充放′ｗｉ電流の動作
は行われず、したがって差動増幅ｆｉ９３の出力信号は
抵抗Ｒ２３へと出力される。これにより、抵抗Ｒ２３と
抵抗Ｒ２４とによる加算回路によって信号Ｓ３には画素
信号１と８２の加算された画素信号が出力される。この
画像信号はオペアンプ１０２で増幅され、その出力であ
る画像信号Ｓ５は画素信＠＄１と８２の加算された画素
信号となる。同様にして、画素信号Ｓ３と８４との加算
画素信号、画素信号Ｓｓ　Ｓｓどの加算画素信号と出力
され、画素信号５３６４７とＳ３６４８との加算１ｉｉ
ｉ索信号が出ツノされるまで繰返す。以上により、画素
信号はリセツｈパルスＲ８の１つおきのタイミングで出
力されるので、画像信号Ｓ５はＡ４サイズの原稿で８ド
ツト／′漸の解像度の画像情報に変換し出力されるもの
である。Then, in synchronization with the next reset pulse R8, the image signal O
When the pixel signal S2 is output to the pixel signal S2, the differential amplifier 93 removes the reset noise. At this time, since the sample pulse SP is not input, the charging and discharging current operation is not performed, and therefore the output signal of the differential amplifier fi93 is outputted to the resistor R23. As a result, a pixel signal obtained by adding the pixel signals 1 and 82 is output as the signal S3 by the addition circuit including the resistor R23 and the resistor R24. This image signal is amplified by the operational amplifier 102, and the output image signal S5 becomes a pixel signal obtained by adding the pixel signals @$1 and 82. Similarly, the addition pixel signal of the pixel signals S3 and 84, the addition pixel signal of the pixel signal Ss Ss, and the addition of the pixel signals 53647 and S3648 1ii
Repeat until the i-cord signal is output. As described above, the pixel signal is output at every other reset h pulse R8, so the image signal S5 is converted into image information with a resolution of 8 dots/' for an A4 size document and output. .

第１１図は第４図におけるシェーディング補正回路５０
を詳細に示すものである。なお、ここでは画像信号を８
ドッ１−／誠の解像度で処理する場合の回路例を示す。FIG. 11 shows the shading correction circuit 50 in FIG.
It shows in detail. Note that here the image signal is 8
An example of a circuit for processing at Dot 1-/Makoto resolution is shown.

すなわち、１１１ばＲＡＭ１１２の７ドレスカウンタで
あり、３つの４ピツトパイナリ力［ンンタ１１１Ａ、１
１１Ｂ、１１１Ｃによって構成されている。Ｓ６は上記
アドレスカウンタ１１１の基本クロックパルスであり、
アドレスカウンタ１１１のタイミングはこの基本り日ツ
クパルスＳ６に同期している。１１２はスタティックＲ
ＡＭ　（たとえば株式会社東芝製ＴＭＭ　２０１６１”
−２）であり、画像信号をシェーディング補正するため
の白レベル補正用データを格納するだめのものである。That is, 111 is a 7-dress counter in RAM 112, and three 4-pit pinion counters [counter 111A, 1
11B and 111C. S6 is the basic clock pulse of the address counter 111,
The timing of the address counter 111 is synchronized with this basic daily clock pulse S6. 112 is static R
AM (for example, TMM 20161 manufactured by Toshiba Corporation)
-2), and is used to store white level correction data for shading correction of image signals.

１１３は４ビツト２進全加算器であり、２個使用するこ
とにより８ビツトの２進全加篩菖を構成している。１１
４はスリースディ１〜出力を持つデータセレクタ・マル
チプレクサであり、２個使用することにより８ビツトの
データラインをドライブしている。８７はＲＡＭライト
信号であり、データセレクタ・マルチプレクサ１１４の
アウ］−ブッ１−コントロール端子ｏＣおよびＲＡＭ１
１２のライトイネーブル端子ＷＥに入力されている。Ｓ
８はセレクト信号であり、データセレクタ・マルチプレ
クサ１１４のセレク１一端子Ｓに入力されている。上記
データセレクタ・マルチプレクサ１１４は、セレク［・
信号Ｓ８がハイレベルのとき出力端子Ｙ　（ＩＹ、２Ｙ
、３Ｙ。Reference numeral 113 is a 4-bit binary full adder, and by using two of them, an 8-bit binary full adder is constructed. 11
Reference numeral 4 denotes a data selector multiplexer having outputs of three days 1 to 3, and two of them are used to drive an 8-bit data line. 87 is a RAM write signal, which is connected to the control terminal oC of the data selector multiplexer 114 and the control terminal oC of the data selector/multiplexer 114.
12 write enable terminals WE. S
8 is a select signal, which is input to the select 1 terminal S of the data selector/multiplexer 114. The data selector/multiplexer 114 has a selector [・
When the signal S8 is high level, the output terminal Y (IY, 2Y
, 3Y.

４Ｙ）に入力端子Ｂ　（１Ｂ、２Ｂ、３８．４８＞の状
態が出力可能となり、セレクト信＠Ｓ８がロウレベルの
とき出力端子Ｙ　（ＩＹ、２Ｙ、３Ｙ。When the state of input terminal B (1B, 2B, 38.48>) can be output to the input terminal B (1B, 2B, 38.48), and the select signal @S8 is at low level, the output terminal Y (IY, 2Y, 3Y.

４Ｙ）に入力端子Ａ　（ＩＡ、２Ａ、３Ａ、４Ａ）の状
態が出力可能となる。１１５はＤタイプフリップ７０ツ
ブ回路であり、ＲＡＭイネーブル信号Ｓ９の１−リガ信
号により８つのデータをラッチできるようになっている
。上記ＲＡＭイネーブル信号Ｓ９はＲＡＭＩ　１２のア
ウトプットイネーブル端子σＴにも入力されている。The status of input terminal A (IA, 2A, 3A, 4A) can be output to 4Y). Reference numeral 115 denotes a D-type flip 70-tub circuit, which can latch eight pieces of data in response to the 1-trigger signal of the RAM enable signal S9. The RAM enable signal S9 is also input to the output enable terminal σT of the RAMI 12.

１１６は＾速８ピッｔ−Ｄ／Ａ変換器（たとえば株式会
社東芝製ＴＤ６２９０１Ｐ）であり、デジタル入力信号
をアナログの直流電流に変換するものである。このＤ／
Ａ変換器１１６の出力端子１０ＵＴは、抵抗Ｒ２９を介
して４チヤンネルデマルチプレクサ（たとえばモトロー
ラ製４０５２）１１７および差動増幅器１１８の非反転
入力端子に接続されている。抵抗Ｒ３０，Ｒ３１，Ｒ３
２の直列回路はＤ／Ａ変換器１１６の出力電流を電圧に
変換する回路である。上記抵抗Ｒ３０，Ｒ３１、Ｒ３２
で分圧された電圧は、それぞれデマルチブレク”Ｊ”１
１７（７）入力端子ＸＯ，Ｘ１．Ｘ２゜×３に入力され
ている。上記デマルチプレクサ１１７のセレクト入力端
子Ａ、Ｂには原稿′ａ度切換信号Ｓ１０．Ｓ１１が入力
されており、セレクト入力端子Ａ、Ｂにハイレベル、ロ
ウレベルの信号を組合わせて入力することにより、出力
端子Ｘは入力端子ＸＯ，Ｘ１．Ｘ２．Ｘ３のうちの１つ
とオン状態になる。上記デマルチプレクサ１１７の出力
端子Ｘは差動増幅器１１９の非反転入力端子に接続され
ている。上記差動増幅器１１８，１１９の各反転入力端
子および差動増幅器１２０の非反転入力端子は共通に接
続されており、この共通接続点には画像信号Ｓ５が入力
されている。上記差動増幅器１１８の出力は、前記２進
全加篩器１１３の桁上げ入力端子ＣＯに入力されている
。上記差動増幅器１１９の出力にはシェーディング補正
処理を終えた画像信号が出力される。この画像信号は次
段でＡ／Ｄ変換処理を滴して外部ｉ置へ出力される。上
記差動増幅器１２０の反転入力端子には可変抵抗Ｒ３３
によって直流電圧＋５ｖの分圧電圧が入力される。上記
差動増幅器１２０の出力は前記パラレル入出カポ−トロ
１（第５図参照）に接続されている。116 is a speed 8-pit t-D/A converter (for example, TD62901P manufactured by Toshiba Corporation), which converts a digital input signal into an analog DC current. This D/
The output terminal 10UT of the A converter 116 is connected to a four-channel demultiplexer (for example, Motorola 4052) 117 and a non-inverting input terminal of a differential amplifier 118 via a resistor R29. Resistance R30, R31, R3
The series circuit No. 2 is a circuit that converts the output current of the D/A converter 116 into a voltage. The above resistors R30, R31, R32
The voltage divided by the demultiplexer “J”1
17 (7) Input terminals XO, X1. It is input to X2°×3. The selection input terminals A and B of the demultiplexer 117 are supplied with the document 'a degree switching signal S10. S11 is input, and by inputting a combination of high level and low level signals to the select input terminals A and B, the output terminal X becomes the input terminal XO, X1 . X2. It turns on with one of X3. The output terminal X of the demultiplexer 117 is connected to the non-inverting input terminal of the differential amplifier 119. The inverting input terminals of the differential amplifiers 118 and 119 and the non-inverting input terminal of the differential amplifier 120 are commonly connected, and the image signal S5 is input to this common connection point. The output of the differential amplifier 118 is input to the carry input terminal CO of the binary full adder 113. The differential amplifier 119 outputs an image signal that has undergone shading correction processing. This image signal undergoes A/D conversion processing at the next stage and is output to an external location. A variable resistor R33 is connected to the inverting input terminal of the differential amplifier 120.
A divided voltage of DC voltage +5V is input. The output of the differential amplifier 120 is connected to the parallel input/output capotro 1 (see FIG. 5).

次に、このような構成において、シェーディング補正を
行なうための白レベル補正用データがＲＡＭ１１２に蓄
積されていく過程を第１２図および第１３図に示すタイ
ミングチャートを参照して説明する。第１２図および第
１３図において、ＳＨは１ライン出力時間のタイミング
パルスであり、ラインセンサ２２に入力されている。第
１２図に示すように、タイミングパルスＳＨの入力時に
セレクト信＠Ｓ８がハイレベルであったとする。セレク
ト信号Ｓ８がハイレベルになると、データセレクタ・マ
ルチプレクサ１１４のセレクト端子Ｓがハイレベルとな
り、出力端子Ｙ　（１Ｙ、２Ｙ。Next, in such a configuration, a process in which white level correction data for performing shading correction is accumulated in the RAM 112 will be described with reference to timing charts shown in FIGS. 12 and 13. In FIGS. 12 and 13, SH is a timing pulse for one line output time, which is input to the line sensor 22. In FIG. As shown in FIG. 12, it is assumed that the select signal @S8 is at a high level when the timing pulse SH is input. When the select signal S8 becomes high level, the select terminal S of the data selector/multiplexer 114 becomes high level, and the output terminal Y (1Y, 2Y.

３Ｙ、４Ｙ）には入力端子Ｂ　（１８，２８，３８゜４
Ｂ）の状態を出力可能となる。入力端子Ｂ（ＩＢ、２８
．３８．４８１は全て接地されているので、出力端子Ｙ
　（１Ｙ、２Ｙ、３Ｙ、４Ｙ）のデータは全てロウレベ
ルである。ＲＡＭライト信号Ｓ７がロウレベルになると
、入力端子Ｂ（ＩＢ。3Y, 4Y) has input terminal B (18, 28, 38°4
It becomes possible to output the state of B). Input terminal B (IB, 28
．． 38.481 are all grounded, so the output terminal Y
All data (1Y, 2Y, 3Y, 4Y) are at low level. When the RAM write signal S7 becomes low level, input terminal B (IB).

２Ｂ、３８．４Ｂ）の状態は出力端子Ｙ（ＩＹ。2B, 38.4B) state is output terminal Y (IY.

２Ｙ、３Ｙ、４Ｙ）に出力される。このとき、ＲＡＭ１
１２のライトイネーブル端子ＷＥもロウレベルとなり、
ＲＡＭイネーブル信号Ｓ９はハイレベルどなっているの
で、出力端子Ｙ　（１Ｙ、２Ｙ。2Y, 3Y, 4Y). At this time, RAM1
12 write enable terminal WE also becomes low level,
Since the RAM enable signal S9 is at a high level, the output terminals Y (1Y, 2Y.

３Ｙ、４Ｙ）のデータはＲＡＭＩ　１２内に蓄積される
。基本クロックパルスＳ６のタイミングによりＲＡＭ１
１２のアドレスは「＋１」づつカウントされていくので
、次のタイミングパルスＳＨがくるまでに前記の過程を
繰返してＲＡＭ１１２のデータをクリアする。第１３図
に示すように、次のタイミングパルスＳＨの入力時にセ
レクト信号Ｓ８がロウレベルとなる。3Y, 4Y) data is stored in RAMI 12. RAM1 according to the timing of basic clock pulse S6.
Since the address No. 12 is counted by "+1", the data in the RAM 112 is cleared by repeating the above process until the next timing pulse SH arrives. As shown in FIG. 13, the select signal S8 becomes low level when the next timing pulse SH is input.

セレクト信号Ｓ８がロウレベルとなると、データセレク
タ・マルチプレクサ１１４のセレクト端子Ｓがロウレベ
ルとなり、出力端子Ｙ（ＩＹ、２Ｙ、３Ｙ、４Ｙ）には
入力端子Ａ　（１Ａ、２Ａ。When the select signal S8 becomes low level, the select terminal S of the data selector/multiplexer 114 becomes low level, and the output terminals Y (IY, 2Y, 3Y, 4Y) are connected to the input terminals A (1A, 2A).

３Ａ、４Ａ）の状態を出力可能となる。したがって、入
力端子Ａ　（１Ａ、２Ａ、３Ａ、４Ａ）には２進全加算
器１１３の出力信号が入力される。ＲＡＭライト信号Ｓ
７がハイレベルのとき、ＲＡＭ１１２のライトイネーブ
ル端子ＷＥはハイレベルとなり、このときＲＡＭイネー
ブル信号Ｓ９はロウレベルとなるので、ＲＡＭＩ　１２
はリード状態となり、設定されたアドレスのデータが“
出力される。この出力されたデータは、ＲＡＭイネーブ
ル信＠Ｓ９のトリガ信号によりフリップフロップ回路１
１５にラッチされる。フリップフロップ回路１１５のラ
ッチ内容は、２進全加算器１１３の入　。3A, 4A) can be output. Therefore, the output signal of the binary full adder 113 is input to the input terminals A (1A, 2A, 3A, 4A). RAM write signal S
When RAMI 12 is at a high level, the write enable terminal WE of the RAM 112 is at a high level, and at this time, the RAM enable signal S9 is at a low level.
is in the read state, and the data at the set address is “
Output. This output data is transferred to the flip-flop circuit 1 by the trigger signal of the RAM enable signal @S9.
It is latched to 15. The latched contents of the flip-flop circuit 115 are input to the binary full adder 113.

力端子Ａ　（Ａ１．Ａ２．Ａ３．Ａ４）に帰還されると
ともにＤ／Ａ変換器１１６に入力され、デジタル入力信
号に見合った値の出力１！流が出力端子１０１ＪＴから
出力される。Ｄ／Ａ変換器１１６の出力電流は抵抗Ｒ３
０，Ｒ３１，Ｒ３２で電圧に変換され、入力される画像
信号３５（基準色補正板１３の読取信号）と差動増幅３
１１８によって比較される。この比較の結果、差動増幅
器１１８の出力がハイレベルになると２進全加算器１１
３に桁上げされ、差動増幅器１１８の出力がロウレベル
になると２進全加算器１１３には桁上げされない、２進
全加算器１１３では、フリップフロップ回路１１５の出
力信号に差動増幅器１１８の桁上げ分を考慮して演算を
行ない、その演算結果を出力する。ＲＡＭライト信Ｊ’
８Ｓ７がハイレベルからロウレベルになると、データセ
レクタ・マルチプレクサ１１４の入力端子Ａ　（ＩＡ、
２Ａ、３Ａ。It is fed back to the power terminal A (A1.A2.A3.A4) and input to the D/A converter 116, and output 1! of a value commensurate with the digital input signal! The current is output from the output terminal 101JT. The output current of the D/A converter 116 is connected to the resistor R3.
The image signal 35 (read signal of the reference color correction plate 13) which is converted into a voltage by 0, R31, and R32 and inputted, and the differential amplification 3
118. As a result of this comparison, when the output of the differential amplifier 118 becomes high level, the binary full adder 11
3, and when the output of the differential amplifier 118 becomes low level, it is not carried to the binary full adder 113. In the binary full adder 113, the output signal of the flip-flop circuit 115 is Calculation is performed taking into account the increase, and the calculation result is output. RAM Light Shin J'
When 8S7 goes from high level to low level, input terminal A (IA,
2A, 3A.

４Ａ＞の値が出力端子Ｙ　＜ＩＹ、２Ｙ、３Ｙ、４Ｙ）
に出力可能となる。このとき、ＲＡＭ１１２のライトイ
ネーブル端子７丁もロウレベルとなっているので、出力
端子Ｙ　（ＩＹ、２Ｙ、３Ｙ、４Ｙ）のデータばＲＡＭ
１１２内に書込まれる。基本クロックパルスＳ６のタイ
ミングによりＲＡＭ１°１２のアドレスは［＋１］づつ
カウントされていくので、次のタイミングパルスＳ）Ｉ
がくるまでにＲＡＭ１１２内のデータはシェーディング
補正用データ値に書換えられる。4A> value is output terminal Y <IY, 2Y, 3Y, 4Y)
It becomes possible to output to. At this time, the 7 write enable terminals of the RAM 112 are also at low level, so the data at the output terminals Y (IY, 2Y, 3Y, 4Y) are stored in the RAM.
112. Since the address of RAM1°12 is counted by [+1] according to the timing of the basic clock pulse S6, the next timing pulse S)I
The data in the RAM 112 is rewritten to shading correction data values by the time .

このようにして、タイミングパルスＳ）（かくるたびに
ＲＡＭＩ　１２のデータを読出し、基準色補正板１３に
よるシェーディング補正用データ値と演算を行ない、そ
の演算結果を再びＲＡＭＩ　１２に書込むという過程を
繰返すことにより、ＲＡＭ１１２のデータは最終的には
蛍光灯１６の分光特性およびラインセンサ２２の感光部
のばらつきなどを考慮したシェーディング補正用データ
値が１込まれる。ＲＡＭ１１２でのシェーディング補正
用データ値の書換えは、原稿０が原稿検知器２７を通過
してから開始され、原稿読取装置１２に到達するまでに
終了するような回路構成になっている。そして、原稿Ｏ
が搬送されるたびごとにＲＡＭ１１２内のシェーディン
グ補正用データ値が書換えられる。In this way, the process of reading out the data in the RAMI 12 every time the timing pulse S) is generated, performing calculations with the shading correction data value by the reference color correction plate 13, and writing the calculation results back into the RAMI 12. By repeating this process, the data in the RAM 112 is finally filled with a shading correction data value of 1 that takes into account the spectral characteristics of the fluorescent lamp 16 and the variations in the photosensitive area of the line sensor 22.The shading correction data value in the RAM 112 The circuit configuration is such that rewriting starts after the original 0 passes the original detector 27 and ends before the original 0 reaches the original reading device 12.
The shading correction data value in the RAM 112 is rewritten each time the data is transported.

次に、原稿Ｏの画像を読み始めた状態から説明する。セ
レクト信＠Ｓ８がロウレベルになると、データセレクタ
・マルチプレクサ１１４のセレクト端子Ｓはロウレベル
となり、出力端子Ｙ（ＩＹ。Next, a description will be given of the state in which the image of document O is started to be read. When the select signal @S8 becomes low level, the select terminal S of the data selector multiplexer 114 becomes low level, and the output terminal Y (IY) becomes low level.

２Ｙ、３Ｙ、４Ｙ）に入力端子Ａ　（１Ａ、２Ａ。2Y, 3Y, 4Y) to input terminal A (1A, 2A.

３Ａ、４Ａ）の状態を出力可能となる。ＲＡＭライ！〜
信号Ｓ７がハイレベルになると、ＲＡＭ１１２のライト
イネーブル端子ＷＥはハイレベルとなり、このときＲＡ
Ｍイネーブル信号Ｓ９はロウレベルになるので、ＲＡＭ
１１２はリード状態となり、設定されたアドレスのシェ
ーディング補正用データが出力される。この出力された
データは、ＲＡＭイネーブル信号Ｓ９のトリガ信号によ
りフリップフロップ回路１１５にラッチされる。フリッ
プフロップ回路１１５のラッチ内容は、２進全加篩器１
１３の入力端子Ａ（Ａ１．△２．Ａ３゜Ａ４）に帰還さ
れるとともにＤ／Ａ変換器１１６に入力される。Ｄ／Ａ
変換器１１６の出力電流は抵抗Ｒ３０，Ｒ３１，Ｒ３２
で電圧に変換され、デマルチプレクサ１１７および差動
増幅器１１８の非反転入力端子に入力される。画像信＠
Ｓ５は差動増幅器１１８の反転入力端子に入力されるが
、このとき反転入力端子の電位の方が非反転入力端子の
電位よりも高いので、差動増幅器１１８の出力はロウレ
ベルとなり、２進全加鐸器１１３への桁上げは生じない
。デマルチプレクサ１１７は、原稿濃度切換信＠Ｓ１０
．８１１により出力端子Ｘが入力端子ＸＯ，Ｘｉ、Ｘ２
．Ｘ３のいずれがとオン状態になる。デマルチプレクサ
１１７の出力信号は差動増幅器１１９の非反転入力端子
に入力されて、反転入力端子に入力される画像信号５５
（Ｉｌｔ稿０の読取信号）と比較され、その結果、差動
増幅器１１９の出力には原稿読取り画像信号にシェーデ
ィング補正を施した１ｉｊｉｉ像信号が現われる。3A, 4A) can be output. RAM Rai! ~
When the signal S7 becomes high level, the write enable terminal WE of the RAM 112 becomes high level, and at this time, the RA
Since the M enable signal S9 becomes low level, the RAM
112 enters a read state, and the shading correction data of the set address is output. This output data is latched into the flip-flop circuit 115 by the trigger signal of the RAM enable signal S9. The latched contents of the flip-flop circuit 115 are the binary total sieve 1
The signal is fed back to the input terminals A (A1.Δ2.A3°A4) of 13 and is also input to the D/A converter 116. D/A
The output current of converter 116 is controlled by resistors R30, R31, R32.
The signal is converted into a voltage at the terminal 1 and input to the non-inverting input terminals of the demultiplexer 117 and the differential amplifier 118. Image credit @
S5 is input to the inverting input terminal of the differential amplifier 118, but at this time, the potential of the inverting input terminal is higher than the potential of the non-inverting input terminal, so the output of the differential amplifier 118 becomes a low level, and the binary full signal is input. A carry to the adder 113 does not occur. The demultiplexer 117 receives the original density switching signal @S10.
．． 811, output terminal X becomes input terminal XO, Xi, X2
．． Any of X3 turns on. The output signal of the demultiplexer 117 is input to the non-inverting input terminal of the differential amplifier 119, and the image signal 55 is input to the inverting input terminal.
(read signal of Ilt document 0), and as a result, a 1ijii image signal obtained by applying shading correction to the document read image signal appears at the output of the differential amplifier 119.

第１４図は前記シェーディング補正回路５ｏによる画像
信号の補正方法を示す。図中の波形はラインセンサ２２
からの画像信号を前記増幅回路４８で増幅した後の信号
を示している。この信号は１ライン出力時間のタイミン
グパルスＳＨの１周期分の波形である。１２１は原稿を
読取った画像信号の波形、１２２はその画像信号を補正
するためのシエーｆインク波形を示す。上記画像信号の
波形がシェーディング波形よりも大きいところではハイ
レベルの出力が得られ、また上記画像信号の波形がシェ
ーディング波形よりも小さいところではロウレベルの出
力が得られる。前述した画像信号の補正方法を用いるこ
とにより、積分回路で演埠を行なわせたものと同様の効
果が得られる。FIG. 14 shows a method of correcting an image signal by the shading correction circuit 5o. The waveform in the figure is the line sensor 22
The image signal obtained by amplifying the image signal from the amplifier circuit 48 is shown. This signal has a waveform corresponding to one period of the timing pulse SH for one line output time. Reference numeral 121 indicates a waveform of an image signal obtained by reading a document, and reference numeral 122 indicates an ink waveform for correcting the image signal. A high level output is obtained where the image signal waveform is larger than the shading waveform, and a low level output is obtained where the image signal waveform is smaller than the shading waveform. By using the image signal correction method described above, an effect similar to that obtained by performing calculation using an integrating circuit can be obtained.

次に、原稿のｉｌ淡に対する読取濃度切換え方法につい
て説明する。第１１図にＪ３いて、原稿濃度切換信＠８
１０．Ｓ１１はマイクロプロセッサ４１から出力される
。デマルチプレクサ１１７の動作は、セレクト入力端子
Ａ、Ｂが共にロウレベルのとき出力端子Ｘは入力端子ｘ
Ｏとオン状態となり、セレクト入力端子Ａがハイレベル
でＢがロウレベルのとき出力端子Ｘは入力端子×１とオ
ン状態となり、セレクト入力端子ＡがロウレベルでＢが
ハイレベルのどき出力端子Ｘは入力端子×２とオン状態
となり、セレクト入力端子Ａ、Ｂが共にハイレベルのと
き出力端子Ｘは入力端子×３とオン状態となる。濃度の
薄い原稿を読取るには原稿濃度読取スイッチ６２をライ
１〜状態にセットする。Next, a method of switching the reading density depending on the illumination of the original will be explained. In Figure 11, there is J3, and the original density switching signal @8
10. S11 is output from the microprocessor 41. The operation of the demultiplexer 117 is such that when the select input terminals A and B are both at low level, the output terminal
When select input terminal A is high level and B is low level, output terminal When the select input terminals A and B are both at high level, the output terminal X is turned on with the input terminal x3. To read a low-density original, set the original density reading switch 62 to the lie 1-state.

すると、デマルチプレクサ１１７のセレクト入力端子Ａ
、Ｂの選択により出力端子Ｘは入力端子×２の値を出力
する。これにより、差動増幅器１１９の基準入力は低く
おさえられるので、第１４図のシェーディング波形１２
２のレベルが低くなり、差動増幅器１１９の出力は大と
なる。また、濃度の濃い原稿を読取るには原稿ｍ度読取
スイッチ６２をダーク状態にセットする。すると、デマ
ルチプレクサ１１７のセレクト入力端子Ａ、Ｂの選択に
より出力端子Ｘは入力端子ＸＯの値を出力する。Then, the select input terminal A of the demultiplexer 117
, B, the output terminal X outputs the value of the input terminal x2. As a result, the reference input of the differential amplifier 119 is kept low, so the shading waveform 12 in FIG.
2 becomes low, and the output of the differential amplifier 119 becomes large. Further, in order to read a high-density original, the original reading switch 62 is set to the dark state. Then, by selecting the select input terminals A and B of the demultiplexer 117, the output terminal X outputs the value of the input terminal XO.

これにより、差動増＠１１１９の基準入力は高くなるの
で、第１４図のシェーディング波形１２２のレベルが高
くなり、差動増幅器１１９の出力は小となる。ざらに、
基準濃度の原稿を読取るには原Ｗｉ濃度読取スイッチ６
２をノーマル状態にセットする。すると、デマルチプレ
クサ１１７のセレクト入力端子Ａ、８の選択により出力
端子Ｘは入力端子×１の値を出力する。これにより、差
動増幅器１１９の基準入力は上記ライト状態とダーク状
態との間の値となるので、差動増幅器１１９の出力は上
記ライト状態とダーク状態との間のレベルとなる。As a result, the reference input of the differential amplifier @1119 becomes high, so the level of the shading waveform 122 in FIG. 14 becomes high, and the output of the differential amplifier 119 becomes low. Roughly,
To read originals with standard density, press original Wi density reading switch 6
2 to normal state. Then, by selecting the select input terminals A and 8 of the demultiplexer 117, the output terminal X outputs the value of the input terminal x1. As a result, the reference input of the differential amplifier 119 has a value between the light state and the dark state, so the output of the differential amplifier 119 has a level between the light state and the dark state.

次に、第１１図における差動増幅器１２０の機能につい
て説明する。可変抵抗Ｒ３３によって差動増幅器１２０
の基準電圧レベルを所定値に設定することにより、画像
信号Ｓ５が差動増ＩＩ器１２０の非反転入力端子に入力
されているので、差動増幅器１２０の出力信号をマイク
ロプロセッサ４１に入力することにより、蛍光灯１６の
オン、オフ状態や光層の状態を検出することができる。Next, the function of the differential amplifier 120 in FIG. 11 will be explained. Differential amplifier 120 by variable resistor R33
Since the image signal S5 is input to the non-inverting input terminal of the differential amplifier II 120 by setting the reference voltage level of the differential amplifier 120 to a predetermined value, the output signal of the differential amplifier 120 can be input to the microprocessor 41. Accordingly, the on/off state of the fluorescent lamp 16 and the state of the light layer can be detected.

すなわち、この回路で前記蛍光灯光ｍ＠出回路６５を構
成している。That is, this circuit constitutes the fluorescent lamp light m@ output circuit 65.

第１５図は第４図におけるレフトマージンカウント回路
５８を詳細に示すものである。すなわち、１３１はレフ
トマージンカウント値の初期設定値をセットするための
ディツブスイッチ、１３２はデータラインを直流電圧＋
５■にプルアップするためのブロック抵抗素子である。FIG. 15 shows the left margin count circuit 58 in FIG. 4 in detail. That is, 131 is a ditub switch for setting the initial setting value of the left margin count value, and 132 is a dip switch for setting the initial setting value of the left margin count value.
This is a block resistance element for pulling up to 5.

上記ディップスイッチ１３１の値は、４ビツト２進カウ
ンタ１３３．１３４の各データ入力端子Ａ、Ｂ、Ｃ，Ｄ
に入力されている。上記カウンタ１３３のキャリアウド
端子ＣＯはカウンタ１３４のイネーブル端子ＥＴに接続
されており、カウンタ１３３からカウンタ１３４への桁
上げを行なっている。上記カウンタ１３３，１３４の各
ロード端子りにはタイミングパルスＳＨが入力される。The value of the dip switch 131 is determined by each data input terminal A, B, C, D of the 4-bit binary counter 133.134.
has been entered. The carry terminal CO of the counter 133 is connected to the enable terminal ET of the counter 134, and carries up from the counter 133 to the counter 134. A timing pulse SH is input to each load terminal of the counters 133 and 134.

上記カウンタ１３４の出力端子ＱＤは、カウンタ１３３
．１３４の各イネーブル端子ＥＰに接続されるとともに
、インバータ回路１３５を介してＤタイプフリップフロ
ラフ回路１３６のクロック端子ＣＫに接続されている。The output terminal QD of the counter 134 is connected to the counter 133.
．． 134, and is also connected to a clock terminal CK of a D-type flip-flop circuit 136 via an inverter circuit 135.

上記カウンタ１３３．１３４は、そのクロック端子ＣＫ
にクロックパルスＣＰが入力されることにより動作する
。上記フリップフロップ回路１３６のデータ入力端子り
は直流電圧＋５ｖにプルアップされている。上記フリッ
プフロップ回路１３６の出力端子Ｑは、Ｄタイプフリッ
プフロラフ回路１３７のデータ入力端子りに接続されて
いる。上記フリップフロップ回路１３６の出力端子Ｑか
らは水平同期信号Ｈ８Ｃが出力される。上記フリップフ
ロップ回路１３７は、そのクロック端子ＯＫにクロック
パルスＣＰが入力されることにより動作する。上記フリ
ップフロップ回路１３７の出力端子Ｑは、フリップフロ
ップ回路１３６のクリア端子ＣＬＲに接続されるととも
に、４ビット２進カウンタ１３８，１３９，１４０の各
ロード端子しに接続されている。上記カウンタ１３８の
データ入力端子Ａ、Ｂ、Ｃ，Ｄはそれぞれ接地されてい
る。上記カウンタ１３９のデータ入力端子Ａ、Ｂは直流
電圧＋５Ｖにプルアップされ、データ入力端子Ｃ，Ｄは
接地されている。上記カウンタ１４０のデータ入力端子
Ａ、Ｄは直流電圧＋５Ｖにプルアップされ、データ入力
端子８．０は接地されている。上記カウンタ１３８．１
３９゜１４０は、キャリアウド端子ＣＯをイネーブル端
子ＥＴに接続することにより桁上げを行なっている。上
記カウンタ１３８，１３９，１４０は、そのクロック端
子ＣＫにクロックパルスＣＰが入力されることにより動
作する。上記カウンタ１４０のキャリアウド端子ＧＯは
、インバータ回路１４１を介してカウンタ１３８．１３
９．１４０の各イネーブル端子ＥＰに接続されている。The counters 133 and 134 have their clock terminals CK
It operates by inputting a clock pulse CP to the CP. The data input terminal of the flip-flop circuit 136 is pulled up to a DC voltage of +5V. The output terminal Q of the flip-flop circuit 136 is connected to the data input terminal of a D-type flip-flop circuit 137. A horizontal synchronizing signal H8C is output from the output terminal Q of the flip-flop circuit 136. The flip-flop circuit 137 operates when a clock pulse CP is input to its clock terminal OK. The output terminal Q of the flip-flop circuit 137 is connected to the clear terminal CLR of the flip-flop circuit 136 and to each load terminal of the 4-bit binary counters 138, 139, and 140. Data input terminals A, B, C, and D of the counter 138 are each grounded. Data input terminals A and B of the counter 139 are pulled up to a DC voltage of +5V, and data input terminals C and D are grounded. The data input terminals A and D of the counter 140 are pulled up to a DC voltage of +5V, and the data input terminal 8.0 is grounded. Above counter 138.1
39.degree. 140 performs a carry by connecting the carrier terminal CO to the enable terminal ET. The counters 138, 139, and 140 operate by inputting a clock pulse CP to their clock terminals CK. The carrier terminal GO of the counter 140 is connected to the counter 138.13 via the inverter circuit 141.
9.140 are connected to each enable terminal EP.

上記カウンタ１３８の出力端子ＱＣからはストローブパ
ルスＳＴＢが出力される。このストローブパルスＳＴＢ
が出力されている期間中、画像信号は有効データとなる
。A strobe pulse STB is output from the output terminal QC of the counter 138. This strobe pulse STB
During the period in which the image signal is being output, the image signal becomes valid data.

次に、このような構成において、レフトマージンのカウ
ント動作を１１６図に示すタイミングチャートを自照し
て説明する。ラインセンサ２２からの１ライン出力画素
数は前述したように３６８４画素分となる。ラインセン
サ２２は、タイミングパルス３１１のタイミングにより
最初に３２２画素ダミー出力と画像信号出力の後に４画
素のダミー出力を行なうようになっている。本装置では
画像読取幅は２１９ｍとしているので、画素信号の有効
分は２１６バイ１−１すなわち３４５６画素となる。カ
ウンタ１３３．１３４により時間ｔ１をカランｌ−Ｌ、
、画素データのうち３２画素のダミー分と無効データを
切捨ててレフ１−マージンの調整を行なっている。１間
１゛１をカウント後に水平同明信号）−Ｉ　Ｓ　Ｏを出
力している。カウンタ１３１３．１３９．１４０により
ス１−ロー１パルスＳＴＢを出力し、画像読取幅２１９
間を出力し終えるとカウンタ１３８．１３９．１４０は
カウント動作を停止するので、次のタイミングパルスＳ
Ｈがくるまでの時間ｔ２の間、無効データと４画素のダ
ミー分の切捨てを行なっている。こうすることにより、
画像読取幅以外から読取った画素信号を外部装置へ送る
こともなくなり、外部装置においては有効画素データ分
のみを新めて選別するような回路構成を持たせる必要は
なくなる。Next, in such a configuration, the left margin counting operation will be explained with reference to the timing chart shown in FIG. 116. The number of pixels output per line from the line sensor 22 is 3684 pixels as described above. The line sensor 22 is configured to first output a 322-pixel dummy output and an image signal output, and then output a 4-pixel dummy output according to the timing of the timing pulse 311. In this device, the image reading width is 219 m, so the effective portion of the pixel signal is 216 by 1-1, or 3456 pixels. The time t1 is calculated by the counters 133 and 134 as l-L,
, 32 dummy pixels and invalid data of the pixel data are discarded to adjust the reflex 1 margin. After counting 1 for 1, it outputs the horizontal same brightness signal)-ISO. The counters 1313, 139, and 140 output the slow 1-slow 1 pulse STB, and the image reading width is 219.
After outputting the timing pulse, the counters 138, 139, and 140 stop counting, so the next timing pulse S
During the time t2 until H arrives, invalid data and 4-pixel dummy portions are truncated. By doing this,
It is no longer necessary to send pixel signals read from areas other than the image reading width to an external device, and there is no need for the external device to have a circuit configuration that newly selects only valid pixel data.

第１７図Ｊ３よび第１８図は本技１行で使用しているコ
マンドおよびステータスの詳細を示している。FIG. 17 J3 and FIG. 18 show details of the command and status used in one line of this technique.

第１７図のＳＲ１，ＳＲ２，ＳＲ３は第１８図中のステ
ータス１、ステータス２、ステータス３に対応するステ
ータス要求コマンド、ＳＳＴは本装置に対して原稿の読
取開始を指示するコマンドである。第１８図において、
原稿読取濃度）ｊ原稿濃度読取スイッチ６２かどの状態
であるかを示すステータス、原稿セットは原稿Ｏが原稿
挿入部２に挿入されたごとを検知したことを示すステー
タス、ウオームアツプ中は本装置が原稿Ｏを読取るのに
最良の状態に進行中であることを示遵スデータス、蛍光
灯切れは蛍光灯１６の光量が原稿Ｏを読取れる限界より
も下まわったことや蛍光灯１６が切れたことを示すステ
ータス、原稿ジャムは搬送路６内で原稿０がジャムした
ことを示すステータス、８／１６変換は原稿読取解像度
を８ドツ１へ／朧で行なうか１６ドツト／諷で行なうか
を示すステータスである。SR1, SR2, and SR3 in FIG. 17 are status request commands corresponding to status 1, status 2, and status 3 in FIG. 18, and SST is a command for instructing this apparatus to start reading a document. In Figure 18,
Document reading density) j Status indicating the state of the document density reading switch 62, document set is a status indicating that it has detected that the document O is inserted into the document insertion section 2, and during warm-up, this device is The data indicates that the document O is in the best condition for reading, and the fluorescent lamp burnout indicates that the light intensity of the fluorescent lamp 16 has fallen below the limit for reading the document O, or that the fluorescent lamp 16 has burnt out. "Document jam" is a status that indicates that document 0 has jammed in the transport path 6. "8/16 conversion" is a status that indicates whether the document reading resolution is to be 8 dots 1/hazy or 16 dots/divert. It is.

第１９図および第２０図は本装置を動作させるための制
御用プログラムフローヂャートを示しており、第２１図
を参照して説明する。なお、第２１図は搬送路６に対す
る各原稿検知器の位置およびそれら各位置間の原稿搬送
時間を示すもので、Ｐｌは原稿検知器２５の位置、Ｒ２
は原稿検知器２６の位置、Ｒ３は原稿検知器２７の位置
、Ｒ４は原稿検知器２８の位置をそれぞれ示している。FIGS. 19 and 20 show control program flowcharts for operating this apparatus, and will be explained with reference to FIG. 21. Note that FIG. 21 shows the position of each document detector with respect to the conveyance path 6 and the document conveyance time between these positions, Pl is the position of the document detector 25, and R2
indicates the position of the original detector 26, R3 the position of the original detector 27, and R4 the position of the original detector 28, respectively.

Ｔ１は位置Ｐ１からＲ２までに原稿Ｏが到達するための
時間、−［２は位置Ｐ２からアライニングローラ８の中
心位置までに到達するための時間、Ｌ３はフライ２Ｔ−
ング［］−ラ８の中心位置から位ｆｆｆＰ３Ｊ、でに到
）？ｉ）るための時間、Ｒ４は位置「〕３から原稿読１
１’７位置１２まτ“に到達４るための時間、丁５は原
稿読取位置１２から位置Ｐ４までに到達するための時間
、Ｔ６は位置Ｐ４から排紙ローラ１１の中心位置までに
到達覆るための時間をそれぞれ示している。T1 is the time required for the document O to reach from position P1 to R2, -[2 is the time required for the document O to reach the center position of the aligning roller 8 from position P2, and L3 is the time required for the document O to reach the center position of the aligning roller 8.
From the center position of ng[]-ra8 fffP3J, to)? i) The time for reading the document, R4 is the time for reading the manuscript from position ``]3 to 1.
1'7 The time it takes to reach position 12 τ'', the time it takes for T5 to reach from the document reading position 12 to position P4, and the time T6 to reach from position P4 to the center position of the paper ejection roller 11. The time required for each is shown.

まず、電源オンから待機状態になるまでの動作について
説明する。いＪ：、電源がオンされるとステップＡ１に
進む。ステップＡ１では、図示しない上部ユニット開閉
検知用スイッチの状態をチェックすることにより、上部
ユニットＡが開放状態にあるか否かを判断し、開放状態
にあれば上部ユニットオープン状態とし、開放状態にな
ければステップＡ２に進む。ステップＡ２では、各原稿
検知器２５〜２８がオフ状態にあるか否かを判断し、１
゛つでもオン状態にあればジャムが生じているものと（
）て原稿ジャム状態とし、全てオフ状態にあればステッ
プＡ３に進む。ステップＡ３では、蛍光灯１６の保温用
ヒータ１７をオンし、ステップＡ４に進む。ステップＡ
４では、蛍光灯１Ｇの予熱をオンし、ステップＡ５に進
む。ステップＡ５では、蛍光灯１６をオンし、ステップ
Ａ６に進む。First, the operation from turning on the power to entering the standby state will be explained. J: When the power is turned on, the process proceeds to step A1. In step A1, it is determined whether or not the upper unit A is in the open state by checking the state of the upper unit open/close detection switch (not shown). If the upper unit A is in the open state, the upper unit is set to be in the open state. If so, proceed to step A2. In step A2, it is determined whether each document detector 25 to 28 is in an off state, and
If any of them are on, there is a jam (
) to indicate a document jam state, and if all are in the off state, the process advances to step A3. In step A3, the heat-retaining heater 17 of the fluorescent lamp 16 is turned on, and the process proceeds to step A4. Step A
In step 4, preheating of the fluorescent lamp 1G is turned on, and the process proceeds to step A5. In step A5, the fluorescent lamp 16 is turned on, and the process proceeds to step A6.

ステップ八６では、ラフ１−タイマに時間］Ｘをセット
してそのタイマをスタ〜１−させ、ステップＡｎこ進む
。ステップＡ７では、蛍光灯１６が規定の光量に達した
か否かを判断し、達していなければステップ八８に進む
。ステップ八８では、上記時間ＴＸを経過したか否かを
判断し、経過していなければ上記ステップＡ７に戻り、
経過していれば異常であると判断してサービスマンコー
ル状態とする。上記ステップＡ７において、規定の光量
に達していればステップＡ９に進む。ステップＡ９では
、蛍光灯１６をオフし、待機状態とする。In step 86, time]X is set in the rough 1-timer to start the timer, and the process proceeds to step An. In step A7, it is determined whether the fluorescent lamp 16 has reached a predetermined amount of light, and if it has not, the process proceeds to step 88. In step 88, it is determined whether or not the above-mentioned time TX has elapsed, and if it has not elapsed, the process returns to step A7,
If the time has elapsed, it is determined that there is an abnormality and a serviceman is called. In step A7, if the prescribed light amount has been reached, the process proceeds to step A9. In step A9, the fluorescent lamp 16 is turned off and placed in a standby state.

次に、待機状態において原稿０が挿入された場合の動作
について説明する。ステップＡ１０にて位置Ｐ１の原稿
検知器２５がオンされたか否かを判断し、オンされると
原稿Ｏが挿入されたものと判断してステップＡ１１に進
む。ステップＡ１１では、蛍光灯１６をオンし、ステッ
プＡ１２に進む。ステップＡ１２では、ステッピングモ
ータ２９を正転させることにより、給紙ローラ７を動作
させて挿入された原稿０の搬送を開始し、ステップＡ１
３に進む。ステップＡ１３では、時間Ｔ１遅延させ、ス
テップＡ１４に進む。ステップＡ１４では、位ＩＰ２の
原稿検知器２６がオンになったか否かを判断し、オンし
なければジャムが生じたものと判断して原稿ジャム状態
とし、オンすればステップＡ１５に進む。ステップＡ１
５では、時間Ｔ０ｎ延させ、ステップＡ１６に進む。ス
テップＡ１６では、原稿セットステータスをセットする
とともにステッピングモータ２９をオフし、ステップＡ
１７に進む。ステップＡ１７では、読取開始コマンドを
受信したか否かを判断し、受信するとステップＡ１８に
進む。ステップＡ１８では、ステッピングモータ２９を
逆転させることにより、アライニングローラ８、搬送ロ
ーラ９および排紙ローラ１１を動作させて再び原稿Ｏの
搬送を行ない、ステップＡ１９に進む。ステップＡ１９
では、時間Ｔ３遅延させ、ステップＡ２０に進む。ステ
ップＡ２０では、位置Ｐ３の原稿検知器２７がオンした
か否かを判断し、オンしなければジャムが生じたものと
判断して原稿ジャム状態とし、オンすればステップＡ２
１に進む。ステップＡ２１では、時間Ｔ４遅延させ、ス
テップＡ２２に進む。ステ、ツブＡ２２では、原稿Ｏの
読取りを開始し、ステップＡ２３に進む。ステップＡ２
３では、原稿検知器２７がオンしてから所定時間Ｔｏ　
（Ｒ大長の原稿が原稿検知器２７を通過するのに必要な
時間）経過したか否かを判断し、経過していればジャム
が生じたものと判断して原稿ジャム状態とし、経過して
いなければステップＡ２４に進む。ステップＡ２４では
、位置Ｐ３の原稿検知器２７がオフしたか否かを判断し
、オフしていなければ上記ステップＡ２２に戻って読取
りを継続し、オフしていればステップＡ２５に進む。Next, the operation when document 0 is inserted in the standby state will be described. In step A10, it is determined whether or not the document detector 25 at position P1 is turned on. If it is turned on, it is determined that the document O has been inserted, and the process proceeds to step A11. In step A11, the fluorescent lamp 16 is turned on, and the process proceeds to step A12. In step A12, by rotating the stepping motor 29 in the normal direction, the paper feed roller 7 is operated to start conveying the inserted document 0, and in step A1
Proceed to step 3. In step A13, the process is delayed by a time T1, and the process proceeds to step A14. In step A14, it is determined whether or not the document detector 26 of IP2 is turned on. If it is not turned on, it is determined that a jam has occurred and the document is jammed. If it is turned on, the process proceeds to step A15. Step A1
In step 5, the time T0n is extended and the process proceeds to step A16. In step A16, the document setting status is set and the stepping motor 29 is turned off.
Proceed to step 17. In step A17, it is determined whether or not a reading start command has been received, and if it has been received, the process advances to step A18. In step A18, the stepping motor 29 is reversed to operate the aligning roller 8, transport roller 9, and discharge roller 11 to transport the document O again, and the process proceeds to step A19. Step A19
Then, the process is delayed for a time T3 and the process proceeds to step A20. In step A20, it is determined whether or not the document detector 27 at position P3 is turned on. If it is not turned on, it is determined that a jam has occurred and the document is jammed, and if it is turned on, step A2
Go to 1. In step A21, the process is delayed for a time T4, and the process proceeds to step A22. At step A22, reading of the original O is started, and the process proceeds to step A23. Step A2
3, the predetermined time To after the document detector 27 is turned on.
It is determined whether the time required for an R-length document to pass through the document detector 27 has elapsed, and if it has, it is determined that a jam has occurred and the document is in a jam state. If not, the process advances to step A24. In step A24, it is determined whether or not the document detector 27 at position P3 is turned off. If it is not turned off, the process returns to step A22 to continue reading, and if it is turned off, the process proceeds to step A25.

ステップＡ２５では、時間Ｔ４ｎ延させ、ステップＡ２
６に進む。ステップＡ２６では、原稿Ｏの読取りを終了
するとともに蛍光灯１６をオフし、さらに原稿セットス
テータスを解除し、ステップＡ２７に進む。ステップＡ
２７では、時間Ｔ５遅延させ、ステップＡ２８に進む。In step A25, time T4n is extended, and step A2
Proceed to step 6. In step A26, reading of the document O is finished, the fluorescent lamp 16 is turned off, and the document set status is canceled, and the process proceeds to step A27. Step A
In step A27, the process is delayed for a time T5 and proceeds to step A28.

ステップＡ２８では、位置Ｐ４の原稿検知器２８がオフ
したか否かを判断し、オフしなければジャムが生じたも
のと判断して原稿ジャム状態とし、オフしていればステ
ップＡ２９に進む。ステップＡ２９では、時間Ｔ６遅延
させ、ステップＡ３０に進む。ステップＡ３０では、ス
テッピングモータ２９をオフし、￥１機状態に戻る。In step A28, it is determined whether or not the document detector 28 at position P4 is turned off. If it is not turned off, it is determined that a jam has occurred and the document is jammed, and if it is turned off, the process advances to step A29. In step A29, the process is delayed for a time T6 and the process proceeds to step A30. In step A30, the stepping motor 29 is turned off and the process returns to the ¥1 machine state.

なお、第２０図（ａ）（ｂ）（ｃ）は前記上部ユニット
オーブン状態、原稿ジャム状態、サービスマンコール状
態の処理を示すフローチャートである。Note that FIGS. 20(a), 20(b), and 20(c) are flowcharts showing processing in the upper unit oven state, document jam state, and serviceman call state.

このように、原稿をその画像面を上にした状態で受入れ
て、その状態で読取可能とし、読取りを終了した原稿は
上下反転せしめて画像面を下にした状態で筺体の上面へ
排出するように構成することにより、従来、排紙］・レ
イが専有していた部分をなくすことができ、それだけ装
置全体の小形化が図れるとともに、専有スペースも狭く
てすみ、操作性の向上が図れる。また、原稿をその画像
面を上にして受入れるので、原稿の内容が容易に目視確
認でき、非常に便利で操作性にも優れている。In this way, the original is accepted with its image side facing up and can be read in that state, and once the original has been read, it is turned upside down and ejected to the top of the housing with the image side facing down. By configuring this system, the area previously occupied by the paper ejection and ray can be eliminated, and the entire device can be made more compact, occupying less space, and improving operability. Furthermore, since the document is received with its image side facing up, the contents of the document can be easily visually confirmed, making it extremely convenient and easy to operate.

さらに、読取りが終了した原稿は上下反転して画像面を
下にした状態で排出するので、たとえば連続した頁の原
稿を読取る場合に頁順が逆になるようなことがなく、非
常に便利である。また、筺体は原稿の搬送路を境にして
上部筺体と下部筺体とに分離できる構造とし、これら筺
体体を１つの支点にて接合し、上部筺体を下部筺体に対
して開閉自在な構造としたので、原稿が搬送路内でジャ
１１しても容易に処理できる。さらに、原稿をその画像
面を上にして受入れ、その状態で読取可能としたので、
上部筺体には蛍光灯、反射ミラー、レンズ、ラインセン
サおよびプリント回路基板などの比較的軽量なものを収
納し、下部筺体にはステッピングモータおよび電源装置
などの比較的重量なものを収納することができる。これ
により、装置全体のバランスを確保でき、安定したもの
となる。Furthermore, the scanned original is flipped upside down and ejected with the image side facing down, which is extremely convenient, as it prevents the page order from being reversed when reading a continuous page of the original. be. In addition, the casing has a structure that allows it to be separated into an upper casing and a lower casing across the document transport path, and these casings are joined at a single fulcrum, so that the upper casing can be opened and closed with respect to the lower casing. Therefore, even if the document is jammed in the conveyor path 11, it can be easily processed. Furthermore, the document can be accepted with the image side facing up and read in that state.
The upper housing can store relatively light items such as fluorescent lights, reflective mirrors, lenses, line sensors, and printed circuit boards, while the lower housing can store relatively heavy items such as stepping motors and power supplies. can. This ensures the balance of the entire device and makes it stable.

［発明の効果１ 以上詳述したように本発明によれば、装置全体の小形化
が図れ、専有スペースも広く必要とせず、しかも操作性
の向上が図れる画ｍ読取装置を提供できる。[Advantageous Effects of the Invention 1] As described in detail above, according to the present invention, it is possible to provide an image reading device that can reduce the size of the entire device, does not require a large dedicated space, and can improve operability.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明の一実施例を説明するためのもので、第１図
は画像読取装置の縦断側面図、第２図は第１図において
上部ユニットを開放して示す図、第３図は画像読取部分
を詳細に示す図、第４図は制御回路の構成を示すブロッ
ク図、第５図は第４図における入力、出カポ−［−の部
分を詳細に示すブロック図、第６図は蛍光灯の管壁温度
を制御する装置とその制卸部を示す図、第７図は管壁温
度の制御例を説明するためのタイミングチャート、第８
図は温度検出回路の構成図、第９図は第４図にお（プる
増幅回路およびサンプルホールド回路を詳細に示す構成
図、第１０図はサンプルホールド回路の動作を説明する
ためのタイミングチャート、第１１図は第４図における
シェーディング補正回路を詳細に示す構成図、第１２図
および第１３図はシェーディング補正回路の動作を説明
するためのタイミングチャート、第１４図はシェーディ
ング補正回路による１隘信号の補正方法を説明するため
の図、第１５図は第４図におけるレフトマージンカウン
ト回路を詳細に示す構成図、第１６図はレフトマージン
カウント回路の動作を説明するためのタイミングチャー
ト、第１７図および第１８図はコマンドおよびステータ
スを詳細に示す図、第１９図および第２０図は全体的な
動作を説明するための制御用プログラムフローチャート
、第２１図は搬送路に対する各原稿検知器の位置および
それらの各位置間の原稿搬送時間を示す図である。 ０・・・・・・原稿、１・・・・・・筺体、１ａ・・・
・・・上部筺体、１ｂ・・・・・・下部筺体、Ａ・・・
・・・上部ユニット、Ｂ・・・・・・下部ユニット、２
・・・・・・原稿挿入部、３・・・・・・原稿排出部、
４・・・・・・手差しガイド、５・・・・・・排紙トレ
イ、６・・・・・・搬送路、７・・・・・・給紙ローラ
、８・・・・・・アライニングローラ、９・・・・・・
搬送Ｏ−ラ、１１・・・・・・排紙ローラ、１６・・・
・・・蛍光灯（光源）、１８．１９゜２０・・・・・・
反射ミラー、２１・・・・・・レンズ、２２・・・・・
・ラインセンサ（光電変換器）、２９・・・・・・ステ
ッピングモータ、３０・・・・・・電源袋Ｍ、。 出願人代理人　　弁理士　鈴　江　武　彦第３図 第５図 第８図 第７図 （ａ） 第１９図 （ｂ） ＠　７９図 （Ｃ） 第１９図 第２０図 １１卑品口 第２７図 特許庁長官　宇　賀　道　部　殿 １、事件の表示 特願昭６０７１６３１６７号 ２、発明の名称 画像読取装置 ３、補正をする者 事件との関係　　　特許出願人 （３０７）株式会社　東芝 （ほか１名） ４、代理人 ７、補正の内容 （１）明細書の第１２頁第２行目に「第５図」とあるを
「第３図」と訂正する。 （２）明細書の第２３頁第７行目、第１０行目および第
１１行目にそれぞれ「１０３」とあるを「１０４」と訂
正する。 （３１明細書の第２５頁第１９行目に「ノセルストラン
ス９６が動作し、」とあるを「）臂ルストランス９６が
動作すると、」と訂正する。 （４）明細書の第２６頁第１５行目に「画素信号１」と
あるを「画素信号ｓｉＪと訂正する。 （５）同頁第２０行目に「画素信号Ｓ６　Ｓｌｌ」とあ
るを「画素信号Ｓ、とｓａｊと訂正する。 （６）　　明細書の第３９頁第４行目に「基準濃度」と
あるを「標準濃度」と訂正する。 （７）明細書の第４１頁第９行目および第１３行目にそ
れぞれｒＱＪとあるを「Ｑ」と訂正する。The drawings are for explaining one embodiment of the present invention, and FIG. 1 is a vertical side view of an image reading device, FIG. 2 is a view showing the upper unit in FIG. 1 opened, and FIG. 3 is an image FIG. 4 is a block diagram showing the configuration of the control circuit; FIG. 5 is a block diagram showing the input and output capo parts in FIG. 4 in detail; FIG. 6 is the fluorescent FIG. 7 is a timing chart for explaining an example of controlling the tube wall temperature; FIG.
Figure 9 is a configuration diagram of the temperature detection circuit, Figure 9 is a configuration diagram showing the details of the amplifier circuit and sample hold circuit shown in Figure 4, and Figure 10 is a timing chart for explaining the operation of the sample hold circuit. , FIG. 11 is a block diagram showing the shading correction circuit in detail in FIG. 4, FIGS. 12 and 13 are timing charts for explaining the operation of the shading correction circuit, and FIG. 14 is a diagram showing the shading correction circuit in detail. 15 is a block diagram showing the left margin count circuit in detail in FIG. 4, FIG. 16 is a timing chart for explaining the operation of the left margin count circuit, and FIG. 17 is a diagram for explaining the signal correction method. 19 and 20 are control program flowcharts for explaining the overall operation. and the document conveyance time between those positions. 0... Original, 1... Housing, 1a...
... Upper housing, 1b... Lower housing, A...
...Upper unit, B...Lower unit, 2
...Document insertion section, 3...Document ejection section,
4...Manual feed guide, 5...Paper output tray, 6...Transport path, 7...Paper feed roller, 8...A Lining roller, 9...
Conveyance roller, 11... Paper ejection roller, 16...
...Fluorescent lamp (light source), 18.19°20...
Reflection mirror, 21...Lens, 22...
- Line sensor (photoelectric converter), 29...Stepping motor, 30...Power supply bag M. Applicant's representative Patent attorney Takehiko Suzue Figure 3 Figure 5 Figure 8 Figure 7 (a) Figure 19 (b) @ Figure 79 (C) Figure 19 Figure 20 Figure 11 Himinaguchi Figure 27 Commissioner of the Japan Patent Office Michibe Uga1, Indication of the case Japanese Patent Application No. 1987-6071631672, Name of the invention Image reading device3, Person making the amendment Relationship to the case Patent applicant (307) Toshiba Corporation (and 1 other person) 4. Agent 7, contents of the amendment (1) In the second line of page 12 of the specification, "Figure 5" is corrected to "Figure 3." (2) The text "103" on page 23, line 7, line 10, and line 11 of the specification is corrected to "104." (In the 19th line of page 25 of Specification 31, the phrase ``the nocel transformer 96 operates,'' is corrected to ``the) arm thrust transformer 96 operates.'' (4) "Pixel signal 1" on page 26, line 15 of the specification is corrected to "pixel signal siJ." (5) "Pixel signal S6 Sll" on page 26, line 20 of the specification is corrected as "pixel signal siJ." Correct the pixel signals S and saj. (6) Correct the phrase "reference density" in the fourth line of page 39 of the specification to read "standard density." (7) On page 41, line 9 and line 13 of the specification, rQJ is corrected to "Q".

Claims (4)

【特許請求の範囲】[Claims] （１）筺体と、この筺体の一端側に設けられ被読取画像
を有する原稿をその画像面を上にした状態で受入れる受
入手段と、前記筺体内に設けられ前記受入手段で受入れ
た原稿をその状態で前記筺体の他端側へ向けて搬送する
搬送手段と、この搬送手段の中途部に設けられ搬送され
る原稿の画像面に光を照射する光源と、この光源の光照
射による原稿からの光を受光し電気信号に変換する光電
変換手段と、前記搬送手段で搬送されてきた原稿を画像
面を下にした状態で前記筺体の上面へ排出する排出手段
と、前記筺体の上面に設けられ前記排出手段で排出され
た原稿を収納する収納手段とを具備したことを特徴とす
る画像読取装置。(1) A housing, a receiving means provided at one end of the housing for receiving a document having an image to be read with its image side facing up, and a receiving means provided in the case for receiving a document having an image to be read with the image side facing up; a conveying means for conveying the document toward the other end of the housing; a light source installed in the middle of the conveying means for irradiating light onto the image surface of the conveyed document; a photoelectric conversion means for receiving light and converting it into an electrical signal; a discharging means for discharging the document conveyed by the conveying means onto the upper surface of the housing with the image side facing down; and a discharging means provided on the upper surface of the housing. An image reading device comprising: storage means for storing the document ejected by the ejection means. （２）前記筺体は上部筺体と下部筺体とに分離できる構
造とし、これら両筺体を１つの支点にて接合し、上部筺
体を下部筺体に対して開閉自在としたことを特徴とする
特許請求の範囲第１項記載の画像読取装置。(2) The casing has a structure that can be separated into an upper casing and a lower casing, and these casings are joined at one fulcrum, so that the upper casing can be opened and closed with respect to the lower casing. The image reading device according to scope 1. （３）前記光源、光電変換手段およびそれらに付随する
光学系などの比較的軽量なものを上部筺体に収納し、電
源装置および前記搬送手段の駆動モータなどの比較的重
量なものを下部筺体に収納したことを特徴とする特許請
求の範囲第２項記載の画像読取装置。(3) Relatively lightweight items such as the light source, photoelectric conversion means, and optical system associated therewith are housed in the upper housing, and relatively heavy items such as the power supply device and the drive motor for the conveying means are housed in the lower housing. The image reading device according to claim 2, wherein the image reading device is housed. （４）前記光電変換手段は、原稿の搬送方向と直角方向
に配設されるラインセンサを主体に構成されていること
を特徴とする特許請求の範囲第１項記載の画像読取装置
。(4) The image reading device according to claim 1, wherein the photoelectric conversion means is mainly composed of a line sensor disposed in a direction perpendicular to the conveyance direction of the document.