JPS6224768A - Picture reader - Google Patents

Abstract

PURPOSE:To attain luminous quantity detection stably and accurately over a long period without using a photodetector by extracting a part of output signals of a photoelectric transducer so as to detect indirectly the luminous amount of a light source. CONSTITUTION:Each inverting input terminal of differential amplifiers 118, 119 of a shading correction circuit and a non-inverting input terminal of a differential amplifier 120 are connected in common and a picture signal S5 is inputted to the common connection point. A voltage division of a DC voltage +5V is inputted by a variable resistor R33 to an inverting input terminal of the differential amplifier 120. Since the picture signal S5 is inputted to the non-inverting input terminal of the differential amplifier 120, the on/off state of a fluorescent light and the state of luminous amount are detected by inputting an output signal of the differential amplifier 120 to a microprocessor.

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、原稿の画像を光学的に読取る画像読取装置に
関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an image reading device that optically reads an image of a document.

［発明の技術的背景とその問題点］ 一般に、この種の画像読取装置においては、光源として
の蛍光灯からの光を原稿などの被読取物に照射し、その
反射光をＣＯＤラインセンサなどの光電変換器によって
光電変換し、画像信号として処理したのち出力されるよ
うになっている。[Technical background of the invention and its problems] Generally, in this type of image reading device, light from a fluorescent lamp as a light source is irradiated onto an object to be read, such as a document, and the reflected light is used as a device such as a COD line sensor. The signal is photoelectrically converted by a photoelectric converter, processed as an image signal, and then output.

ところで、このような画像読取装置においては、蛍光灯
のオン、オフ状態や蛍光灯の断線、さらには読取可能な
規定光量に達しているか否かなどを判別するために、蛍
光灯の光量を検出するようにしている。ところが、従来
の光量検出は、蛍光灯の管壁付近にフォトセンサなどの
光量検出素子を設置することによって行なっていた。こ
のため、蛍光灯から発生する熱により上記光量検出素子
は温度特性の良いものを選ぶ必要があり、コスト高とな
る問題があった。また、長時間高温にさらされるので特
性劣化が著しく、長期間にわたって安定した正確な光量
検出が不可能であるという問題があった。By the way, in such an image reading device, the light amount of the fluorescent light is detected in order to determine whether the fluorescent light is on or off, whether the fluorescent light is disconnected, and whether or not the light amount has reached the specified light amount that can be read. I try to do that. However, conventional light intensity detection has been performed by installing a light intensity detection element such as a photosensor near the tube wall of a fluorescent lamp. Therefore, due to the heat generated from the fluorescent lamp, it is necessary to select a light amount detection element with good temperature characteristics, which poses a problem of high cost. Furthermore, since the device is exposed to high temperatures for a long period of time, its characteristics deteriorate significantly, making it impossible to stably and accurately detect the amount of light over a long period of time.

［発明の目的］ 本発明は上記事情に鑑みてなされたもので、その目的と
するところは、光量検出素子を用いることなく、長期間
にわたって安定した正確な光量検出が行なえ、コストの
低下も図れる画像読取装置を提供することにある。[Object of the Invention] The present invention has been made in view of the above circumstances, and its purpose is to be able to perform stable and accurate light amount detection over a long period of time without using a light amount detection element, and to reduce costs. An object of the present invention is to provide an image reading device.

［発明の概要］ 本発明は上記目的を達成するために、光電変換器の出力
信号の一部を取出すことにより、光源の光量を間接的に
検出するように構成したものである。[Summary of the Invention] In order to achieve the above object, the present invention is configured to indirectly detect the amount of light from a light source by extracting a part of the output signal of a photoelectric converter.

［発明の実施例コ 以下、本発明の一実施例について図面を参照して説明す
る。[Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

第１図および第２図は本発明に係る画像読取装置を示ず
ものである。すなわち、１は画像読取装置の筐体で、そ
の左側面（前面）下方部位には原稿挿入部２が、また上
面後方部位には原稿排出部３がそれぞれ形成されている
。上記原稿挿入部２には、手差しガイド４が＠脱自在に
設けられていて、この手差しガイド４に沿って原稿０を
その画像面（表面）を上にした状態で挿入するようにな
っている。また、上記原稿排出部３には、所定の角度傾
斜した排紙トレイ５が着脱自在に設けられていて、この
排紙トレイ５に原稿排出部３から表裏反転されて排出さ
れる原稿○が画像面を下にした状態で収納されるように
なっている。そして、上記原稿挿入部２と原稿排出部３
との間には、原稿挿入部２から挿入された原稿Ｏを搬送
し、搬送終端部で表裏反転させて原稿排出部３へ導く搬
送路６が形成されている。この搬送路６は、挿入された
原稿Ｏを左側基準へ寄せる機能を持った斜行構造および
ワンウェイクラッチ構造を持たせた一対の給紙ローラ７
と、この給紙ローラ７で送られる原稿０の先噛合せを行
なうために上側ローラをプラスチック製、下側ローラを
ゴム製とし、ワンウェイクラッチ構造を持たせた一対の
アライニングローラ８と、このアライニングローラ８で
送られる原稿０を原稿排出部３まで導くワンウェイクラ
ッチ構造を持たせた一対の搬送ローラ９と、この搬送ロ
ーラ９で送られる原稿Ｏを案内する弧状の案内路１０と
、原稿排出部３に設けられ、上記案内路１０で案内され
てきた原稿Ｏを排紙トレイ５へ排出する一対の排紙ロー
ラ１１とによって構成されている。1 and 2 do not show an image reading device according to the present invention. That is, reference numeral 1 denotes a housing of the image reading device, and a document insertion section 2 is formed at the lower part of the left side (front surface) of the case 1, and a document ejection section 3 is formed at the rear part of the upper surface. A manual feed guide 4 is removably provided in the document insertion section 2, and the document 0 is inserted along this manual feed guide 4 with its image side (front side) facing up. . Further, the document discharge section 3 is removably provided with a paper discharge tray 5 inclined at a predetermined angle, and a document ○ which is reversed and discharged from the document discharge section 3 is placed on this paper discharge tray 5 with an image. It is designed to be stored face down. Then, the document insertion section 2 and the document ejection section 3 are provided.
A conveying path 6 is formed between the document inserting section 2 and the document inserting section 2 for conveying the original O inserted from the document inserting section 2, inverting the document O at the end of the conveyance, and guiding it to the document discharging section 3. This conveyance path 6 includes a pair of paper feed rollers 7 having a diagonal structure and a one-way clutch structure that have the function of moving the inserted document O toward the left reference side.
A pair of aligning rollers 8 are provided with a one-way clutch structure in which the upper roller is made of plastic and the lower roller is made of rubber in order to align the first document 0 fed by the paper feed roller 7. A pair of transport rollers 9 having a one-way clutch structure that guides the document 0 sent by the aligning roller 8 to the document discharge section 3, an arc-shaped guide path 10 that guides the document O sent by the transport roller 9, It is provided with a pair of paper ejection rollers 11 provided in the ejection section 3 and ejects the document O guided through the guide path 10 to the paper ejection tray 5.

上記搬送路６の中途部、すなわちアライニングローラ８
と搬送ロー５９との間には、原稿読取位置１２が設定さ
れていて、この原稿読取位置１２には基準色補正板１３
が設けられており、この基準色補正板１３上を原稿０が
搬送されるようになっている。この基準色補正板１３は
、後”ｒＬするラインセンサ２２からのシェーディング
を含んだ画像信号を補正するために、白レベル補正用デ
ータを読取るためのものである。上記基準色補正板１３
上には、光透過性に優れた透光部材としてのガラス板１
４が密着されている。このガラス板１４は、基準色補正
板１３と原稿０とによるこすれから生じる基準色補正板
１３の汚れなどを防止するためのものである。上記基準
色補正板１３の上方部位で原稿読取位置１２の直前には
、搬送される原稿Ｏを押し付ける原稿固定部材としての
原稿固定板１５が設けられていて、この原稿固定板１５
とガラス板１４とで原稿Ｏを軽く押え付けることにより
、原１読取位置１２前にて原稿Ｏの浮き上りを防止して
いる。なお、上記原稿固定板１５は、材質が薄くある程
度弾力性に富むもので、たとえばポリエステルフィルム
などが最適である。また、上記基準色補正板１３の上方
部位には、光源としての緑色発光の蛍光灯１６が設けら
れている。この蛍光灯１６の表面所定部位には、第６図
に詳細を示すように管壁温度を一定に保つための保温用
ヒータ１７が１！５看されていて、この保温用ヒータ１
７の表面所定部位には管壁温度を検知するための感温抵
抗素子（以下サーミスタと称す）３６が取着されている
。しかして、蛍光灯１６からの光は、基準色補正板１３
上あるいはその上を搬送される原稿Ｏ上に照射され、そ
の反射光は反射ミラー１８．１９．２０で反射されてレ
ンズ２１を通り、光電変換器としてのＣＯＤラインセン
サ（たとえば株式会社東芝製ＴＣＤ１０５）２２に結像
され、このラインセンサ２２によって光信号を電気信号
に変換するようになっている。なお、上記反射ミラー１
８．１９．２０はそれぞれ防震マツトを敷いて震動対策
が施されている。また、上記蛍光灯１６およびラインセ
ンサ２２は原稿Ｏの搬送方向と直角方向に配設されてい
る。The middle part of the conveyance path 6, that is, the aligning roller 8
A document reading position 12 is set between the transport row 59 and the document reading position 12, and a reference color correction plate 13 is provided at this document reading position 12.
is provided, and the original 0 is conveyed over this reference color correction plate 13. This reference color correction plate 13 is for reading white level correction data in order to correct the image signal including shading from the line sensor 22 which is later "rL".The reference color correction plate 13
On top is a glass plate 1 as a light-transmitting member with excellent light transmittance.
4 is closely attached. This glass plate 14 is used to prevent the reference color correction plate 13 from becoming dirty due to rubbing between the reference color correction plate 13 and the document 0. An original fixing plate 15 is provided above the reference color correction plate 13 and immediately before the original reading position 12, and serves as an original fixing member for pressing the conveyed original O.
By lightly pressing the original O with the glass plate 14 and the glass plate 14, the original O is prevented from floating up in front of the original 1 reading position 12. Note that the document fixing plate 15 is made of a thin material with a certain degree of elasticity, such as a polyester film, for example. Further, above the reference color correction plate 13, a green fluorescent lamp 16 as a light source is provided. At a predetermined location on the surface of this fluorescent lamp 16, there are 1 to 5 heat-retaining heaters 17 for keeping the tube wall temperature constant, as shown in detail in FIG.
A temperature-sensitive resistance element (hereinafter referred to as a thermistor) 36 is attached to a predetermined portion of the surface of the tube 7 for detecting the tube wall temperature. Therefore, the light from the fluorescent lamp 16 is transmitted to the reference color correction plate 13.
The reflected light is irradiated onto the original O that is conveyed above or above it, and the reflected light is reflected by the reflecting mirror 18, 19, 20, passes through the lens 21, and is transmitted to a COD line sensor (for example, TCD105 manufactured by Toshiba Corporation) as a photoelectric converter. ) 22, and this line sensor 22 converts the optical signal into an electrical signal. In addition, the above-mentioned reflecting mirror 1
On August 19th and 20th, anti-earthquake pine was installed to prevent earthquakes. Further, the fluorescent lamp 16 and the line sensor 22 are arranged in a direction perpendicular to the conveying direction of the original O.

また、筺体１の前面には、各種操作ボタンおよび各種表
示器などを備えた操作パネル２３が設けられているとと
もに、筺体１内の上面近傍には、制御回路などが組込ま
れたプリント回路基板２４が配設されている。なお、２
５は原ｗｉＯが挿入されたことを検知する原稿検知器、
２６は搬送される原稿０がアライニングローラ８へ到達
したことを検知するアライニングローラ前原稿検知器、
２７はアライニングロー５８によって搬送される原稿０
を検知し、基準色補正板１３の白レベル補正用データの
読取開始タイミングの信号を発生するための原稿読取位
置性原稿検知器、２８は原ＮＯの排出を検知する排紙ロ
ーラ前原稿検知器であり、これらはいずれもフォトイン
タラプタを用いている。また、２９は各駆動系に動力を
供給するためのステッピングモータで、ワンウェイクラ
ッチの作用により正転時には前記給紙ロー５７が回転駆
動され、逆転時には前記アライニングローラ８、搬送ロ
ーラ９および排紙ローラ１１が回転駆動されるようにな
っている。また、３０はそれぞれの制御に使用される直
流電圧を発生する電ｍ装置、３１は外部装置と接続する
ためのコネクタである。Further, an operation panel 23 equipped with various operation buttons and various indicators is provided on the front surface of the housing 1, and a printed circuit board 24 in which a control circuit and the like are incorporated is provided near the top surface of the housing 1. is installed. In addition, 2
5 is a document detector that detects that the original WiO is inserted;
26 is a document detector in front of the aligning roller that detects when the conveyed document 0 has reached the aligning roller 8;
27 is the document 0 conveyed by the aligning row 58
28 is a document detector in front of the paper ejection roller that detects the discharge of the original NO. Both of these use photointerrupters. Further, reference numeral 29 denotes a stepping motor for supplying power to each drive system, and by the action of a one-way clutch, the paper feed row 57 is rotationally driven when rotating in the normal direction, and the above-mentioned aligning roller 8, conveyance roller 9, and paper ejecting motor are driven when rotating in the reverse direction. The roller 11 is driven to rotate. Further, 30 is an electric device that generates a DC voltage used for each control, and 31 is a connector for connecting to an external device.

ところで、筐体１は、第２図に示すように搬送路６を境
にして上部筺体１ａと下部筺体１・ｂとに２分割されて
いて、両筒体１ａ、ｉｂは前記排紙ローラ１１の一方の
ローラの軸３２を支点として枢支されており、上部筺体
１ａが第２図のよに上方に所定の角度開放できるように
なっている。ここに、上部筺体１ａには排紙トレイ５、
給紙ローラ７の上側ローラ、アライニングローラ８の上
側ローラ、搬送ローラ９の上側ローラ、案内路１０の上
側案内板、原稿固定板１５、蛍光灯１６、反射ミラー１
８，１９．２０、レンズ２１、ラインセンサ２２、操作
パネル２３およびプリント回路基板２４などがそれぞれ
設けられて上部ユニット（第２ユニツト）Ａを構成し、
下部筺体１ｂには手差しガイド４、給紙ローラ７の下側
ローラ、アライニングロー５８の下側ローラ、搬送ロー
ラ９の下側ローラ、案内路１０の下側案内板、排紙ロー
ラボ１、基準色補正板１３、ガラス板１４、原稿検知器
２５，２６．２７．２８、ステッピングモータ２９、電
源装置３０およびコネクタ３１などがそれぞれ設けられ
て下部ユニット（第１ユニツト）Ｂを構成している。こ
のような構造により、搬送路６でジャムした原稿Ｏの処
理などが容易に行なえるようになっている。なお、上部
ユニットＡの開放時には、排紙トレイ５に収納それてい
る原稿Ｏが落ちないように適当な開閉角度を持たせた構
造となっている。また、上部ユニットＡは、筺体１内に
設けられたバランサ（油圧機構およびばねなどからなる
）３３によって常時開く方向に付勢されていて、図示し
ない係止機構を解除することにより、バランサ３３の作
用で上部ユニットＡが自動的に所定の角度まで開放され
、その開放状態が保持されるようになっている。Incidentally, as shown in FIG. 2, the casing 1 is divided into two parts, an upper casing 1a and a lower casing 1 and b, with the transport path 6 as a boundary, and both cylindrical bodies 1a and ib are connected to the paper ejection roller 11. The upper housing 1a can be opened upward at a predetermined angle as shown in FIG. 2. Here, the upper housing 1a has a paper output tray 5,
The upper roller of the paper feed roller 7, the upper roller of the aligning roller 8, the upper roller of the transport roller 9, the upper guide plate of the guide path 10, the document fixing plate 15, the fluorescent lamp 16, the reflective mirror 1
8, 19, 20, a lens 21, a line sensor 22, an operation panel 23, a printed circuit board 24, etc. are respectively provided to constitute an upper unit (second unit) A,
The lower housing 1b includes a manual feed guide 4, a lower roller of the paper feed roller 7, a lower roller of the aligning row 58, a lower roller of the transport roller 9, a lower guide plate of the guide path 10, a paper ejection roller lab 1, and a reference. A lower unit (first unit) B includes a color correction plate 13, a glass plate 14, document detectors 25, 26, 27, 28, a stepping motor 29, a power supply device 30, a connector 31, and the like. With such a structure, it is possible to easily process the document O that is jammed in the conveyance path 6. Furthermore, when the upper unit A is opened, the upper unit A is designed to have an appropriate opening/closing angle so that the original O stored in the paper ejection tray 5 does not fall. Further, the upper unit A is always biased in the opening direction by a balancer 33 (consisting of a hydraulic mechanism, a spring, etc.) provided in the housing 1, and the balancer 33 can be opened by releasing a locking mechanism (not shown). As a result, the upper unit A is automatically opened to a predetermined angle, and the opened state is maintained.

また、筺体１の右側面（後面）下方部位には、本装置を
手で下げて移動可能にした手下げ用の把手３４が取着さ
れている。すなわち、この把手３４は、手下げ時、上部
ユニットＡの開閉用支点（軸３２）の負担軽減のため、
開閉用支点の設けである側の側面に設けられている。Further, a handle 34 for lowering the device by hand is attached to the lower right side (rear surface) of the housing 1. That is, this handle 34 is used to reduce the burden on the opening/closing fulcrum (shaft 32) of the upper unit A when it is lowered.
It is provided on the side surface where the opening/closing fulcrum is provided.

第３図は前記蛍光灯１６により原稿Ｏの画像を読取るた
めの部分を詳細に示している。すなわち、原稿Ｏが図示
矢印の方向へ搬送されるものとすると、原稿Ｏはガラス
板１４と原稿固定板１５とで原稿読取位置１２前にて浮
き上りを防止される。FIG. 3 shows in detail the portion for reading the image of the original O by the fluorescent lamp 16. As shown in FIG. That is, when the original O is conveyed in the direction of the arrow shown in the figure, the original O is prevented from floating up in front of the original reading position 12 by the glass plate 14 and the original fixing plate 15.

しかして、蛍光灯１６から発した光は原稿読取位１１１
２で基準色補正板１３または原稿Ｏに照射され、その反
射光は反射ミラー３５によってレンズ２１に導かれ、ラ
インセンサ２２へ結像する。本装置では、基準色補正板
１３の白レベル補正用データおよび原ＳＯの画像を同じ
読取位１１１２にて読取っている。なお、第５図では説
明の都合上、反射ミラーを１枚にして光路長を変えであ
る。Therefore, the light emitted from the fluorescent lamp 16 is at the original reading position 111.
2, the reference color correction plate 13 or the original O is irradiated with the reflected light, and the reflected light is guided to the lens 21 by the reflection mirror 35 and is imaged on the line sensor 22. In this apparatus, the white level correction data of the reference color correction plate 13 and the original SO image are read at the same reading position 1112. In FIG. 5, for convenience of explanation, only one reflecting mirror is used and the optical path length is changed.

第４図は上記のように構成された画像読取装置の制御回
路を示すものである。すなわち、４１は本装置全体の制
御を司るマイクロプロセッサ、４２はマイクロプロセッ
サ４１に対する割込みを制御する割込制御回路であり、
タイマ４３からの割込要求信号をマイクロプロセッサ４
１へ伝えている。４３は汎用タイマであり、上記割込要
求信号およびＷｔ稿搬送時の基本タイミング信号を発生
している。４４はマイクロプロセッサ４１およびタイマ
４３などに基本クロックパルスを供給する水晶発成子（
Ｏ２０）、４５は本装置を動作させるための全ての制御
用プログラムおよびデータテーブルが格納されているＲ
ＯＭ（リード・オンリ・メモリ）、４６はワーキング用
のＲＡＭ　（ランダム・アクセス・メモリ）、４７は前
記ラインセンサ２２の駆動回路であり、ラインセンサ２
２を駆動させるための基本クロックパルスを発生してい
る。４８はラインセンサ２２からの微弱な画像信号を増
幅する増幅回路、４９はサンプルホールド回路であり、
マイクロプロセッサ４１からの切換信号Ｓ１により、上
記画像信号を８ドツト／ｒＩＩ１１処理あるいは１６ド
ツト／ｍ処理に選択できる機能を備えている。５０はラ
インセンサ２２からのシェーディングを含んだ上記画像
信号を補正するためのシェーディング補正回路、５１は
入出力ボートであり、前記操作パネル２３への表示デー
タの出力および操作ボタンなどの読取りを行なっている
。５２は前記原稿検知器２５〜２８およびサーミスタ３
６などの各種検知器５３からのデータを読取る入力ボー
ト、５４は出力ポート、５５は前記保温用ヒータ１７、
モータ２９および蛍光灯１６の供給電源用インバータな
どの出力装置５６を動作させるための駆動回路、５７は
外部装置からのコマンドデータの受信や画像信号の送信
などを行なうインタフェイス回路であり、前記コネクタ
３１と接続されている。５８は原稿読取りにおけるレフ
トマージンをカウントするためのレフトマージンカウン
ト回路である。FIG. 4 shows a control circuit of the image reading apparatus configured as described above. That is, 41 is a microprocessor that controls the entire device, 42 is an interrupt control circuit that controls interrupts to the microprocessor 41,
The interrupt request signal from the timer 43 is sent to the microprocessor 4.
I am telling 1. 43 is a general-purpose timer, which generates the above-mentioned interrupt request signal and a basic timing signal when transporting the Wt document. 44 is a crystal generator (
O20), 45 is R where all control programs and data tables for operating this device are stored.
OM (read only memory), 46 is a working RAM (random access memory), 47 is a drive circuit for the line sensor 22, and the line sensor 2
Generates basic clock pulses for driving 2. 48 is an amplifier circuit that amplifies the weak image signal from the line sensor 22, 49 is a sample hold circuit,
It has a function that allows the image signal to be selected for 8 dots/rII11 processing or 16 dots/m processing using a switching signal S1 from the microprocessor 41. 50 is a shading correction circuit for correcting the image signal including shading from the line sensor 22, and 51 is an input/output board which outputs display data to the operation panel 23 and reads operation buttons. There is. Reference numeral 52 indicates the document detectors 25 to 28 and the thermistor 3.
6, an input port for reading data from various detectors 53; 54, an output port; 55, the heat-retaining heater 17;
A drive circuit for operating the output device 56 such as the motor 29 and the inverter for supplying power to the fluorescent lamp 16; 57 is an interface circuit for receiving command data from external devices and transmitting image signals; It is connected to 31. 58 is a left margin count circuit for counting the left margin during document reading.

第５図は第４図における入出力ボート５１、入力ボート
５２および出力ポート５４の部分の詳細図である。すな
わち、６１はパラレル入出力ボートであり、マイクロプ
ロセッサ４１からの送受制御信号Ｓ２が供給される。こ
の送受制御信号Ｓ２は各種検知器などとの信号の送受制
御を行なうための信号である。６２は原稿の濃度によっ
て読取レベルをダーク、ノーマル、ライトの３段階に選
択できる原稿濃度読取スイッチであり、前記操作パネル
２３に設けられている。６３は前記蛍光灯１６の管壁温
度を検出する前記サーミスタ３６を接続した温度検出回
路、６４は外部装置の電源が投入されているか否かを検
出する外部装置電源投入検出回路、６５はラインセンサ
２２からの画像信号の一部を取出して蛍光灯１６の光量
を検出する蛍光灯光量検出回路であり、この蛍光灯光量
検出回路６５は蛍光灯１６の光量が原稿読取可能な状態
にあることや、蛍光灯１６が断線している状態にあるこ
となどをマイクロプロセッサ４１に伝える。６６はジャ
ム検出回路であり、前記検知器２５〜２８からの各検知
信号により、原！ｉｏの先端あるいは後端を検知するこ
とにより、原稿Ｏが４つの検知器２５〜２８を規定時間
内に通過し、原稿Ｏのジャムが発生しているか否かを監
視している。６７は本装置が原稿読取可能な状態にある
とき点灯するレディ状態表示器である。なお、原稿読取
可能な状態にあるとは、蛍光灯１６の管壁温度が規定値
内に達している、蛍光灯１６の光量が規定値内に達して
いる、蛍光灯１６が断線していない、搬送路６内に原Ｍ
ｏがない、などの状態を全て満足しているときである。FIG. 5 is a detailed diagram of the input/output port 51, input port 52, and output port 54 in FIG. 4. That is, 61 is a parallel input/output port, to which a transmission/reception control signal S2 from the microprocessor 41 is supplied. This transmission/reception control signal S2 is a signal for controlling transmission/reception of signals with various detectors and the like. A document density reading switch 62 is provided on the operation panel 23 and can select the reading level from three levels, dark, normal, and light, depending on the density of the document. 63 is a temperature detection circuit connected to the thermistor 36 that detects the temperature of the tube wall of the fluorescent lamp 16; 64 is an external device power-on detection circuit that detects whether the external device is powered on; 65 is a line sensor The fluorescent lamp light amount detection circuit 65 extracts a part of the image signal from the fluorescent lamp 22 and detects the light amount of the fluorescent lamp 16. , informs the microprocessor 41 that the fluorescent lamp 16 is disconnected. Reference numeral 66 is a jam detection circuit, which detects whether or not the jam is detected by each detection signal from the detectors 25 to 28. By detecting the leading or trailing edge of the document O, it is monitored whether the document O passes through the four detectors 25 to 28 within a specified time and whether or not the document O is jammed. Reference numeral 67 denotes a ready status indicator that lights up when the device is in a state where it can read a document. Note that the document is in a readable state when the tube wall temperature of the fluorescent lamp 16 has reached a specified value, the light amount of the fluorescent lamp 16 has reached a specified value, and the fluorescent lamp 16 is not disconnected. , original M in the conveyance path 6
This is when all the conditions such as ``o'' are not present are satisfied.

６８は搬送路６内に原稿Ｏがジャムしているとき点灯す
るジャム状態表示器、６９は原稿読取濃度がダークレベ
ルにあるとき点灯するダー・り表示器、７０は原稿読取
濃度がノーマルレベルにあるとき点灯するノーマル表示
器、７１は原稿読取濃度がライトレベルにあるとき点灯
するライト表示器、７２は前記保温用ヒータ１７をオン
、オフ制御するヒータ制御回路、７３は前記蛍光灯１６
の供給電源用インバータ（図示しない）をオン、オフ制
御するインバータ制御回路である。なお、上記各表示器
６７〜７１は前記操作パネル２３に設けられている。Reference numeral 68 indicates a jam status indicator that lights up when the document O is jammed in the conveyance path 6, 69 indicates a dark indicator that lights up when the document reading density is at the dark level, and 70 indicates the document reading density at the normal level. 71 is a light indicator that is lit when the document reading density is at a light level; 72 is a heater control circuit that controls on/off the heat-retaining heater 17; and 73 is a fluorescent lamp 16.
This is an inverter control circuit that turns on and off an inverter (not shown) for power supply. Note that each of the above-mentioned indicators 67 to 71 is provided on the operation panel 23.

第６図は前記蛍光灯１６の管壁温度を制御する装置とそ
の制御部を示している。図中、１７は保温用ヒータ、３
６はサーミスタ、３７は保温用ヒ−タ１７およびサーミ
スタ３６と接続さりている制御用コード、６１はマイク
ロプロセッサ４１との入出力処理を行なうパラレル入出
力ボート、６３は温度検出回路、７２はヒータ制御回路
、３８は制御用コードと温度検出回路６３およびヒータ
制御回路７２とを接続するためのコネクタである。FIG. 6 shows a device for controlling the tube wall temperature of the fluorescent lamp 16 and its control section. In the figure, 17 is a heater for keeping warm, 3
6 is a thermistor, 37 is a control cord connected to the heat-retaining heater 17 and thermistor 36, 61 is a parallel input/output board that performs input/output processing with the microprocessor 41, 63 is a temperature detection circuit, and 72 is a heater. The control circuit 38 is a connector for connecting a control cord to the temperature detection circuit 63 and the heater control circuit 72.

このような構成において管壁温度制御の一例を第７図を
参照しながら説明する。本装置の電源がオンされると、
マイクロプロセッサ４１の制御のもとにヒータ制御回路
７２が動作して保温用ヒータ１７がオン状態になり、サ
ーミスタ３６の検知温度ＴＫが上昇する。ここは第７図
の■の状態を示している。サーミスタ３６の検知温度Ｔ
Ｋは随時マイクロプロセッサ４１によって監視され、Ｒ
ＯＭ４５のデータテーブル上に蓄えられている管壁規定
温度Ｔと比較される。この比較の結果、検知温度ＴＫが
管壁規定温度Ｔよりも大きくなると保温用と−タ１７を
オフに制御する。ここは第７Ｆｇｉの■の状態を示して
いる。また、検知温度ＴＫが管壁規定温度Ｔよりも小さ
くなると保温用ヒータ１７をオンに制画する。ここは第
７図の■の状態を示している。すなわち、第７図に示す
ように、温度検出回路６３とヒータ制御回路７２とマイ
クロプロセッサ４１とにより、蛍光灯１６の管壁温度を
規定値Ｔ付近に保つように保温用ヒータ１７をオン、オ
フ制御するものである。An example of tube wall temperature control in such a configuration will be described with reference to FIG. 7. When the device is powered on,
The heater control circuit 72 operates under the control of the microprocessor 41 to turn on the heat-retaining heater 17, and the temperature TK detected by the thermistor 36 rises. This shows the state indicated by ■ in FIG. Detection temperature T of thermistor 36
K is monitored by the microprocessor 41 from time to time, and R
It is compared with the tube wall specified temperature T stored on the data table of OM45. As a result of this comparison, if the detected temperature TK becomes larger than the specified tube wall temperature T, the heat-retaining heater 17 is controlled to be turned off. This shows the state of the 7th Fgi. Further, when the detected temperature TK becomes smaller than the specified tube wall temperature T, the heat-retaining heater 17 is turned on. This shows the state indicated by ■ in FIG. That is, as shown in FIG. 7, the temperature detection circuit 63, heater control circuit 72, and microprocessor 41 turn on and off the heat-retaining heater 17 to keep the tube wall temperature of the fluorescent lamp 16 near the specified value T. It is something to control.

さらに、本装置では電源の容量を小さくするための工夫
として、ステッピングモータ２９の動作中は保温用ヒー
タ１７の制御を停止している。本装置の原稿読取速度は
Ａ４サイズで約３秒としているため、この間保温用ヒー
タ１７の制御を停止しても蛍光灯１６の光量は変化しな
いからである。Furthermore, in this device, as a measure to reduce the capacity of the power supply, control of the heat-retaining heater 17 is stopped while the stepping motor 29 is operating. This is because the document reading speed of this apparatus is approximately 3 seconds for an A4 size document, so even if the control of the heat-retaining heater 17 is stopped during this time, the light amount of the fluorescent lamp 16 will not change.

第８図は前記温度検出回路６３を詳細に示すものである
。図中、８１はサーミスタ３６の電流制限用可変抵抗、
８２は電流制限用抵抗、８３は信号電圧安定用コンデン
サ、８４はサーミスタ３６の出力信号の利得を上げるた
めの増幅器、８５はＡ／Ｄ変換器である。このような構
成において動作を説明すると、サーミスタ３６は蛍光灯
１６の管壁に設置されており、管１渇度を検出している
。FIG. 8 shows the temperature detection circuit 63 in detail. In the figure, 81 is a variable resistance for current limiting of the thermistor 36;
82 is a current limiting resistor, 83 is a signal voltage stabilizing capacitor, 84 is an amplifier for increasing the gain of the output signal of the thermistor 36, and 85 is an A/D converter. To explain the operation in such a configuration, the thermistor 36 is installed on the tube wall of the fluorescent lamp 16, and detects the degree of thirst of the tube 1.

サーミスタ３６の検出電流は抵抗８１．８２によって電
圧に変換されてコンデンサ８３で安定化され、増幅器８
４の非反転入力端子（＋）に入力される。増幅器８４は
上記入力される電圧の利得を上げており、Ａ／Ｄ変換器
８５へ入力することによってアナログ信号をデジタル信
号に変換し、パラレル入出カポ−トロ１へ伝送している
。以上によって、マイクロプロセッサ４１はパラレル入
出カポ−トロ１からの上記Ａ／Ｄ変換データにより管壁
温度を検出している。The detection current of the thermistor 36 is converted into a voltage by resistors 81 and 82, stabilized by a capacitor 83, and then sent to an amplifier 8.
It is input to the non-inverting input terminal (+) of No. 4. The amplifier 84 increases the gain of the input voltage, converts the analog signal into a digital signal by inputting it to the A/D converter 85, and transmits it to the parallel input/output capotro 1. As described above, the microprocessor 41 detects the tube wall temperature based on the A/D conversion data from the parallel input/output capotrometer 1.

第９図は第４図における増幅回路４８およびサンプルホ
ールド回路４９を詳細に示すものである。FIG. 9 shows the amplifier circuit 48 and sample hold circuit 49 in FIG. 4 in detail.

すなわち、Ｏ８はラインセンサ２２からの画像信号、Ｄ
Ｏ８はラインセンサ２２からの画像補償信号であり、こ
れら各信号ｏｓ、ｏｏｓはラインセンサ２２に入力され
ているリセットパルスＲ８と同期している。上記各信号
Ｏ８，ＤＯ８は、それぞれトランジスタ９１．９２で増
幅されてそれらのエミッタに出力される。抵抗Ｒ１０お
よびＲ１１はトランジスタ９１．９２のベース電流制限
用抵抗である。上記トランジスタ９１．９２の各エミッ
タは、それぞれ抵抗Ｒ１２およびＲ１４を介して直流電
圧＋１２Ｖにプルアップされており、また各コレクタは
それぞれ抵抗Ｒ１３およびＲ１５を介して接地されてい
る。コンデンサＣ１０およびＣ１１は直流分を除く有極
性コンデンサ、抵抗Ｒ１６およびＲ１７は差動増幅器９
３の入力電流制限用抵抗である。上記差動増幅器９３は
、上記トランジスタ９１．９２の各エミッタ出力信号が
入力されることにより、オフセットバイアスおよびリセ
ットノイズを除去している。ＳＰはサンプルパルスで、
上記リセットパルスＲ８の１つおきのタイミングで出力
されている。このサンプルパルスＳＰはインバータ回路
９４で反転された後、２つの４人カナンド回路９５の各
入力端にそれぞれ入力されている。上記ナンド回路９５
の各出力はパルストランス９６の１次コイルの一端に接
続され、このパルストランス９６の１次コイルの他端は
コンデンサＣ１２を介して接地されている。That is, O8 is the image signal from the line sensor 22, and D
O8 is an image compensation signal from the line sensor 22, and these signals os and oos are synchronized with the reset pulse R8 input to the line sensor 22. The signals O8 and DO8 are amplified by transistors 91 and 92, respectively, and output to their emitters. Resistors R10 and R11 are base current limiting resistors of transistors 91 and 92. The emitters of the transistors 91 and 92 are pulled up to a DC voltage of +12V via resistors R12 and R14, respectively, and the collectors thereof are grounded via resistors R13 and R15, respectively. Capacitors C10 and C11 are polar capacitors excluding DC components, and resistors R16 and R17 are differential amplifier 9.
3 is the input current limiting resistor. The differential amplifier 93 removes offset bias and reset noise by receiving the emitter output signals of the transistors 91 and 92. SP is sample pulse,
It is output at every other timing of the reset pulse R8. This sample pulse SP is inverted by an inverter circuit 94 and then input to each input terminal of two four-canand circuits 95. The above NAND circuit 95
Each output is connected to one end of a primary coil of a pulse transformer 96, and the other end of the primary coil of this pulse transformer 96 is grounded via a capacitor C12.

上記パルストランス９６の２次コイルの一端は、抵抗Ｒ
１８とコンデンサＣ１３とを並列に介して４つのダイオ
ードで組合わせたブリッジ回路９７の端子９７ａに接続
されている。また、パルストランス９６の２次コイルの
他端は、上記ブリッジ回路９７の端子９７ｂに直接接続
されている。One end of the secondary coil of the pulse transformer 96 has a resistor R
18 and a capacitor C13 in parallel to a terminal 97a of a bridge circuit 97 made up of four diodes. Further, the other end of the secondary coil of the pulse transformer 96 is directly connected to the terminal 97b of the bridge circuit 97.

一方、前記差動増幅器９３の出力は、有極性コンデンサ
Ｃ１４を介してトランジスタ９８のベースに接続される
とともに抵抗Ｒ２３に接続されている。抵抗Ｒ１９は上
記トランジスタ９８の動作用抵抗である。上記トランジ
スタ９８のコレクタは直流電圧＋１２Ｖにプルアップさ
れており、またエミッタはブリッジ回路９７の端子９７
ｃに直接接続されるとともに、抵抗Ｒ２０を介して直流
電圧−１２Ｖにプルダウンされている。上記ブリッジ回
路９７の端子９７ｄはコンデンサＣ１４に接続され、こ
のコンデンサＣ１４で充放電されている。上記コンデン
サＣ１４の充電電圧はユニジャクジョントランジスタ９
９のゲートを制御している。上記ユニジャクジョントラ
ンジスタ９９のドレインはトランジスタ１００のベース
に接続されている。抵抗Ｒ２１はトランジスタ１００の
ベース・エミッタ間抵抗であり、直流電圧＋１２Ｖにプ
ルアップされている。上記ユニジャクジョントランジス
タ９９のソースは、トランジスタ１００のコレクタに接
続されるとともに抵抗Ｒ２２を介して直流電圧−１２Ｖ
にプルダウンされている。On the other hand, the output of the differential amplifier 93 is connected to the base of a transistor 98 via a polar capacitor C14, and also to a resistor R23. A resistor R19 is a resistor for operating the transistor 98. The collector of the transistor 98 is pulled up to a DC voltage of +12V, and the emitter is connected to the terminal 97 of the bridge circuit 97.
c and is pulled down to a DC voltage of -12V via a resistor R20. A terminal 97d of the bridge circuit 97 is connected to a capacitor C14, and is charged and discharged by this capacitor C14. The charging voltage of the capacitor C14 is the uni-juction transistor 9.
It controls 9 gates. The drain of the unijuction transistor 99 is connected to the base of the transistor 100. A resistor R21 is a base-emitter resistor of the transistor 100, and is pulled up to a DC voltage of +12V. The source of the unijuction transistor 99 is connected to the collector of the transistor 100 and connected to a DC voltage of -12V via a resistor R22.
is pulled down.

上記トランジスタ１００のコレクタは、抵抗Ｒ２４を介
してアナログスイッチ（電界効果トランジスタ）１０１
のドレインに接続されている。上記アナログスイッチ１
０１は、ゲートにハイレベルの電圧が印加されるとドレ
イン・ソース間が低抵抗となり、オン状態になる。ロウ
レベルの電圧が印加されると逆に高抵抗となり、オフ状
態となる。The collector of the transistor 100 is connected to an analog switch (field effect transistor) 101 via a resistor R24.
connected to the drain of Analog switch 1 above
In case of 01, when a high level voltage is applied to the gate, the resistance between the drain and the source becomes low and the transistor turns on. Conversely, when a low-level voltage is applied, the resistance becomes high and the transistor turns off.

切換信号Ｓ１は、画像信号を８ドツト／Ｍ処理と１６ド
ツト／１ｍ処理とに選択するための信号であり、アナロ
グスイッチ１０１のゲートに印加されている。抵抗Ｒ２
３およびＲ２４は加算回路を構成しており、この加算回
路によって前記差動増幅器９３の出力信号とアナログス
イッチ１０１のソースからの出力信号とを加算し、その
加算信号Ｓ３をオペアンプ１０２の反転入力端子、（−
）に入力している。上記オペアンプ１０２の反転入力端
子と出力端子との間に抵抗Ｒ２５とコンデンサＣ１５と
が並列に接続され、負帰還回路を構成している。上記オ
ペアンプ１０２の出力は、抵抗Ｒ２６を介してアナログ
スイッチ（たとえばモトローラ製４０５３）１０３の入
力端子ｘｏ、ｙｏ。The switching signal S1 is a signal for selecting the image signal between 8 dots/M processing and 16 dots/1m processing, and is applied to the gate of the analog switch 101. Resistance R2
3 and R24 constitute an adder circuit, which adds the output signal of the differential amplifier 93 and the output signal from the source of the analog switch 101, and sends the added signal S3 to the inverting input terminal of the operational amplifier 102. , (−
) is entered. A resistor R25 and a capacitor C15 are connected in parallel between the inverting input terminal and the output terminal of the operational amplifier 102, forming a negative feedback circuit. The output of the operational amplifier 102 is connected to input terminals xo and yo of an analog switch (for example, Motorola 4053) 103 via a resistor R26.

ｚＯにそれぞれ接続されている。Ｓ４はクラムパルスで
あり、上記アナログスイッチ１０３のイネーブル端子Ｅ
ＮＢに入力されている。上記アナログスイッチ１０３は
、イネーブル端子ＥＮＢにハイレベルの電圧が印加され
ると、入力端子ＸＯと出力端子Ｘ、入力端子ＹＯと出力
端子Ｙ、入力端子ｚＯと出力端子Ｚとの各間でそれぞれ
低抵抗となり、オン状態となる。ロウレベルの電圧が印
加されると逆に高抵抗となり、オフ状態となる。上記ア
ナログスイッチ１０３の各出力端子Ｘ、Ｙ。zO respectively. S4 is a crumb pulse, which is connected to the enable terminal E of the analog switch 103.
It is input to NB. When a high-level voltage is applied to the enable terminal ENB, the analog switch 103 generates a low voltage between the input terminal XO and the output terminal X, between the input terminal YO and the output terminal Y, and between the input terminal zO and the output terminal Z. It becomes a resistance and turns on. Conversely, when a low-level voltage is applied, the resistance becomes high and the transistor turns off. Each output terminal X, Y of the analog switch 103.

Ｚは共通に接続されており、この共通接続点はＪＥＴ入
カオペアンプ１０４の反転入力端子に接続されていると
ともに、コンデンサＣ１７を介して接地されている。上
記オペアンプ１０３の反転入力端子と出力端子との間に
コンデンサＣ１６が接続され、負帰還回路を構成してい
る。上記オペアンプ１０３の非反転入力端子は接地され
ている。Z are connected in common, and this common connection point is connected to the inverting input terminal of the JET-input operational amplifier 104 and is also grounded via the capacitor C17. A capacitor C16 is connected between the inverting input terminal and the output terminal of the operational amplifier 103, forming a negative feedback circuit. The non-inverting input terminal of the operational amplifier 103 is grounded.

そして、上記オペアンプ１０３の出力は電流制限用抵抗
Ｒ２７を通り、ざらに抵抗Ｒ２８を通ることにより電流
−電圧変換され、オペアンプ１０２の非反転入力端子に
正帰還している。Ｓ５はオペアンプ１０２から出力され
る画像信号である。The output of the operational amplifier 103 passes through a current-limiting resistor R27 and then roughly through a resistor R28 to undergo current-to-voltage conversion, and is positively fed back to the non-inverting input terminal of the operational amplifier 102. S5 is an image signal output from the operational amplifier 102.

以下、画像信号を８ドツト／ｍ処理と１６ドツト／Ｉｍ
処理とに選択できる機能をもったサンプルホールド回路
４９の動作について第１０図に示すタイミングチャート
を参照して説明する。第１０図において、Ｒ３はうイン
センサ２２に入力されているリセットパルス、Ｏ８はう
インセンサ２２からの画像信号であり、リセットパルス
Ｒ８と同期がとれており、リセットパルスＲ８の１パル
スごとに画像信号Ｏ８の画素信号が出力されている。Below, image signals are processed at 8 dots/m and 16 dots/Im.
The operation of the sample hold circuit 49, which has a function that can be selected for processing, will be explained with reference to the timing chart shown in FIG. In FIG. 10, the reset pulse input to the R3 crawling sensor 22 and the image signal from the O8 crawling sensor 22 are synchronized with the reset pulse R8, and each pulse of the reset pulse R8 generates an image signal. The pixel signal of O8 is output.

サンプルパルスＳＰはリセットパルスＲ８と同期がとれ
ているが、リセットパルスＲ８の１つぉきのタイミング
で出力されている。いま、切換信号Ｓ１をロウレベルに
すると、このときアナログスイッチ１０１はオフ状態と
なり、信号Ｓ３は差動増幅器９３の出力信号のみとなる
。画像信号Ｏ８は差動増幅器９３でリセットノイズ分が
除去され、オペアンプ１０２で増幅される。オペアンプ
１０２からの出力される画像信号Ｓ５はリセットパルス
Ｒ３に同期して出力される。本実施例でのラインセンサ
２２は、Ａ４サイズの原稿を１６ドツト／履の解像度で
読取れるものを使用しているので、上記画像信号Ｓ５は
Ａ４サイズの原稿で１６ドツト／履の解像度の画像情報
を出力することになる。The sample pulse SP is synchronized with the reset pulse R8, but is output at a timing one after the reset pulse R8. Now, when the switching signal S1 is set to a low level, the analog switch 101 is turned off, and the signal S3 becomes only the output signal of the differential amplifier 93. The image signal O8 has reset noise removed by the differential amplifier 93, and is amplified by the operational amplifier 102. The image signal S5 output from the operational amplifier 102 is output in synchronization with the reset pulse R3. In this embodiment, the line sensor 22 is capable of reading an A4 size document at a resolution of 16 dots/foot, so the image signal S5 is an image of an A4 size document at a resolution of 16 dots/foot. It will output information.

このように、切換信号Ｓ１をロウレベルにすることによ
り、画像信号を１６ドツト／ｍの解像度で処理すること
になる。In this way, by setting the switching signal S1 to a low level, the image signal is processed at a resolution of 16 dots/m.

次に、画像信号を８ドツト／ａａ＋の解像度で処理する
場合には、切換信号Ｓ１をハイレベルにする。Next, when processing the image signal at a resolution of 8 dots/aa+, the switching signal S1 is set to a high level.

このときアナログスイッチ１０１はオン状態となり、信
号Ｓ３は差動増幅器９３の出力信号とアナログスイッチ
１０１のソースからの出力信号との加算信号となる。第
１０図において、ＳＨは１ライン出力時間のタイミング
をとるタイミングパルスで、ラインセンサ２２に入力さ
れている。上記タイミングパルスＳＨが入力されると、
画像信号Ｏ８には３６８４画素分の画素信号が出力され
る。At this time, the analog switch 101 is turned on, and the signal S3 becomes a sum signal of the output signal of the differential amplifier 93 and the output signal from the source of the analog switch 101. In FIG. 10, SH is a timing pulse for timing one line output time, and is input to the line sensor 22. When the above timing pulse SH is input,
Pixel signals for 3684 pixels are output as the image signal O8.

第１０図のＳｌ、８２．８３　、・・・、８３６４ｇは
ダミー分を除いた画素信号に相当する。たとえば第９図
で画像信＠Ｏ８に画素信号Ｓ１が出力されると、差動増
幅器９３でリセットノイズ分が除去され、トランジスタ
９８で電圧変換されてブリッジ回路９７の端子９７ｃに
伝送される。このとき、サンプルパルスＳＰの立上がり
から立下がりにかけてパルストランス９６が動作し、ブ
リッジ回路９７の端子９７ｄの電位が端子９７ｃの電位
と同等になるように、ブリッジ回路９７とパルストラン
ス９６と抵抗Ｒ１８、コンデンサＣ１３で構成される回
路内を充放電電流が流れるようになり、結果的にコンデ
ンサＣ１４には端子９７ｃのレベルと同位の電圧が蓄積
され、ここでサンプルホールドを行なう。コンデンサＣ
１４の充電電圧はトランジスタ９９．１００によって電
圧変換される。Sl, 82.83, . . . , 8364g in FIG. 10 correspond to pixel signals excluding dummy components. For example, in FIG. 9, when the pixel signal S1 is output to the image signal @O8, the reset noise is removed by the differential amplifier 93, the voltage is converted by the transistor 98, and the signal is transmitted to the terminal 97c of the bridge circuit 97. At this time, the pulse transformer 96 operates from the rise to the fall of the sample pulse SP, and the bridge circuit 97, pulse transformer 96, resistor R18, A charging/discharging current begins to flow in the circuit constituted by the capacitor C13, and as a result, a voltage equal to the level of the terminal 97c is accumulated in the capacitor C14, and sample and hold is performed here. Capacitor C
The charging voltage of 14 is converted into voltage by transistors 99 and 100.

そして、次のリセットパルスＲ８に同期して画像信号Ｏ
８に画素信号Ｓ２が出力されると、差動増幅器９３でリ
セットノイズ分が除去される。このとき、サンプルパル
スＳＰは入力されないので、前記充放電電流の動作は行
われず、したがって差動増幅器９３の出力信号は抵抗Ｒ
２３へと出力される。これにより、抵抗Ｒ２３と抵抗Ｒ
２４とによる加算回路によって信号Ｓ３には画素信号１
と８２の加算された画素信号が出力される。この画像信
号はオペアンプ１０２で増幅され、その出力である画像
信号Ｓ５は画素信号Ｓ１と８２の加算された画素信号と
なる。同様にして、画素信号Ｓ３と８４との加算画素信
号、画素信号Ｓｓ　Ｓｓとの加算画素信号と出力され、
画素信号８３６４７と８３　ｓ　４　ａとの加算画素信
号が出力されるまで繰返す。以上により、画素信号はリ
セットパルスＲ３の１つおきのタイミングで出力される
ので、画像信号Ｓ５はＡ４サイズの原稿で８ドツト／朧
の解像度の画像情報に変換し出力されるものである。Then, in synchronization with the next reset pulse R8, the image signal O
When the pixel signal S2 is output to the pixel signal S2, the differential amplifier 93 removes the reset noise. At this time, since the sample pulse SP is not input, the operation of the charging/discharging current is not performed, and therefore the output signal of the differential amplifier 93 is
23. As a result, the resistor R23 and the resistor R
24, the pixel signal 1 is added to the signal S3.
and 82 added pixel signals are output. This image signal is amplified by the operational amplifier 102, and the output image signal S5 becomes a pixel signal obtained by adding the pixel signals S1 and 82. Similarly, a sum pixel signal of pixel signals S3 and 84 and a sum pixel signal of pixel signals Ss and Ss are output,
This process is repeated until the sum pixel signal of pixel signal 83647 and 83 s 4 a is output. As described above, since the pixel signal is output at every other timing of the reset pulse R3, the image signal S5 is converted into image information with a resolution of 8 dots/vague for an A4 size document and is output.

第１１図は第４図におけるシェーディング補正回路５０
を詳細に示すものである。なお、ここでは画像信号を８
ドツト／ａの解像度で処理する場合の回路例を示す。す
なわち、１１１はＲＡＭ１１２のアドレスカウンタであ
り、３つの４ビツトバイナリカウンタ１１１Ａ、１１１
Ｂ、１１１Ｃによって構成されている。Ｓ６は上記アド
レスカウンタ１１１の基本クロックパルスであり、アド
レスカウンタ１１１のタイミングはこの基本クロックパ
ルスＳ６に同期している。１１２はスタティックＲＡＭ
　（たとえば株式会社東芝製ＴＭＭ　２０１６Ｐ−２＞
であり、画像信号をシェーディング補正するための白レ
ベル補正用データを格納するためのものである。１１３
は４ビット２進、全加算器であり、２個使用することに
より８ビツトの２進全加算器を構成している。１１４は
スリースティト出力を持つデータセレクタ・マルチプレ
クサであり、２個使用することにより８ビツトのデータ
ラインをドライブしている。Ｓ７はＲＡＭうイト信号で
あり、データセレクタ・マルチプレクサ１１４のアウト
プットコントロール端子ｏＣおよびＲＡＭＩ　１２のラ
イトイネーブル端子ＷＥに入力されている。Ｓ８はセレ
クト信号であり、データセレクタ・マルチプレクサ１１
４のセレクト端子Ｓに入力されている。上記データセレ
クタ・マルチプレクサ１１４は、セレクト信号Ｓ８がハ
イレベルのとき出力端子Ｙ　（ＩＹ、２Ｙ、３Ｙ。FIG. 11 shows the shading correction circuit 50 in FIG.
It shows in detail. Note that here the image signal is 8
An example of a circuit for processing at a resolution of dot/a is shown. That is, 111 is an address counter of the RAM 112, and three 4-bit binary counters 111A, 111
B, 111C. S6 is a basic clock pulse of the address counter 111, and the timing of the address counter 111 is synchronized with this basic clock pulse S6. 112 is static RAM
(For example, Toshiba Corporation TMM 2016P-2>
It is used to store white level correction data for shading correction of image signals. 113
is a 4-bit binary full adder, and by using two of them, an 8-bit binary full adder is constructed. Reference numeral 114 is a data selector multiplexer having a three-state output, and two of them are used to drive an 8-bit data line. S7 is a RAM write signal, which is input to the output control terminal oC of the data selector/multiplexer 114 and the write enable terminal WE of the RAMI 12. S8 is a select signal, and the data selector multiplexer 11
It is input to the select terminal S of No. 4. The data selector/multiplexer 114 outputs output terminals Y (IY, 2Y, 3Y) when the select signal S8 is at high level.

４Ｙ）に入力端子Ｂ　（ＩＢ、２Ｂ、３８．４Ｂ）の状
態が出力可能となり、セレクト信号Ｓ８がロウレベルの
とき出力端子Ｙ　（１Ｙ、２Ｙ、３Ｙ。The state of input terminal B (IB, 2B, 38.4B) can be output to output terminal Y (1Y, 2Y, 3Y) when the select signal S8 is low level.

４Ｙ）に入力端子Ａ　（１Ａ、２Ａ、３Ａ、４Ａ）の状
態が出力可能となる。１１５はＤタイプフリップフロッ
プ回路であり、ＲＡＭイネーブル信号Ｓ９のトリが信号
により８つのデータをラッチできるようになっている。The status of input terminal A (1A, 2A, 3A, 4A) can be output to 4Y). Reference numeral 115 denotes a D-type flip-flop circuit, which can latch eight pieces of data in response to the RAM enable signal S9.

上記ＲＡＭイネーブル信号Ｓ９はＲＡＭ１１２のアウト
プットイネーブル端子ＯＥにも入力されている。The RAM enable signal S9 is also input to the output enable terminal OE of the RAM 112.

１１６は高速８ビツトＤ／Ａ変換器（たとえば株式会社
東芝製ＴＤ６２９０１　Ｐ）であり、デジタル入力信号
をアナログの直流電流に変換するものである。このＤ／
Ａ変換器１１６の出力端子ｌ０ＵＴは、抵抗Ｒ２９を介
して４チヤンネルデマルチプレクサ（たとえばモトロー
ラ製４０５２）１１７および差動増幅器１１８の非反転
入力端子に接続されている。抵抗Ｒ３０，Ｒ３１，Ｒ３
２の直列回路はＤ／Ａ変換器１１６の出力電流を電圧に
変換する回路である。上記抵抗Ｒ３０，Ｒ３１、Ｒ３２
で分圧された電圧は、それぞれデマルチプレクサ１１７
の入力端子ＸＯ，Ｘ１．Ｘ２゜×３に入力されている。Reference numeral 116 is a high-speed 8-bit D/A converter (for example, TD62901P manufactured by Toshiba Corporation), which converts a digital input signal into an analog DC current. This D/
The output terminal l0UT of the A converter 116 is connected to a four-channel demultiplexer (for example, Motorola 4052) 117 and a non-inverting input terminal of a differential amplifier 118 via a resistor R29. Resistance R30, R31, R3
The series circuit No. 2 is a circuit that converts the output current of the D/A converter 116 into a voltage. The above resistors R30, R31, R32
The divided voltages are each sent to a demultiplexer 117.
The input terminals XO, X1. It is input to X2°×3.

上記デマルチプレクサ１１７のセレクト入力端子Ａ、Ｂ
には原稿濃度切換信号３１０，８１１が入力されており
、セレクト入力端子Ａ、８にハイレベル、ロウレベルの
信号を組合わせて入力することにより、出力端子Ｘは入
力端子ＸＯ，Ｘ１．Ｘ２．Ｘ３（７）うちの１つとオン
状態になる。上記デマルチプレクサ１１７の出力端子Ｘ
は差動増幅器１１９の非反転入力端子に接続されている
。上記差動増幅器１１８．１１９の各反転入力端子およ
び差動増幅器１２０の非反転入力端子は共通に接続され
ており、この共通接続点には画像信号Ｓ５が入力されて
いる。上記差動増幅器１１８の出力は、前記２進全加算
器１１３の桁上げ入力端子ＣＯに入力されている。上記
差動増幅器１１９の出力にはシェーディング補正処理を
終えた画像信号が出力される。この画像信号は次段でＡ
／Ｄ変換処理を施して外部装置へ出力される。上記差動
増幅器１２０の反転入力端子には可変抵抗Ｒ３３によっ
て直流電圧＋５Ｖの分圧電圧が入力される。上記差動増
幅器１２０の出力は前記パラレル入出カポ−トロ１（第
５図参照）に接続されている。Select input terminals A and B of the demultiplexer 117
The original density switching signals 310, 811 are input to the select input terminals A, 8, and by inputting a combination of high level and low level signals to the select input terminals A, 8, the output terminal X becomes the input terminal XO, X1 . X2. One of X3 (7) is turned on. Output terminal X of the above demultiplexer 117
is connected to the non-inverting input terminal of the differential amplifier 119. The inverting input terminals of the differential amplifiers 118 and 119 and the non-inverting input terminal of the differential amplifier 120 are commonly connected, and the image signal S5 is input to this common connection point. The output of the differential amplifier 118 is input to the carry input terminal CO of the binary full adder 113. The differential amplifier 119 outputs an image signal that has undergone shading correction processing. This image signal is sent to A in the next stage.
/D conversion processing and output to an external device. A divided voltage of DC voltage +5V is input to the inverting input terminal of the differential amplifier 120 through a variable resistor R33. The output of the differential amplifier 120 is connected to the parallel input/output capotro 1 (see FIG. 5).

次に、このような構成において、シェーディング補正を
行なうための白レベル補正用データがＲＡＭ１１２に蓄
積されていく過程を第１２図および第１３図に示すタイ
ミングチャートを参照して説明する。第１２図および第
１３図において、ＳＨは１ライン出力時間のタイミング
パルスであり、ラインセンサ２２に入力されている。第
１２図に示すように、タイミングパルスＳＨの入力時に
セレクト信号Ｓ８がハイレベルであったとする。セレク
ト信号Ｓ８がハイレベルになると、データセレクタ・マ
ルチプレクサ１１４のセレクト端子Ｓがハイレベルとな
り、出力端子Ｙ　（ＩＹ、２Ｙ。Next, in such a configuration, a process in which white level correction data for performing shading correction is accumulated in the RAM 112 will be described with reference to timing charts shown in FIGS. 12 and 13. In FIGS. 12 and 13, SH is a timing pulse for one line output time, which is input to the line sensor 22. In FIG. As shown in FIG. 12, it is assumed that the select signal S8 is at a high level when the timing pulse SH is input. When the select signal S8 becomes high level, the select terminal S of the data selector/multiplexer 114 becomes high level, and the output terminal Y (IY, 2Y.

３Ｙ、４Ｙ）には入力端子Ｂ　（１Ｂ、２Ｂ、３Ｂ。3Y, 4Y) has input terminal B (1B, 2B, 3B.

４Ｂ）の状態を出力可能となる。入力端子Ｂ（１Ｂ、２
８．３Ｂ、４Ｂ）は全て接地されているので、出力端子
Ｙ　（１Ｙ、２Ｙ、３Ｙ、４Ｙ）のデータは全てロウレ
ベルである。ＲＡＭライト信号Ｓ７がロウレベルになる
と、入力端子Ｂ（ＩＢ。4B) can be output. Input terminal B (1B, 2
8.3B, 4B) are all grounded, so the data at the output terminals Y (1Y, 2Y, 3Y, 4Y) are all at low level. When the RAM write signal S7 becomes low level, input terminal B (IB).

２８．３８．４Ｂ）の状態は出力端子Ｙ（ＩＹ。28.38.4B) is in the state of output terminal Y (IY.

２Ｙ、３Ｙ、４Ｙ）に出力される。このとき、ＲＡＭ１
１２のライトイネーブル端子ＷＥもロウレベルとなり、
ＲＡＭイネーブル信号Ｓ９はハイレベルとなっているの
で、出力端子Ｙ　（１Ｙ、２Ｙ。2Y, 3Y, 4Y). At this time, RAM1
12 write enable terminal WE also becomes low level,
Since the RAM enable signal S9 is at high level, the output terminals Y (1Y, 2Y.

３Ｙ、４Ｙ）のデータはＲＡＭ１１２内に蓄積される。3Y, 4Y) data is stored in the RAM 112.

基本りＯツクパルスＳ６のタイミングによりＲＡＭ１１
２のアドレスは「＋１」づつカウントされていくので、
次のタイミングパルスＳＨがくるまでに前記の過程を繰
返してＲＡＭＩ　１２のデータをクリアする。第１３図
に示すように、次のタイミングパルスＳＨの入力時にセ
レクト信号Ｓ８がロウレベルとなる。Basically, depending on the timing of O-clock pulse S6, RAM11
Address 2 is counted by "+1", so
The data in RAMI 12 is cleared by repeating the above process until the next timing pulse SH arrives. As shown in FIG. 13, the select signal S8 becomes low level when the next timing pulse SH is input.

ｔＬ／クト信号Ｓ　８がロウレベルとなると、データセ
レクタ・マルチプレクサ１１４のセレクト端子Ｓがロウ
レベルとなり、出力端子Ｙ（ＩＹ、２Ｙ、３Ｙ、４Ｙ）
には入力端子Ａ　（１Ａ、２Ａ。When the tL/cut signal S8 becomes low level, the select terminal S of the data selector/multiplexer 114 becomes low level, and the output terminals Y (IY, 2Y, 3Y, 4Y)
has input terminal A (1A, 2A.

３Ａ、４Ａ）の状態を出力可能となる。したがって、入
力端子Ａ　（ＩＡ、２Ａ、３Ａ、４Ａ）には２進全加算
器１１３の出力信号が入力される。ＲＡＭライト信号Ｓ
７がハイレベルのとき、ＲＡＭ１１２のライトイネーブ
ル端子ＷＥはハイレベルとなり、このときＲＡＭイネー
ブル信号Ｓ９はロウレベルとなるので、ＲＡＭ１１２は
リード状態となり、設定されたアドレスのデータが出力
される。この出力されたデータは、ＲＡＭイネーブル信
号Ｓ９のトリガ信号によりフリップフロップ回路１１５
にラッチされる。フリップフロップ回路１１５のラッチ
内容は、２進全加算器１１３の入力端子Ａ　（Ａ１．Ａ
２．Ａ３．Ａ４）に帰還されるとともにＤ／Ａ変換器１
１６に入力され、デジタル入力信号に見合った値の出力
電流が出力端子ｌ０ＵＴから出力される。Ｄ／Ａ変換器
１１６の出力電流は抵抗Ｒ３０，Ｒ３１，Ｒ３２で電圧
に変換され、入力される画像信号８５（基準色補正板１
３の読取信号）と差動増幅器１１８によって比較される
。この比較の結果、差動増幅器１１８の出力がハイレベ
ルになると２進全加算器１１３に桁上げされ、差動増幅
器１１８の出力がロウレベルになると２進全加算器１１
３には桁上げされない。２進全加算器１１３では、フリ
ップフロップ回路１１５の出力信号に差動増幅器１１８
の桁上げ分を考慮して演算を行ない、その演算結果を出
力する。ＲＡＭライト信号Ｓ７がハイレベルからロウレ
ベルになると、データセレクタ・マルチプレクサ１１４
の入力端子Ａ　（１Ａ、２Ａ、３Ａ。3A, 4A) can be output. Therefore, the output signal of the binary full adder 113 is input to the input terminal A (IA, 2A, 3A, 4A). RAM write signal S
7 is at a high level, the write enable terminal WE of the RAM 112 is at a high level, and at this time, the RAM enable signal S9 is at a low level, so the RAM 112 enters a read state and data at the set address is output. This output data is transferred to the flip-flop circuit 115 by the trigger signal of the RAM enable signal S9.
latched to. The latched contents of the flip-flop circuit 115 are stored at the input terminal A (A1.A) of the binary full adder 113.
2. A3. A4) and the D/A converter 1
16, and an output current having a value commensurate with the digital input signal is output from the output terminal l0UT. The output current of the D/A converter 116 is converted into voltage by resistors R30, R31, and R32, and the input image signal 85 (reference color correction plate 1
3 read signal) by a differential amplifier 118. As a result of this comparison, when the output of the differential amplifier 118 becomes high level, it is carried to the binary full adder 113, and when the output of the differential amplifier 118 becomes low level, it is carried to the binary full adder 113.
It is not carried up to 3. In the binary full adder 113, the output signal of the flip-flop circuit 115 is connected to a differential amplifier 118.
The calculation is performed taking into account the carry amount, and the calculation result is output. When the RAM write signal S7 changes from high level to low level, the data selector/multiplexer 114
Input terminal A (1A, 2A, 3A.

４Ａ＞の値が出力端子Ｙ　（１Ｙ、２Ｙ、３Ｙ、４Ｙ）
に出力可能となる。このとき、ＲＡＭ１１２のライトイ
ネーブル端子ＷＥもロウレベルとなっているので、出力
端子Ｙ　（ＩＹ、２Ｙ、３Ｙ、４Ｙ）のデータはＲＡＭ
１１２内に書込まれる。基本クロックパルスＳ６のタイ
ミングによりＲＡＭ１１２のアドレスは「＋１」づつカ
ウントされていくので、次のタイミングパルスＳＨがく
るまでｆ、：ＲＡＭ１１２内のデータはシェーディング
補正用データ値に書換えられる。4A> value is output terminal Y (1Y, 2Y, 3Y, 4Y)
It becomes possible to output to. At this time, the write enable terminal WE of the RAM 112 is also at a low level, so the data on the output terminals Y (IY, 2Y, 3Y, 4Y) is stored in the RAM.
112. Since the address of the RAM 112 is counted by "+1" according to the timing of the basic clock pulse S6, the data in the RAM 112 is rewritten to the shading correction data value until the next timing pulse SH arrives.

このようにして、タイミングパルスＳＨがくるたびにＲ
ＡＭ１１２のデータを読出し、基準色補正板１３による
シェーディング補正用データ値と演算を行ない、その演
算結果を再びＲＡＭ１１２に書込むという過程を繰返す
ことにより、ＲＡＭ１１２のデータは最終的には蛍光灯
１６の分光特性およびラインセンサ２２の感光部のばら
つきなどを考慮したシェーディング補正用データ値が書
込まれる。ＲＡＭ１１２でのシェーディング補正用デー
タ値の書換えは、原稿０が原稿検知器２７を通過してか
ら開始され、原稿読取位置１２に到達するまでに終了す
るような回路構成になっている。そして、原稿Ｏが搬送
されるたびごとにＲＡＭ１１２内のシェーディング補正
用データ値が書換えられる。In this way, each time the timing pulse SH comes, R
By repeating the process of reading out the data in the AM 112, performing calculations on the shading correction data value by the reference color correction plate 13, and writing the calculation results back into the RAM 112, the data in the RAM 112 is finally used as the data for the fluorescent lamps 16. Shading correction data values are written in consideration of spectral characteristics, variations in the photosensitive portion of the line sensor 22, and the like. The circuit configuration is such that rewriting of the shading correction data value in the RAM 112 is started after the document 0 passes the document detector 27 and is completed by the time the document 0 reaches the document reading position 12. The shading correction data values in the RAM 112 are rewritten each time the original O is transported.

次に、原稿Ｏの画像を読み始めた状態から説明する。セ
レクト信号Ｓ８がロウレベルになると、データセレクタ
・マルチプレクサ１１４のセレクト端子Ｓはロウレベル
となり、出力端子Ｙ（ＩＹ。Next, a description will be given of the state in which the image of document O is started to be read. When the select signal S8 becomes low level, the select terminal S of the data selector/multiplexer 114 becomes low level, and the output terminal Y (IY) becomes low level.

２Ｙ、３Ｙ、４Ｙ）に入力端子Ａ　（１Ａ、２Ａ。2Y, 3Y, 4Y) to input terminal A (1A, 2A.

３Ａ、’４Ａ＞の状態を出力可能となる。ＲＡＭライト
信号Ｓ７がハイレベルになると、ＲＡＭ１１２のライト
イネーブル端子ＷＥはハイレベルとなり、このときＲＡ
Ｍイネーブル信号Ｓ９はロウレベルになるので、ＲＡＭ
１１２はリード状態となり、設定されたアドレスのシェ
ーディング補正用データが出力される。この出力された
データは１、ＲＡＭイネーブル信号Ｓ９のトリガ信号に
よりフリップフロップ回路１１５にラッチされる。゛フ
リップフロラプ回路１１５のラッチ内容は、２進全加算
器１１３の入力端子Ａ　（Ａ１．Ａ２．Ａ３゜Ａ４）に
帰還されるとともにＤ／Ａ変換器１１６に入力される。3A, '4A> status can be output. When the RAM write signal S7 becomes high level, the write enable terminal WE of the RAM 112 becomes high level, and at this time, the RA
Since the M enable signal S9 becomes low level, the RAM
112 enters a read state, and the shading correction data of the set address is output. This output data is 1, which is latched into the flip-flop circuit 115 by the trigger signal of the RAM enable signal S9. The latched contents of the flip-flop circuit 115 are fed back to the input terminal A (A1, A2, A3, A4) of the binary full adder 113 and input to the D/A converter 116.

Ｄ／Ａ変換器１１６の出力電流は　、抵抗Ｒ３０，Ｒ３
１，Ｒ３２で電圧に変換され、デマルチプレクサ１１７
および差動増幅器１１８の非反転入力端子に入力される
。画像信号Ｓ５は差動増幅器１１８の反転入力端子に入
力されるが、このとき反転入力端子の電位の方が非反転
入力端子の電位よりも高いので、差動増幅器１１８の出
力はロウレベルとなり、２進全加算器１１３への桁上げ
は生じない。デマルチプレクサ１１７は、原稿濃度切換
信号Ｓ１０．Ｓ１１により出力端子Ｘが入力端子ＸＯ，
Ｘ１．Ｘ２．Ｘ３のいずれかとオン状態になる。デマル
チプレクサ１１７の出力信号は差動増幅器１１９の非反
転入力端子に入力されて、反転入力端子に入力される画
像信号Ｓ５（原稿Ｏの読取信号）と比較され、その結果
、差動増幅器１１９の出力には原稿読取り画像信号にシ
ェーディング補正を施した画像信号が現われる。The output current of the D/A converter 116 is
1, converted to voltage by R32, demultiplexer 117
and is input to the non-inverting input terminal of the differential amplifier 118. The image signal S5 is input to the inverting input terminal of the differential amplifier 118, but at this time, since the potential of the inverting input terminal is higher than the potential of the non-inverting input terminal, the output of the differential amplifier 118 becomes low level, and the 2 A carry to the base full adder 113 does not occur. The demultiplexer 117 receives the original density switching signal S10. S11 causes the output terminal X to become the input terminal XO,
X1. X2. It turns on with one of X3. The output signal of the demultiplexer 117 is input to the non-inverting input terminal of the differential amplifier 119 and compared with the image signal S5 (reading signal of the original O) input to the inverting input terminal. An image signal obtained by applying shading correction to the original read image signal appears at the output.

第１４図は前記シェーディング補正回路５０による画像
信号の補正方法を示す。図中の波形はラインセンサ２２
からの画像信号を前記増幅回路４８で増幅した後の信号
を示している。この信号は１ライン出力時間のタイミン
グパルスＳＨの１周期分の波形である。１２１は原稿を
読取った画像信号の波形、１２２はその画像信号を補正
するためのシェーディング波形を示す。上記画像信号の
波形がシェーディング波形よりも大きいところではハイ
レベルの出力が得られ、また上記画像信号の波形がシェ
ーディング波形よりも小さいところではロウレベルの出
力が得られる。前述した画像信号の補正方法を用いるこ
とにより、積分回路で演算を行なわせたものと同様の効
果が得られる。FIG. 14 shows a method of correcting an image signal by the shading correction circuit 50. The waveform in the figure is the line sensor 22
The image signal obtained by amplifying the image signal from the amplifier circuit 48 is shown. This signal has a waveform corresponding to one period of the timing pulse SH for one line output time. Reference numeral 121 indicates a waveform of an image signal obtained by reading a document, and reference numeral 122 indicates a shading waveform for correcting the image signal. A high level output is obtained where the image signal waveform is larger than the shading waveform, and a low level output is obtained where the image signal waveform is smaller than the shading waveform. By using the image signal correction method described above, an effect similar to that obtained by performing calculations using an integrating circuit can be obtained.

次に、原稿の濃淡に対する読取濃度切換え方法について
説明する。第１１図において、原稿濃度切換信号Ｓ１０
．Ｓ１１はマイクロプロセッサ４１から出力される。デ
マルチプレクサ１１７の動作は、セレクト入力端子Ａ、
８が共にロウレベルのとき出力端子Ｘは入力端子ｘＯと
オン状態となり、セレクト入力端子ＡがハイレベルでＢ
がロウレベルのとき出力端子Ｘは入力端子×１とオン状
態となり、セレクト入力端子ＡがロウレベルでＢがハイ
レベルのとき出力端子Ｘは入力端子×２とオン状態とな
り、セレクト入力端子Ａ、Ｂが共にハイレベルのとき出
力端子Ｘは入力端子ｘ３とオン状態となる。濃度の薄い
原稿を読取るには原稿濃度読取スイッチ６２をライト状
態にセットする。Next, a method of switching the reading density according to the density of the original will be explained. In FIG. 11, the original density switching signal S10
．． S11 is output from the microprocessor 41. The operation of the demultiplexer 117 is as follows: select input terminal A,
8 are both at low level, output terminal X and input terminal xO are on, and select input terminal A is at high level and B
When is at low level, output terminal When both are at high level, the output terminal X and the input terminal x3 are in an on state. To read a low density original, set the original density reading switch 62 to the light state.

すると、デマルチプレクサ１１７のセレクト入力端子Ａ
、Ｂの選択により出力端子Ｘは入力端子×２の値を出力
する。これにより、差動増幅器１１９の基準入力は低く
おさえられるので、第１４図のシェーディング波形１２
２のレベルが低くなり、差動増幅器１１９の出力は大と
なる。また、濃度の濃い原稿を読取るには原稿濃度読取
スイッチ６２をダーク状態にセットする。すると、デマ
ルチプレクサ１１７のセレクト入力端子Ａ、Ｂの選択に
より出力端子Ｘは入力端子ＸＯの値を出力する。Then, the select input terminal A of the demultiplexer 117
, B, the output terminal X outputs the value of the input terminal x2. As a result, the reference input of the differential amplifier 119 is kept low, so the shading waveform 12 in FIG.
2 becomes low, and the output of the differential amplifier 119 becomes large. Further, in order to read a document with a high density, the document density reading switch 62 is set to the dark state. Then, by selecting the select input terminals A and B of the demultiplexer 117, the output terminal X outputs the value of the input terminal XO.

これにより、差動増幅器１１９の基準入力は高くなるの
で、第１４図のシェーディング波形１２２のレベルが高
くなり、差動増幅器１１９の出力は小となる。さらに、
基準濃度の原稿を読取るには原稿濃度読取スイッチ６２
をノーマル状態にセットする。すると、デマルチプレク
サ１１７のセレクト入力端子Ａ、Ｂの選択により出力端
子Ｘは入力端子×１の値を出力する。これにより、差動
増幅器１１９の基準入力は上記ライト状態とダーク状態
との間の値となるので、差動増幅器１１９の出力は上記
ライト状態とダーク状態との間のレベルとなる。。As a result, the reference input of the differential amplifier 119 becomes high, so the level of the shading waveform 122 in FIG. 14 becomes high, and the output of the differential amplifier 119 becomes low. moreover,
To read a document with a standard density, press the document density reading switch 62.
Set to normal state. Then, by selecting the select input terminals A and B of the demultiplexer 117, the output terminal X outputs the value of the input terminal x1. As a result, the reference input of the differential amplifier 119 has a value between the light state and the dark state, so the output of the differential amplifier 119 has a level between the light state and the dark state. .

次に、第１１図における差動増幅器１２０の礪能につい
て説明する。可変抵抗Ｒ３３によって差動増幅器１２０
の基準電圧レベルを所定値に設定することにより、画像
信号Ｓ５が差動増幅器１２０の非反転入力端子に入力さ
れているので、差動増幅器１２０の出力信号をマイクロ
プロセッサ４１に入力することにより、蛍光灯１６のオ
ン、オフ状態や光量の状態を検出することができる。す
なわち、この回路で前記蛍光灯光量検出回路６５を構成
している。Next, the performance of the differential amplifier 120 in FIG. 11 will be explained. Differential amplifier 120 by variable resistor R33
Since the image signal S5 is input to the non-inverting input terminal of the differential amplifier 120 by setting the reference voltage level of the differential amplifier 120 to a predetermined value, by inputting the output signal of the differential amplifier 120 to the microprocessor 41, It is possible to detect the on/off state of the fluorescent lamp 16 and the state of the amount of light. That is, this circuit constitutes the fluorescent lamp light amount detection circuit 65.

第１５図は第４図におけるレフトマージンカウント回路
５８を詳細に示すものである。すなわち、１３１はレフ
トマージンカウント値の初期設定値をセットするための
ディップスイッチ、１３２はデータラインを直流電圧＋
５Ｖにプルアップするためのブロック抵抗素子である。FIG. 15 shows the left margin count circuit 58 in FIG. 4 in detail. That is, 131 is a DIP switch for setting the initial setting value of the left margin count value, and 132 is a DIP switch for setting the data line to DC voltage +
This is a block resistance element for pulling up to 5V.

上記ディツブスイッチ１３１の値は、４ビツト２進カウ
ンタ１３３．１３４の各データ入力端子Ａ・Ｂ、Ｃ，Ｄ
に入力されている。上記カウンタ１３３のキャリアウド
端子ＣＯはカウンタ１３４のイネーブル端子ＥＴに接続
されており、カウンタ１３３からカウンタ１３４への桁
上げを行なっている。上記カウンタ１３３．１３４の各
ロード端子りにはタイミングパルスＳＨが入力される。The value of the dip switch 131 is determined by the data input terminals A, B, C, and D of the 4-bit binary counter 133 and 134.
has been entered. The carry terminal CO of the counter 133 is connected to the enable terminal ET of the counter 134, and carries up from the counter 133 to the counter 134. A timing pulse SH is input to each load terminal of the counters 133 and 134.

上記カウンタ１３４の出力端子ＱＤは、カウンタ１３３
．１３４の各イネーブル端子ＥＰに接続されるとともに
、インバータ回路１３５を介してＤタイプフリップフロ
ラフ回路１３６のクロック端子ＧＫに接続されている。The output terminal QD of the counter 134 is connected to the counter 133.
．． 134, and is also connected to a clock terminal GK of a D-type flip-flop circuit 136 via an inverter circuit 135.

上記カウンタ１３３，１３４は、そのクロック端子ＯＫ
にクロックパルスＣＰが入力されることにより動作する
。上記フリップフロップ回路１３６のデータ入力端子り
は直流電圧＋５Ｖにプルアップされている。上記フリッ
プフロップ回路１３６の出力端子Ｑは、Ｄタイプフリッ
プフロラフ回路１３７のデータ入力端子りに接続されて
いる。上記フリップフロップ回路１３６の出力端子Ｑか
らは水平同期信号Ｈ３Ｃが出力される。上記フリップフ
ロップ回路１３７は、そのクロック端子ＧＫにクロック
パルスＣＰが入力されることにより動作する。上記フリ
ップフロップ回路１３７の出力端子Ｑは、フリップフロ
ップ回路１３６のクリア端子ＣＬＲに接続されるととも
に、４ビット２進カウンタ１３８．１３９，１４０の各
日−ド端子りに接続されている。上記カウンタ１３８の
データ入力端子Ａ、Ｂ、Ｃ，Ｄはそれぞれ接地されてい
る。上記カウンタ１３９のデータ入力端子Ａ、Ｂは直流
電圧＋５■にプルアップされ、データ入力端子Ｃ，Ｄは
接地されている。上記カウンタ１４０のデータ入力端子
Ａ、Ｄは直流電圧＋５Ｖにプルアップされ、データ入力
端子Ｂ、Ｃは接地されている。上記カウンタ１３８．１
３９゜１４０は、キャリアウド端子ＣＯをイネーブル端
子ＥＴに接続することにより桁上げを行なっている。上
記カウンタ１３８．１３９．１４０は、そのクロック端
子ＣＫにクロックパルスＣＰが入力されることにより動
作する。上記カウンタ１４０のキャリアウド端子ＣＯは
、インバータ回路１４１を介してカウンタ１３８，１３
９．１４０の各イネーブル端子ＥＰに接続されている。The counters 133 and 134 have their clock terminals OK.
It operates by inputting a clock pulse CP to the CP. The data input terminal of the flip-flop circuit 136 is pulled up to a DC voltage of +5V. The output terminal Q of the flip-flop circuit 136 is connected to the data input terminal of a D-type flip-flop circuit 137. A horizontal synchronizing signal H3C is output from the output terminal Q of the flip-flop circuit 136. The flip-flop circuit 137 operates by inputting a clock pulse CP to its clock terminal GK. The output terminal Q of the flip-flop circuit 137 is connected to the clear terminal CLR of the flip-flop circuit 136, and also to the date terminals of 4-bit binary counters 138, 139, and 140. Data input terminals A, B, C, and D of the counter 138 are each grounded. Data input terminals A and B of the counter 139 are pulled up to a DC voltage of +5 cm, and data input terminals C and D are grounded. Data input terminals A and D of the counter 140 are pulled up to a DC voltage of +5V, and data input terminals B and C are grounded. Above counter 138.1
39.degree. 140 performs a carry by connecting the carrier terminal CO to the enable terminal ET. The counters 138, 139, and 140 operate by inputting a clock pulse CP to their clock terminals CK. The carrier terminal CO of the counter 140 is connected to the counters 138 and 13 via an inverter circuit 141.
9.140 are connected to each enable terminal EP.

上記カウンタ１３８の出力端子ＱＣからはストローブパ
ルスＳＴＢが出力される。このストローブパルスＳＴＢ
が出力されている期間中、画像信号は有効データとなる
。A strobe pulse STB is output from the output terminal QC of the counter 138. This strobe pulse STB
During the period in which the image signal is being output, the image signal becomes valid data.

次に、このような構成において、レフトマージンのカウ
ント動作を第１６図に示すタイミングチャートを参照し
て説明する。ラインセンサ２２からの１ライン出力画素
数は前述したように３６８４画素分となる。ラインセン
サ２２は、タイミングパルスＳＨのタイミングにより最
初に３２画素のダミー出力と画像信号出力の後に４画素
のダミー出力を行なうようになっている。本装置では画
像読取幅は２１９＃とじているので、画素信号の有効分
は２１６バイト、すなわち３４５６画素となる。カウン
タ１３３．１３４により時間ｔ１をカウントし、画素デ
ータのうち３２画素のダミー分と無効データを切捨てて
レフトマージンの調整を行なっている。時間ｔ１をカウ
ント後に水平同期信号Ｈ３Ｃを出力している。カウンタ
１３８゜１３９．１４０によりストローブパルスＳＴＢ
を出力し、画像読取幅２１９ｍを出力し終えると力゛ウ
ンタ１３８．１３９，１４０はカウント動作を停止する
ので、次のタイミングパルスＳＨがくるまでの時間ｔ２
の間、無効データと４画素のダミー分の切捨てを行なっ
ている。こうすることにより、画像読取幅以外から読取
った画素信号を外部装置へ送ることもなくなり、外部装
置においては有効画素データ分のみを新めで選別するよ
うな回路構成を持たせる必要はなくなる。Next, in such a configuration, the left margin counting operation will be explained with reference to the timing chart shown in FIG. 16. The number of pixels output per line from the line sensor 22 is 3684 pixels as described above. The line sensor 22 is configured to first output dummy outputs for 32 pixels and image signals, and then output dummy outputs for 4 pixels, depending on the timing of the timing pulse SH. In this device, the image reading width is 219#, so the effective portion of the pixel signal is 216 bytes, or 3456 pixels. Counters 133 and 134 count time t1, and the left margin is adjusted by discarding 32 dummy pixels and invalid data from the pixel data. After counting the time t1, the horizontal synchronizing signal H3C is output. Strobe pulse STB by counter 138゜139.140
After outputting the image reading width of 219 m, the power counters 138, 139, and 140 stop counting, so the time t2 until the next timing pulse SH arrives.
During this period, invalid data and 4-pixel dummy portions are truncated. By doing this, it is no longer necessary to send pixel signals read from areas other than the image reading width to the external device, and there is no need for the external device to have a circuit configuration that newly selects only valid pixel data.

第１７図および第１８図は本装置で使用しているコマン
ドおよびステータスの詳細を示している。FIGS. 17 and 18 show details of commands and statuses used in this device.

第１７図のＳＲ１，ＳＲ２，ＳＲ３は第１８図中のステ
ータス１、ステータス２、ステータス３に対応するステ
ータス要求コマンド、ＳＳＴは本装置に対して原稿の読
取開始を指示するコマンドである。第１８図において、
原稿読取濃度は原稿濃度読取スイッチ６２がどの状態で
あるかを示すステータス、原稿セットは原８ＩＯが原稿
挿入部２に挿入されたことを検知したことを示すステー
タスウオームアツプ中は本装置が原稿０を読取るのに最
良の状態に進行中であることを示すステータス蛍光灯切
れは蛍光灯１６の光量が原稿Ｏを読取れる限界よりも下
まわったことや蛍光灯１６が切れたことを示すステータ
ス、原稿ジャムは搬送路６内で原稿０がジャムしたこと
を示すステータス、８／１６変換は原稿読取解像度を８
ドツト／ａｓで行なうか１６ドツト／Ｓで行なうかを示
すステータスである。SR1, SR2, and SR3 in FIG. 17 are status request commands corresponding to status 1, status 2, and status 3 in FIG. 18, and SST is a command for instructing this apparatus to start reading a document. In Figure 18,
The document reading density is a status that indicates the state of the document density reading switch 62, and the document setting status is a status that indicates that the original 8IO has been inserted into the document insertion section 2.During warm-up, this device displays the document 0. A status indicating that the state is in the best condition for reading the document O. Fluorescent lamp burnout is a status indicating that the light intensity of the fluorescent lamp 16 has fallen below the limit for reading the document O, or a status indicating that the fluorescent lamp 16 has run out. Document jam is a status indicating that document 0 has jammed in the transport path 6, and 8/16 conversion is a status that indicates that document 0 has jammed in the transport path 6.
This is a status indicating whether to perform dot/as or 16 dots/s.

第１９図および第２０図は本装置を動作させるための制
御用プログラムフローチャートを示しており、第２１図
を参照して説明する。なお、第２１図は搬送路６に対す
る各原稿検知器の位置およびそれら各位置間の原稿搬送
時間を示すもので、Ｐｌは原稿検知器２５の位置、Ｐ２
は原稿検知器２６の位置、Ｐ３は原稿検知器２７の位置
、Ｐ４は原稿検知器２８の位置をそれぞれ示している。FIGS. 19 and 20 show control program flowcharts for operating the present apparatus, which will be explained with reference to FIG. 21. 21 shows the position of each document detector with respect to the conveyance path 6 and the document conveyance time between these positions, Pl is the position of the document detector 25, P2
P3 indicates the position of the document detector 26, P3 indicates the position of the document detector 27, and P4 indicates the position of the document detector 28, respectively.

Ｔ１は位置Ｐ１からＰ２までに原稿Ｏが到達するための
時間、Ｔ２は位置Ｐ２からアライニング口・　−ラ８の
中心位置までに到達するための時間、Ｔ３はアライニン
グローラ８の中心位置から位＠Ｐ、　３までに到達する
ための時間、Ｔ４は位置Ｐ３がら原稿読取位１１１２ま
でに到達するための時間、Ｔ５は原稿読取位置１２がら
位置Ｐ４までに到達するための時間、Ｔ６は位＠Ｐ４が
ら排紙ローラ１１の中心位置までに到達するための時間
をそれぞれ示している。T1 is the time it takes for the original O to reach from position P1 to P2, T2 is the time it takes for the original O to reach the center position of the aligning roller 8 from the position P2, and T3 is the time taken from the center position of the aligning roller 8. T4 is the time it takes to reach the original reading position 1112 from the position P3, T5 is the time it takes to reach the original reading position 12 to the position P4, and T6 is the time taken to reach the original reading position 1112 from the original reading position 12. The time required for @P4 to reach the center position of the paper ejection roller 11 is shown, respectively.

まず、電源オンから待機状態になるまでの動作について
説明する。いま、電源がオンされるとステップＡ１に進
む。ステップＡ１では、図示しない上部ユニット開閉検
知用スイッチの状態をチェックすることにより、上部ユ
ニットＡが開放状態にあるか否かを判断し、開放状態に
あれば上部ユニットオーブン状態とし、開放状態になけ
ればステップＡ２に進む。ステップＡ２では、各原稿検
知器２５〜２８がオフ状態にあるが否かを判断し、１つ
でも１ン状態にあればジャムが生じているものとして原
稿ジャム状態°とし、全てオフ状態にあればステップＡ
３に進む。ステップＡ３では、蛍光灯１６の保温用ヒー
タ１７をオンし、ステップＡ４に進む。ステップＡ４で
は、蛍光灯１６の予熱をオンし、ステップＡ５に進む。First, the operation from turning on the power to entering the standby state will be explained. Now, when the power is turned on, the process proceeds to step A1. In step A1, it is determined whether or not the upper unit A is in the open state by checking the state of the upper unit open/close detection switch (not shown). If the upper unit A is in the open state, the upper unit is set to the oven state; If so, proceed to step A2. In step A2, it is determined whether or not each of the document detectors 25 to 28 is in the OFF state. If even one of the document detectors is in the OFF state, it is assumed that a jam has occurred and the document is in a jam state. Step A
Proceed to step 3. In step A3, the heat-retaining heater 17 of the fluorescent lamp 16 is turned on, and the process proceeds to step A4. In step A4, preheating of the fluorescent lamp 16 is turned on, and the process proceeds to step A5.

ステップＡ５では、蛍光灯１６をオンし、ステップＡ６
に進む。In step A5, the fluorescent lamp 16 is turned on, and in step A6
Proceed to.

ステップ八６では、ソフトタイマに時間ＴＸをセットし
てそのタイマをスタートさせ、ステップＡ７に進む。ス
テップＡ７では、蛍光灯１６が規定の光量に達したか否
かを判断し、達していなければステップ八８に進む。ス
テップ八８では、上記時間ＴＸを経過したか否かを判断
し、経過していなければ上記ステップＡ７に戻り、経過
していれば異常であると判断してサービスマンコール状
態とする。上記ステップＡ７において、規定の光量に達
していればステップ八９に進む。ステップＡ９では、蛍
光灯１６をオフし、待故状態とする。In step 86, time TX is set in the soft timer, the timer is started, and the process proceeds to step A7. In step A7, it is determined whether the fluorescent lamp 16 has reached a predetermined amount of light, and if it has not, the process proceeds to step 88. In step 88, it is determined whether or not the above-mentioned time TX has elapsed. If it has not elapsed, the process returns to step A7, and if it has elapsed, it is determined that there is an abnormality and a serviceman call state is established. In step A7, if the prescribed light amount has been reached, the process proceeds to step 89. In step A9, the fluorescent lamp 16 is turned off to enter a standby state.

次に一１待機状態において原Ｎｏが挿入された場合の動
作について説明する。ステップＡＩＯにて位置Ｐ１の原
稿検知器２５がオンされたか否かを判断し、オンされる
と原稿Ｏが挿入されたものと判断してステップＡ１１に
進む。ステップＡ１１では、蛍光灯１６をオンし、ステ
ップＡ１２に進む。ステップＡＩ２では、ステッピング
モータ２９を正転させることにより、給組ロー５７を動
作させて挿入された原ＮＯの搬送を開始し、ステップＡ
１３に進む。ステップＡ１３では、時間Ｔ１遅延させ、
ステップＡ１４に進む。ステップＡ１４では、位置Ｐ２
の原稿検知器２６がオンになったか否かを判断し、オン
しなければジャムが生じたものと判断して原稿ジャム状
態とし、オンすればステップＡ１５に進む。ステップＡ
１５では、１ｉ１１ｆＴ２遅延させ、ステップＡ１６に
進む。ステップＡ１６では、原稿セットステータスをセ
ットするとともにステッピングモータ２９をオフし、ス
テップＡ１７に進む。ステップＡ１７では、読取開始コ
マンドを受信したか否かを判断し、受信するとステップ
Ａ１８に進む。ステップＡ１８では、ステッピングモー
タ２９を逆転させることにより、アライニングローラ８
、搬送ローラ９および排紙ローラ１１を動作させて再び
原稿Ｏの搬送を行ない、ステップＡ１９に進む。ステッ
プＡ１９では、時間Ｔ３遅延させ、ステップＡ２０に進
む。ステップＡ２０では、位置Ｐ３の原稿検知器２７が
オンしたか否かを判断し、オンしなければジャムが生じ
たものと判断して原稿ジャム状態とし、オンすればステ
ップＡ２１に進む。ステップＡ２１では、時間Ｔ４遅延
させ、ステップＡ２２に進む。ステップＡ２２では、原
稿０の読取りを開始し、ステップＡ２３に進む。ステッ
プＡ２３では、原稿検知器２７がオンしてから所定時間
Ｔｏ　（最大長の原稿が原稿検知器２７を通過するのに
必要な時間）経過したか否かを判断し、経過していれば
ジャムが生じたものと判断して原稿ジャム状態とし、経
過していなければステップＡ２４に進む。ステップＡ２
４では、位置Ｐ３の原稿検知器２７がオフしたか否かを
判断し、オフしていなければ上記ステップＡ２２に戻っ
て読取りを継続し、オフしていればステップＡ２５に進
む。Next, the operation when the original number is inserted in the 11 standby state will be explained. In step AIO, it is determined whether or not the document detector 25 at position P1 is turned on. If it is turned on, it is determined that the document O has been inserted, and the process proceeds to step A11. In step A11, the fluorescent lamp 16 is turned on, and the process proceeds to step A12. In step AI2, by rotating the stepping motor 29 in the normal direction, the feeding row 57 is operated to start conveying the inserted original NO, and in step A
Proceed to step 13. In step A13, the time is delayed by T1,
Proceed to step A14. In step A14, position P2
It is determined whether or not the original document detector 26 is turned on. If it is not turned on, it is determined that a jam has occurred and a document jam state is set. If it is turned on, the process proceeds to step A15. Step A
In step A15, the process is delayed by 1i11fT2 and proceeds to step A16. In step A16, the document setting status is set and the stepping motor 29 is turned off, and the process proceeds to step A17. In step A17, it is determined whether or not a reading start command has been received, and if it has been received, the process advances to step A18. In step A18, by reversing the stepping motor 29, the aligning roller 8
, the transport roller 9 and the discharge roller 11 are operated to transport the original O again, and the process proceeds to step A19. In step A19, the process is delayed for a time T3 and the process proceeds to step A20. In step A20, it is determined whether or not the document detector 27 at position P3 is turned on. If it is not turned on, it is determined that a jam has occurred and the document is jammed. If it is turned on, the process proceeds to step A21. In step A21, the process is delayed for a time T4, and the process proceeds to step A22. In step A22, reading of document 0 is started, and the process proceeds to step A23. In step A23, it is determined whether a predetermined time To (the time required for the maximum length of the document to pass the document detector 27) has elapsed since the document detector 27 was turned on. It is determined that a document jam has occurred, and the document is in a jam state, and if the time has not elapsed, the process advances to step A24. Step A2
In step 4, it is determined whether or not the document detector 27 at position P3 is turned off. If it is not turned off, the process returns to step A22 to continue reading, and if it is turned off, the process proceeds to step A25.

ステップＡ２５では、時間Ｔ４遅延させ、ステップＡ２
６に進む。ステップＡ２６では、原稿Ｏの読取りを終了
するとともに蛍光灯１６をオフし、さらに原稿セットス
テータスを解除し、ステップＡ２７に進む。ステップＡ
２７では、時間Ｔ５Ｍ延させ、ステップＡ２８に進む。In step A25, the time T4 is delayed, and step A2
Proceed to step 6. In step A26, reading of the document O is finished, the fluorescent lamp 16 is turned off, and the document set status is canceled, and the process proceeds to step A27. Step A
In step A27, the time T5M is extended and the process proceeds to step A28.

ステップＡ２８では、位置Ｐ４の原稿検知器２８がオフ
したか否かを判断し、オフしなければジャムが生じたも
のと判断して原稿ジャム状態とし、オフしていればステ
ップＡ２９に進む。ステップＡ２９では、時間Ｔ６遅延
させ、ステップＡ３０に進む。ステップＡ３０では、ス
テッピングモータ２９をオフし、待機状態に戻る。In step A28, it is determined whether or not the document detector 28 at position P4 is turned off. If it is not turned off, it is determined that a jam has occurred and the document is jammed, and if it is turned off, the process advances to step A29. In step A29, the process is delayed for a time T6 and the process proceeds to step A30. In step A30, the stepping motor 29 is turned off and the process returns to the standby state.

なお、第２０図（ａ）（ｂ）（ｃ）は前記上部ユニット
オーブン状態、＠稿ジャム状態、サービスマンコール状
態の処理を示すフローチャートである。Note that FIGS. 20(a), 20(b), and 20(c) are flowcharts showing the processing in the upper unit oven state, @paper jam state, and serviceman call state.

［発明の効果］ 以上詳述したように本発明によれば、光電変換器の出力
信号の一部を取出し、その信号により光源の光量を間接
的に検出することにより、光量検出素子を用いることな
く、長期間にわたって安定した正確な光量検出が行なえ
、コストの低下も図れる画像読取装置を提供できる。[Effects of the Invention] As detailed above, according to the present invention, a part of the output signal of the photoelectric converter is extracted and the light amount of the light source is indirectly detected using the signal, thereby using a light amount detection element. Therefore, it is possible to provide an image reading device that can perform stable and accurate light amount detection over a long period of time, and can also reduce costs.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の一実施例を説明するためのもので、第１図
は画像読取装置の縦断側面図、第２図は第１図において
上部ユニットを開放して示す図、第３図は画像読取部分
を詳細に示す図、第４図は制御回路の構成を示すブロッ
ク図、第５図は第４図に、おける入力、出力ポートの部
分を詳細に示すブロック図、第６図は蛍光灯の管壁温度
を制御する装置とその制御部を示す図、第７図は管壁温
度の制御例を説明するためのタイミングチャート、第８
図は温度検出回路の構成図、第９図は第４図における増
幅回路およびサンプルホールド回路を詳細に示す構成図
、第１０図はサンプルホールド回路の動作を説明するた
めのタイミングチャート、第１１図は第４図におけるシ
ェーディング補正回路を詳細に示す構成図、第１２図お
よび第１３図はシェーディング補正回路の動作を説明す
るためのタイミングチャート、第１４図はシェーディン
グ補正回路による画像信号の補正方法を説明するための
図、第１５図は第４図におけるレフトマージンカウント
回路を詳細に示す構成図、第１６図はレフトマージンカ
ウント回路の動作を説明するためのタイミングチャート
、第１７図および第１８図はコマンドおよびステータス
を詳細に示す図、第１９図および第２０図は全体的な動
作を説明するだめの制御用プログラムフローチャート、
第２１図は搬送路に対する各原稿検知器の位置およびそ
れらの各位置間の原稿搬送時間を示す図である。 ０・・・・・・原稿（被読取物）、２・旧・・原稿挿入
部、３・・・・・・原稿排出部、６・・・・・・搬送路
、１６・・・・・・蛍光灯（光源）、　２２・・・・・
・ラインセンサ（光電変換器）、４１・・・・・・マイ
クロプロセッサ、差動増幅器（比較手段）。 出願人代理人　弁理士　鈴　江　武　彦：　　　　　　
　： 第１４　　図 第１５図 （ａ） 第１９図 （ｂ） 第１９図 （Ｃ） 第１９図 第２０図The drawings are for explaining one embodiment of the present invention, and FIG. 1 is a vertical side view of an image reading device, FIG. 2 is a view showing the upper unit in FIG. 1 opened, and FIG. 3 is an image Figure 4 is a block diagram showing the configuration of the control circuit. Figure 5 is a block diagram showing the input and output ports in Figure 4 in detail. Figure 6 is a fluorescent lamp. Fig. 7 is a timing chart for explaining an example of controlling the pipe wall temperature;
Figure 9 is a configuration diagram of the temperature detection circuit, Figure 9 is a configuration diagram showing details of the amplifier circuit and sample hold circuit in Figure 4, Figure 10 is a timing chart for explaining the operation of the sample hold circuit, and Figure 11. is a block diagram showing the shading correction circuit in detail in FIG. 4, FIGS. 12 and 13 are timing charts for explaining the operation of the shading correction circuit, and FIG. 14 is a diagram showing a method of correcting an image signal by the shading correction circuit. 15 is a detailed configuration diagram showing the left margin count circuit in FIG. 4, FIG. 16 is a timing chart for explaining the operation of the left margin count circuit, and FIGS. 17 and 18 are diagrams for explaining the operation. is a diagram showing commands and status in detail, FIGS. 19 and 20 are control program flowcharts explaining the overall operation,
FIG. 21 is a diagram showing the positions of each document detector with respect to the conveyance path and the document conveyance time between those positions. 0...Original (object to be read), 2...Old document insertion section, 3...Document discharge section, 6...Transport path, 16...・Fluorescent lamp (light source), 22...
- Line sensor (photoelectric converter), 41... microprocessor, differential amplifier (comparison means). Applicant's agent and patent attorney Takehiko Suzue:
: Figure 14 Figure 15 (a) Figure 19 (b) Figure 19 (C) Figure 19 Figure 20

Claims (2)

【特許請求の範囲】[Claims] （１）光源からの光を被読取物に照射し、被読取物から
の光を光電変換器によって光電変換することにより、被
読取物上の画像を読取る画像読取装置において、前記光
電変換器の出力信号をあらかじめ設定される基準信号と
比較する比較手段と、この比較手段の比較結果により前
記光源の光量を検出する検出手段とを具備したことを特
徴とする画像読取装置。(1) In an image reading device that reads an image on an object to be read by irradiating the object with light from a light source and photoelectrically converting the light from the object to be read by a photoelectric converter, the photoelectric converter is An image reading device comprising: a comparison means for comparing an output signal with a preset reference signal; and a detection means for detecting the amount of light from the light source based on the comparison result of the comparison means. （２）前記光源は蛍光灯である特許請求の範囲第１項記
載の画像読取装置。(2) The image reading device according to claim 1, wherein the light source is a fluorescent lamp.