JPS6224770A - Picture reader - Google Patents

Abstract

PURPOSE:To apply shading correction with inexpensive circuit constitution by applying shading correction with the circuit constitution having the automatic slice method obtaining the similar effect to that in using an integration circuit. CONSTITUTION:Every time a timing pulse SH comes, a data in a RAM 112 is read and it is operated with a shading correction data by a reference color correction board and the result of operation is written again in the RAM 112, the process above is repeated. Then as the data in the RAM 112, the shading data taking the spectral characteristic of a fluorescent light and the variation in the light sensing section of a line sensor into account is written finally. Every time an original is carried, the shading correction data in the RAM 112 is rewritten.

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、原稿の画像を光学的に読取る画像読取装置に
関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an image reading device that optically reads an image of a document.

［発明の技術的背景とその問題点］ 一般に、この種の画像読取装置においては、光源からの
光を原稿などの被読取物に照射し、その反射光をＣＯＤ
ラインセンサなどの光電変換器によって充電変換し、画
像信号として処理したのち出力されるようになっている
。[Technical background of the invention and its problems] Generally, in this type of image reading device, light from a light source is irradiated onto an object to be read, such as a document, and the reflected light is used as a COD.
It is charged and converted by a photoelectric converter such as a line sensor, processed as an image signal, and then output.

ところで、この種の画像読取装置においては、光源の分
光特性およびラインセンサの感光部のばらつきなどによ
り、ラインセンサからはシューディングを含んだ画像信
号が出力される。そこで通常、このシューディング補正
を行うためのシューディング補正回路が設けられている
が、このシューディング補正回路には積分回路を用いる
ことが不可欠であった。しかし、積分回路は非常に高価
なＩＣ（集積回路）によって構成されているため、コス
ト高となる問題があった。　　゛ ［発明の目的コ 本発明は上記事情に鑑みてなされたもので、その目的と
するところは、高価なＩＣ化された積分回路などを用い
ることなく、安価な回路構成によりシューディング補正
が行なえる画像読取装置を提供することにある。By the way, in this type of image reading device, the line sensor outputs an image signal containing shading due to the spectral characteristics of the light source and variations in the photosensitive portion of the line sensor. Therefore, a shooding correction circuit is usually provided to perform this shooding correction, but it is essential to use an integrating circuit in this shooding correction circuit. However, since the integrating circuit is constituted by a very expensive IC (integrated circuit), there is a problem of high cost.゛ [Object of the Invention] The present invention has been made in view of the above circumstances, and its purpose is to perform schudding correction using an inexpensive circuit configuration without using an expensive integrated circuit (IC). An object of the present invention is to provide an image reading device that uses the following methods.

［発明の概要コ 本発明は上記目的を達成するために、積分回路を用いた
場合と同様の効果が得られるオートスライス法を持たせ
た回路構成でシューディング補正を行うようにしたもめ
である。[Summary of the Invention] In order to achieve the above object, the present invention attempts to perform shuding correction using a circuit configuration equipped with an auto-slice method that achieves the same effect as when using an integrating circuit. .

［発明の実施例］ 以下、本発明の一実施例について図面を参照して説明す
る。[Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

第１図および第２図は本発明に係る画像読取装置を示す
ものである。すなわち、１は画像読取装置の筐体で、そ
の左側面（前面）下方部位には原稿挿入部２が、また上
面後方部位には原稿排出部３がそれぞれ形成されている
。上記原稿挿入部２には、手差しガイド４が着脱自在に
設けられていて、この手差しガイド４に沿って原稿０を
その画像面（表面）を上にした状態で挿入するようにな
っている。また、上記原稿排出部３には、所定の角度傾
斜した排紙トレイ５が着脱自在に設けられていて、この
排紙トレイ５に原稿排出部３から表裏反転されて排出さ
れる原稿０が画像面を下にした状態で収納されるように
なっている。そして、上記原稿挿入部２と原稿排出部３
との間には、原稿挿入部２から挿入された原稿Ｏを搬送
し、搬送終端部で表裏反転させて原稿排出部３へ導く搬
送路６が形成されている。この搬送路６は、挿入された
原稿０を左側基準へ寄せる機能を持った斜行構造および
ワンウェイクラッチ構造を持たせた一対の給紙ローラ７
と、この給紙ローラ７で送られる原稿０の先端合せを行
なうために上側ローラをプラスチック製、下側ローラを
ゴム製とし、ワンウェイクラッチ構造を持たせた一対の
アライニングローラ８と、このアライニングローラ８で
送られる原稿０を原稿排出部３まで導くワンウェイクラ
ッチ構造を持たせた一対の搬送ロー５９と、この搬送ロ
ーラ９で送られる原８ＩＯを案内する弧状の案内路１０
と、原稿排出部３に設けられ、上記案内路１０で案内さ
れてきた原ＩＯを排紙トレイ５へ排出する一対の排紙ロ
ーラ１１とによって構成されている。1 and 2 show an image reading device according to the present invention. That is, reference numeral 1 denotes a housing of the image reading device, and a document insertion section 2 is formed at the lower part of the left side (front surface) of the case 1, and a document ejection section 3 is formed at the rear part of the upper surface. A manual feed guide 4 is detachably provided in the document insertion section 2, and the document 0 is inserted along the manual feed guide 4 with its image side (front side) facing upward. Further, the document discharge section 3 is removably provided with a paper discharge tray 5 inclined at a predetermined angle, and the document 0 that is reversed and discharged from the document discharge section 3 is placed on this paper discharge tray 5 with an image. It is designed to be stored face down. Then, the document insertion section 2 and the document ejection section 3 are provided.
A conveying path 6 is formed between the document inserting section 2 and the document inserting section 2 for conveying the original O inserted from the document inserting section 2, inverting the document O at the end of the conveyance, and guiding it to the document discharging section 3. This conveyance path 6 includes a pair of paper feed rollers 7 having a diagonal structure and a one-way clutch structure that have the function of moving the inserted document 0 toward the left reference side.
In order to align the leading edge of the document 0 fed by the paper feed roller 7, a pair of aligning rollers 8 are provided, the upper roller of which is made of plastic and the lower roller of which is made of rubber, and which has a one-way clutch structure. A pair of transport rows 59 with a one-way clutch structure that guides the original 0 sent by the lining roller 8 to the original discharge section 3, and an arc-shaped guide path 10 that guides the original 8IO sent by the transport roller 9.
and a pair of paper discharge rollers 11 provided in the document discharge section 3 and for discharging the original IO guided by the guide path 10 to the paper discharge tray 5.

上記搬送路６の中途部、すなわちアライニングローラ８
と搬送ローラ９との間には、原稿読取位置１２が設定さ
れていて、この原稿読取位置１２には基準色補正板１３
が設けられており、この基準色補正板１３上を原稿０が
搬送されるようになっでいる。この基準色補正板１３は
、後述するラインセンサ２２からのシューディングを含
んだ画像信号を補正するために、白レベル補正用データ
を読取るためのものである。上記基準色補正板１３上に
は、光透過性に優れた透光部材としてのガラス板１４が
密着されている。このガラス板１４は、基準色補正板１
３と原稿Ｏとによるこすれから生じる基準色補正板１３
の汚れなどを防止するためのものである。上記基準色補
正板１３の上方部位で原稿読取位置１２の直前には、搬
送される原稿０を押し付ける原稿固定部材としての原稿
固定板１５が設けられていて、この原稿固定板１５とガ
ラス板１４とで原稿０を軽く押え付けることにより、原
稿読取位置１２前にて原稿○の浮き上りを防止している
。なお、上記原稿固定板１５は、材質が薄くある程度弾
力性に富むもので、たとえばポリエステルフィルムなど
が最適である。また、上記基準色補正板１３の上方部位
には、光源としての緑色発光の蛍光灯１６が設けられて
いる。この蛍光灯１６の表面所定部位には、第６図に詳
細を示すように管壁温度を一定に保つための保温用ヒー
タ１７が密着されていて、この保温用ヒータ１７の表面
所定部位には管壁温度を検知するための感温抵抗素子（
以下サーミスタと称す）３６が取着されている。しかし
て、蛍光灯１６からの光は、基準色補正板１３上あるい
はその上を搬送される原稿Ｏ上に照射され、その反射光
は反射ミラー１８，１９．２０で反射されてレンズ２１
を通り、光電変換器としてのＣＯＤラインセンサ（たと
えば株式会社東芝製ＴＣＤ１０５）２２に結像され、こ
のラインセンサ２２によって光信号を電気信号に変換す
るようになっている。なお、上記反射ミラー１８．１９
．２０はそれぞれ防露マットを敷いて震動対策が施され
ている。また、上記蛍光灯１６およびラインセンサ２２
は原ＩＦ４０の搬送方向と直角方向に配設されている。The middle part of the conveyance path 6, that is, the aligning roller 8
A document reading position 12 is set between the transport roller 9 and the document reading position 12, and a reference color correction plate 13 is provided at this document reading position 12.
is provided, and the original 0 is conveyed over this reference color correction plate 13. This reference color correction plate 13 is for reading white level correction data in order to correct an image signal including shading from a line sensor 22, which will be described later. On the reference color correction plate 13, a glass plate 14 as a transparent member having excellent light transmittance is closely attached. This glass plate 14 is the reference color correction plate 1
Reference color correction plate 13 caused by rubbing between 3 and original O
This is to prevent dirt etc. A document fixing plate 15 is provided above the reference color correction plate 13 and immediately in front of the document reading position 12 as a document fixing member that presses the document 0 being conveyed. By lightly pressing the original 0 with , the lifting of the original ○ in front of the original reading position 12 is prevented. Note that the document fixing plate 15 is made of a thin material with a certain degree of elasticity, such as a polyester film, for example. Further, above the reference color correction plate 13, a green fluorescent lamp 16 as a light source is provided. As shown in detail in FIG. 6, a heat-retaining heater 17 is closely attached to a predetermined portion of the surface of the fluorescent lamp 16 in order to keep the tube wall temperature constant. Temperature-sensitive resistance element (
A thermistor (hereinafter referred to as a thermistor) 36 is attached. The light from the fluorescent lamp 16 is irradiated onto the reference color correction plate 13 or onto the document O conveyed thereon, and the reflected light is reflected by the reflection mirrors 18, 19, 20 and the lens 21.
, and is imaged on a COD line sensor (for example, TCD105 manufactured by Toshiba Corporation) 22 as a photoelectric converter, and this line sensor 22 converts the optical signal into an electrical signal. In addition, the above-mentioned reflecting mirror 18.19
．． 20 are each covered with dew-proof mats to prevent vibrations. In addition, the fluorescent lamp 16 and the line sensor 22
is arranged in a direction perpendicular to the conveyance direction of the original IF 40.

また、筺体１の前面には、各種操作ボタンおよび各種表
示器などを備えた操作パネル２３が設けられているとと
もに、筺体１内の上面近傍には、制御回路などが組込ま
れたプリント回路基板２４が配設されている。なお、２
５は原稿Ｏが挿入されたことを検知する原稿検知器、２
６は搬送される原稿Ｏがアライニングローラ８へ到達し
たことを検知するアライニングローラ前原稿検知器、２
７はアライニングローラ８によって搬送される原稿０を
検知し、基準色補正板１３の白しベＪし補正用データの
読取開始タイミングの信号を発生するための原稿読取位
電性原稿検知器、２８は原稿Ｏの排出を検知する排紙ロ
ーラ前原稿検知器であり、これらはいずれもフォトイン
タラプタを用いている。また、２９は各駆動系に動力を
供給するためのステッピングモータで、ワンウェイクラ
ッチの作用により正転時には前記給紙ローラ７が回転駆
動され、逆転時には前記アライニングローラ８、搬送ロ
ーラ９および排紙ローラ１１が回転駆動されるようにな
っている。また、３０はそれぞれの制御に使用される直
流電圧を発生する電源装置、３１は外部装置と接続する
ためのコネクタである。Further, an operation panel 23 equipped with various operation buttons and various indicators is provided on the front surface of the housing 1, and a printed circuit board 24 in which a control circuit and the like are incorporated is provided near the top surface of the housing 1. is installed. In addition, 2
5 is a document detector that detects that the document O is inserted; 2;
Reference numeral 6 denotes a document detector in front of the aligning roller, which detects that the document O being conveyed has reached the aligning roller 8;
Reference numeral 7 denotes an original reading potential-based original detector for detecting the original 0 conveyed by the aligning roller 8, and generating a signal to start reading the white spot correction data on the reference color correction plate 13; Reference numeral 28 denotes a document detector in front of a discharge roller for detecting discharge of the document O, and both of these use a photo interrupter. Further, reference numeral 29 denotes a stepping motor for supplying power to each drive system, and by the action of a one-way clutch, the paper feed roller 7 is rotationally driven during normal rotation, and the alignment roller 8, conveyance roller 9, and paper ejecting motor are driven when rotating in reverse. The roller 11 is driven to rotate. Further, 30 is a power supply device that generates a DC voltage used for each control, and 31 is a connector for connecting to an external device.

ところで、厘体１は、第２図に示すように搬送路６を境
にして上部筺体１ａと下部筺体１ｂとに２分割されてい
て、両筺体１ａ、１ｂは前記排紙ローラ１１の一方のロ
ーラの軸３２を支点として枢支されており、上部筺体１
ａが第２図のよに上方に所定の角度開放できるようにな
っている。ここに、上部筺体１ａには排紙トレイ５、給
紙ローラ７の上側ローラ、アライニングローラ８の上側
ローラ、搬送ローラ９の上側ローラ、案内路１０の上側
案内板、原稿固定板１５、蛍光灯１６、反射ミラー１８
．１９．２０、レンズ２１、ラインセンサ２２、操作パ
ネル２３およびプリント回路基板２４などがそれぞれ設
けられて上部ユニット（第２ユニツト）Ａを構成し、下
部筺体１ｂには手差しガイド４、給紙ローラ７の下側ロ
ーラ、アライニングローラ８の下側ローラ、搬送ローラ
９の下側ローラ、案内路１０の下側案内板、排紙ローラ
１１、基準色補正板１３、ガラス板１４、原稿検知器２
５．２６．２７．２８、ステッピングモータ２９、電源
装置３０およびコネクタ３１などがそれぞれ設けられて
下部ユニット（第１ユニツト）Ｂを構成している。この
ような構造により、搬送路６でジャムした原稿０の処理
などが容易に行なえるようになっている。なお、上部ユ
ニットＡの開放時には、排紙トレイ５に収納それている
原稿Ｏが落ちないように適当な開閉角度を持たせた構造
となっている。また、上部ユニットＡは、筺体１内に設
けられたバランサ（油圧機構およびばねなどからなる）
３３によって常時開く方向に付勢されていて、図示しな
い係止機構を解除することにより、バランサ３３の作用
で上部ユニットＡが自動的に所定の角度まで開放され、
その開放状態が保持されるようになっている。By the way, as shown in FIG. The upper housing 1 is pivoted around the roller shaft 32 as a fulcrum.
a can be opened upward at a predetermined angle as shown in FIG. Here, the upper housing 1a includes a paper discharge tray 5, an upper roller of the paper feed roller 7, an upper roller of the aligning roller 8, an upper roller of the conveyance roller 9, an upper guide plate of the guide path 10, an original fixing plate 15, a fluorescent Light 16, reflective mirror 18
．． 19.20, a lens 21, a line sensor 22, an operation panel 23, a printed circuit board 24, etc. are respectively provided to constitute an upper unit (second unit) A, and a manual feed guide 4 and a paper feed roller 7 are provided in the lower housing 1b. Lower roller, lower roller of aligning roller 8, lower roller of transport roller 9, lower guide plate of guide path 10, paper ejection roller 11, reference color correction plate 13, glass plate 14, document detector 2
5, 26, 27, 28, a stepping motor 29, a power supply device 30, a connector 31, and the like are respectively provided to constitute a lower unit (first unit) B. With this structure, it is possible to easily process the document 0 that is jammed in the conveyance path 6. Furthermore, when the upper unit A is opened, the upper unit A is designed to have an appropriate opening/closing angle so that the original O stored in the paper ejection tray 5 does not fall. In addition, the upper unit A is a balancer (consisting of a hydraulic mechanism, a spring, etc.) provided in the housing 1.
By releasing a locking mechanism (not shown), the upper unit A is automatically opened to a predetermined angle by the action of the balancer 33.
The open state is maintained.

また、筺体１の右側面（後面）下方部位には、本装置を
手で下げて移動可能にした手下げ用の把手３４が取着さ
れている。すなわち、この把手３４は、手下げ時、上部
ユニットＡの開閉用支点（軸３２）の負担軽減のため、
開閉用支点の設けである側の側面に設けられている。Further, a handle 34 for lowering the device by hand is attached to the lower right side (rear surface) of the housing 1. That is, this handle 34 is used to reduce the burden on the opening/closing fulcrum (shaft 32) of the upper unit A when it is lowered.
It is provided on the side surface where the opening/closing fulcrum is provided.

第３図は前記蛍光灯１６により原稿Ｏの画像を読取るた
めの部分を詳細に示している。すなわち、原稿Ｏが図示
矢印の方向へ搬送されるものとすると、原稿０はガラス
板１４と原稿固定板１５とで原稿読取位置１２前にて浮
き上りを防止される。FIG. 3 shows in detail the portion for reading the image of the original O by the fluorescent lamp 16. As shown in FIG. That is, when the original O is conveyed in the direction of the arrow shown in the figure, the original 0 is prevented from floating up in front of the original reading position 12 by the glass plate 14 and the original fixing plate 15.

しかして、蛍光灯１６から発した光は原稿読取位置１２
で基準色補正板１３または原稿Ｏに照射され、その反射
光は反射ミラー３５によってレンズ２１に導かれ、ライ
ンセンサ２２へ結像する。本装置では、基準色補正板１
３の白レベル補正用データおよび原稿Ｏの画像を同じ読
取位［１２にて読取っている。なお、第５図では説明の
都合上、反射ミラーを１枚にして光路長を変えである。Therefore, the light emitted from the fluorescent lamp 16 is transmitted to the document reading position 12.
The reflected light is directed onto the reference color correction plate 13 or the original O, and the reflected light is guided to the lens 21 by the reflection mirror 35 and is imaged onto the line sensor 22. In this device, the reference color correction plate 1
The white level correction data of No. 3 and the image of original O are read at the same reading position [12]. In FIG. 5, for convenience of explanation, only one reflecting mirror is used and the optical path length is changed.

第４図は上記のように構成された画像読取装置の制御回
路を示すものである。すなわち、４１は本装置全体の制
御を司るマイクロプロセッサ、４２はマイクロプロセッ
サ４１に対する割込みを制御する割込制御回路であり、
タイマ４３からの割込要求信号をマイクロプロセッサ４
１へ伝えている。４３は汎用タイマであり、上記割込要
求信号および原稿搬送時の基本タイミング信号を発生し
ている。４４はマイクロプロセッサ４１およびタイマ４
３などに基本クロックパルスを供給する水晶発撮子（Ｏ
２０）、４５は本装置を動作させるための全ての制御用
プログラムおよびデータテーブルが格納されているＲＯ
Ｍ　（リード・オンリ・メモリ）、４６はワーキング用
のＲＡＭ　（ランダム・アクセス・メモリ）、４７は前
記ラインセンサ２２の駆動回路であり、ラインセンサ２
２を駆動させるための基本クロックパルスを発生してい
る。４８はラインセンサ２２からの微弱な画像信号を増
幅する増幅回路、４９はサンプルホールド回路であり、
マイクロプロセッサ４１からの切換信＠Ｓ１により、上
記画像信号を８ドツト／＃Ｉ処理あるいは１６ドツト／
ｍ処理に選択できる機能を備えている。５０はラインセ
ンサ２２からのシューディングを含んだ上記画像信号を
補正するためのシューディング補正回路、５１は入出力
ボートであり、前記操作パネル２３への表示データの出
力および操作ボタンなどの読取りを行なっている。５２
は前記原稿検知器２５〜２８およびサーミスタ３６など
の各種検知器５３からのデータを読取る入力ボート、５
４は出力ボート、５５は前記保温用ヒータ１７、モータ
２９および蛍光灯１６の供給電源用インバータなどの出
力装置５６を動作させるための駆動回路、５７は外部装
置からのコマンドデータの受信や画像信号の送信などを
行なうインタフェイス回路であり、前記コネクタ３１と
接続されている。５８は原稿読取りにおけるレフトマー
ジンをカウントするためのレフトマージンカウント回路
である。FIG. 4 shows a control circuit of the image reading apparatus configured as described above. That is, 41 is a microprocessor that controls the entire device, 42 is an interrupt control circuit that controls interrupts to the microprocessor 41,
The interrupt request signal from the timer 43 is sent to the microprocessor 4.
I am telling 1. A general-purpose timer 43 generates the above-mentioned interrupt request signal and a basic timing signal during document conveyance. 44 is a microprocessor 41 and a timer 4
A crystal oscillator (O
20), 45 is an RO in which all control programs and data tables for operating this device are stored.
M (read only memory), 46 is a working RAM (random access memory), 47 is a drive circuit for the line sensor 22, and the line sensor 2
Generates basic clock pulses for driving 2. 48 is an amplifier circuit that amplifies the weak image signal from the line sensor 22, 49 is a sample hold circuit,
By the switching signal @S1 from the microprocessor 41, the above image signal is processed into 8 dots/#I processing or 16 dots/
Equipped with a function that can be selected for m processing. 50 is a shading correction circuit for correcting the image signal including shading from the line sensor 22; 51 is an input/output board which outputs display data to the operation panel 23 and reads operation buttons, etc. I am doing it. 52
5 is an input port for reading data from the document detectors 25 to 28 and various detectors 53 such as the thermistor 36;
4 is an output boat; 55 is a drive circuit for operating output devices 56 such as the heat-retaining heater 17, the motor 29 and the inverter for power supply to the fluorescent lamp 16; 57 is a drive circuit for receiving command data and image signals from external devices; This is an interface circuit for transmitting information, etc., and is connected to the connector 31. 58 is a left margin count circuit for counting the left margin during document reading.

第５図は第４図における入出力ボート５１、入力ボート
５２および出力ボート５４の部分の詳細図である。すな
わち、６１はパラレル入出゛カボートであり、マイクロ
プロセッサ４１からの送受制御信号Ｓ２が供給される。FIG. 5 is a detailed diagram of the input/output boat 51, input boat 52, and output boat 54 portions in FIG. 4. That is, 61 is a parallel input/output support, to which a transmission/reception control signal S2 from the microprocessor 41 is supplied.

この送受制御信号Ｓ２は各種検知器などとの信号の送受
制御を行なうための信号である。６２は原稿の濃度によ
って読取レベルをダーク、ノーマル、ライトの３段階に
選択できる原稿濃度読取スイッチであり、前記操作パネ
ル２３に設けられている。６３は前記蛍光灯１６の管壁
温度を検出する前記サーミスタ３６を接続した温度検出
回路、６４は外部装置の電源が投入されているか否かを
検出する外部装置電源投入検出回路、６５はラインセン
サ２２からの画像信号の一部を取出して蛍光灯１６の兄
貴を検出する蛍光灯光量検出回路であり、この蛍光灯光
量検出回路６５は蛍光灯１６の光量が原稿読取可能な状
態にあることや、蛍光灯１６が断線している状態にある
ことなどをマイクロプロセッサ４１に伝える。６６はジ
ャム検出回路であり、前記検知器２５〜２８からの各検
知信号により、原稿０の先端あるいは後端を検知するこ
とにより、原稿０が４つの検知器２５〜２８を規定時間
内に通過し、原稿Ｏのジャムが発生しているか否かを監
視している。６７は本装置が原稿読取可能な状態にある
とき点灯するレディ状態表示器である。なお、原稿読取
可能な状態にあるとは、蛍光灯１６の管壁温度が規定値
内に達している、蛍光灯１６の光量が規定値内に達して
いる、蛍光灯１６が断線していない、搬送路６内に原稿
Ｏがない、などの状態を全て満足しているときである。This transmission/reception control signal S2 is a signal for controlling transmission/reception of signals with various detectors and the like. A document density reading switch 62 is provided on the operation panel 23 and can select the reading level from three levels, dark, normal, and light, depending on the density of the document. 63 is a temperature detection circuit connected to the thermistor 36 that detects the temperature of the tube wall of the fluorescent lamp 16; 64 is an external device power-on detection circuit that detects whether the external device is powered on; 65 is a line sensor This fluorescent lamp light amount detection circuit 65 extracts a part of the image signal from the fluorescent lamp 22 and detects the older brother of the fluorescent lamp 16. , informs the microprocessor 41 that the fluorescent lamp 16 is disconnected. Reference numeral 66 denotes a jam detection circuit, which detects the leading edge or trailing edge of document 0 based on the detection signals from the detectors 25 to 28, thereby allowing document 0 to pass through the four detectors 25 to 28 within a specified time. Then, it is monitored whether or not the document O is jammed. Reference numeral 67 denotes a ready status indicator that lights up when the device is in a state where it can read a document. Note that the document is in a readable state when the tube wall temperature of the fluorescent lamp 16 has reached a specified value, the light amount of the fluorescent lamp 16 has reached a specified value, and the fluorescent lamp 16 is not disconnected. , there is no document O in the transport path 6, and so on.

６８は搬送路６内に原稿Ｏがジャムしているとき点灯す
るジャム状態表示器、６９は原稿読取濃度がダークレベ
ルにあるとき点灯するダーク表示器、７０は原稿読取濃
度がノーマルレベルにあるとき点灯するノーマル表示器
、７１は原稿読取濃度がライトレベルにあるとき点灯す
るライト表示器、７２は前記保温用ヒータ１７をオン、
オフ制御するヒータ制御回路、７３は前記蛍光灯１６の
供給電源用インバータ（図示しない）をオン、オフ制御
するインバータ制御回路である。なお、上記各表示器６
７〜７１は前記操作パネル２３に設けられている。68 is a jam status indicator that lights up when the document O is jammed in the conveyance path 6; 69 is a dark indicator that lights up when the document reading density is at a dark level; and 70 is a dark indicator that lights up when the document reading density is at a normal level. A normal indicator 71 lights up, a light indicator 71 lights up when the document reading density is at the light level, 72 turns on the heat-retaining heater 17,
A heater control circuit 73 is an inverter control circuit that turns on and off an inverter (not shown) for supplying power to the fluorescent lamp 16. In addition, each of the above-mentioned indicators 6
7 to 71 are provided on the operation panel 23.

第６図は前記蛍光灯１６の管壁温度を制御する装置とそ
の制御部を示している。図中、１７は保温用ヒータ、３
６はサーミスタ、３７は保温用ヒータ１７およびサーミ
スタ３６と接続されている制御用コード、６１はマイク
ロプロセッサ４１との入出力処理を行なうパラレル入出
力ボート、６３は温度検出回路、７２はヒータ制御回路
、３８は制御用コードと温度検出回路６３およびヒータ
制御回路７２とを接続するためのコネクタである。FIG. 6 shows a device for controlling the tube wall temperature of the fluorescent lamp 16 and its control section. In the figure, 17 is a heater for keeping warm, 3
6 is a thermistor, 37 is a control cord connected to the heat-retaining heater 17 and thermistor 36, 61 is a parallel input/output board that performs input/output processing with the microprocessor 41, 63 is a temperature detection circuit, and 72 is a heater control circuit. , 38 are connectors for connecting the control cord to the temperature detection circuit 63 and the heater control circuit 72.

このような構成において管壁温度制御の一例を第７図を
参照しながら説明する。本装置の電源がオンされると、
マイクロプロセッサ４１の制御のもとにヒータ制御回路
７２が動作して保温用ヒータ１７がオン状態になり、サ
ーミスタ３６の検知温度Ｔにが上昇する。ここは第７図
の■の状態を示している。サーミスタ３６の検知温度Ｔ
には随時マイクロプロセッサ４１によって監視され、Ｒ
ＯＭ４５のデータテーブル上に蓄えられている管壁規定
温度Ｔと比較される。この比較の結果、検知温度Ｔｉｃ
が管壁規定温度Ｔよりも大きくなると保温用ヒータ１７
をオフに制御する。ここは第７図の■の状態を示してい
る。また、検知部［ＴＫが管！！規定温度Ｔよりも小さ
くなると保温用ヒータ１７をオンに制御する。ここは第
７図の■の状態を示している。すなわち、第７図に示す
ように、温度検出回路６３とヒータ制御回路７２とマイ
クロプロセッサ４１とにより、蛍光灯１６の管壁温度を
規定値Ｔ付近に保つように保温用ヒータ１７をオン、オ
フ制御するものである。An example of tube wall temperature control in such a configuration will be described with reference to FIG. 7. When the device is powered on,
The heater control circuit 72 operates under the control of the microprocessor 41 to turn on the heat-retaining heater 17, and the temperature T detected by the thermistor 36 rises. This shows the state indicated by ■ in FIG. Detection temperature T of thermistor 36
is monitored by the microprocessor 41 from time to time, and R
It is compared with the tube wall specified temperature T stored on the data table of OM45. As a result of this comparison, the detected temperature Tic
becomes larger than the specified tube wall temperature T, the heat-retaining heater 17
control off. This shows the state indicated by ■ in FIG. In addition, the detection part [TK is a tube! ! When the temperature becomes lower than the specified temperature T, the heat-retaining heater 17 is turned on. This shows the state indicated by ■ in FIG. That is, as shown in FIG. 7, the temperature detection circuit 63, heater control circuit 72, and microprocessor 41 turn on and off the heat-retaining heater 17 to keep the tube wall temperature of the fluorescent lamp 16 near the specified value T. It is something to control.

さらに、本装置では電源の容量を小さくするための工夫
として、ステッピングモータ２９の動作中は保温用ヒー
タ１７の制御を停止している。本装置の原稿読取速度は
Ａ４サイズで約３秒としているため、この間保温用ヒー
タ１７の制御を停止しても蛍光灯１６の光量は変化しな
いからである。Furthermore, in this device, as a measure to reduce the capacity of the power supply, control of the heat-retaining heater 17 is stopped while the stepping motor 29 is operating. This is because the document reading speed of this apparatus is approximately 3 seconds for an A4 size document, so even if the control of the heat-retaining heater 17 is stopped during this time, the light amount of the fluorescent lamp 16 will not change.

第８図は前記温度検出回路６３を詳細に示すものである
。図中、８１はサーミスタ３６の電流制限用可変抵抗、
８２は電流制限用抵抗、８３は信号電圧安定用コンデン
サ、８４はサーミスタ３６の出力信号の利得を上げるた
めの増幅器、８５はＡ／Ｄ変換器である。このような構
成において動作を説明すると、サーミスタ３６は蛍光灯
１６の管壁に設置されており、管壁温度を検出している
。FIG. 8 shows the temperature detection circuit 63 in detail. In the figure, 81 is a variable resistance for current limiting of the thermistor 36;
82 is a current limiting resistor, 83 is a signal voltage stabilizing capacitor, 84 is an amplifier for increasing the gain of the output signal of the thermistor 36, and 85 is an A/D converter. To explain the operation in such a configuration, the thermistor 36 is installed on the tube wall of the fluorescent lamp 16, and detects the tube wall temperature.

サーミスタ３６の検出電流は抵抗８１．８２によって電
圧に変換されてコンデンサ８３で安定化され、増幅器８
４の非反転入力端子（＋）に入力される。増幅器８４は
上記入力される電圧の利得を上げており、Ａ／Ｄ変換器
８５へ入力することによってアナログ信号をデジタル信
号に変換し、パラレル入出カポ−トロ１へ伝送している
。以上によって、マイクロプロセッサ４１はパラレル入
出カポ−トロ１からの上記Ａ／Ｄ変換データにより管壁
温度を検出している。The detection current of the thermistor 36 is converted into a voltage by resistors 81 and 82, stabilized by a capacitor 83, and then sent to an amplifier 8.
It is input to the non-inverting input terminal (+) of No. 4. The amplifier 84 increases the gain of the input voltage, converts the analog signal into a digital signal by inputting it to the A/D converter 85, and transmits it to the parallel input/output capotro 1. As described above, the microprocessor 41 detects the tube wall temperature based on the A/D conversion data from the parallel input/output capotrometer 1.

第９図は第４図における増幅回路４８およびサンプルホ
ールド回路４９を詳細に示すものである。FIG. 9 shows the amplifier circuit 48 and sample hold circuit 49 in FIG. 4 in detail.

すなわち、Ｏ８はうインセンサ２２からの画像信号、Ｄ
Ｏ８はうインセンサ２２からの画像補償信号であり、こ
れら各信号Ｏ３，ＤＯ８はラインセンサ２２に入力され
ているリセットパルスＲ８と同期している。上記各信号
ｏｓ、ｏｏｓは、それぞれトランジスタ９１．９２で増
幅されてそれらのエミッタに出力される。抵抗ＲＩＯお
よびＲ１１はトランジスタ９１．９２のベース電流制限
用抵抗である。上記トランジスタ９１．９２の各エミッ
タは、それぞれ抵抗Ｒ１２およびＲ１４を介して直流電
圧＋１２Ｖにプルアップされており、また各コレクタは
それぞれ抵抗Ｒ１３およびＲ１５を介して接地されてい
る。コンデンサＣ１０およびＣ１１は直流分を除く有極
性コンデンサ、抵抗Ｒ１６およびＲ１７は差動増幅器９
３の入力電流制限用抵抗である。上記差動増幅器９３は
、上記トランジスタ９１．９２の各エミッタ出力信号が
入力されることにより、オフセットバイアスおよびリセ
ットノイズを除去している。ＳＰはサンプルパルスで、
上記リセットパルスＲ８の１つおぎのタイミングで出力
されている。このサンプルパルスＳＰはインバータ回路
９４で反転された後、２つの４人カナンド回路９５の各
入力端にそれぞれ入力されている。上記ナンド回路９５
の各出力はパルストランス９６の１次コイルの一端に接
続され、このパルストランス９６の１次コイルの他端は
コンデンサＣ１２を介して接地されている。That is, the image signal from the O8 crawling sensor 22, D
O8 is an image compensation signal from the creep sensor 22, and each of these signals O3 and DO8 is synchronized with the reset pulse R8 input to the line sensor 22. The signals os and oos are amplified by transistors 91 and 92, respectively, and output to their emitters. Resistors RIO and R11 are base current limiting resistors of transistors 91 and 92. The emitters of the transistors 91 and 92 are pulled up to a DC voltage of +12V via resistors R12 and R14, respectively, and the collectors thereof are grounded via resistors R13 and R15, respectively. Capacitors C10 and C11 are polar capacitors excluding DC components, and resistors R16 and R17 are differential amplifier 9.
3 is the input current limiting resistor. The differential amplifier 93 removes offset bias and reset noise by receiving the emitter output signals of the transistors 91 and 92. SP is sample pulse,
It is output at the second timing of the reset pulse R8. This sample pulse SP is inverted by an inverter circuit 94 and then input to each input terminal of two four-canand circuits 95. The above NAND circuit 95
Each output is connected to one end of a primary coil of a pulse transformer 96, and the other end of the primary coil of this pulse transformer 96 is grounded via a capacitor C12.

上記パルストランス９６の２次コイルの一端は、抵抗Ｒ
１８とコンデンサＣ１３とを並列に介して４つのダイオ
ードで組合わせたブリッジ回路９７の端子９７ａに接続
されている。また、パルストランス９６の２次コイルの
他端は、上記ブリッジ回路９７の端子９７ｂに直接接続
されている。One end of the secondary coil of the pulse transformer 96 has a resistor R
18 and a capacitor C13 in parallel to a terminal 97a of a bridge circuit 97 made up of four diodes. Further, the other end of the secondary coil of the pulse transformer 96 is directly connected to the terminal 97b of the bridge circuit 97.

一方、前記差動増幅器９３の出力は、有極性コンデンサ
Ｃ１４を介してトランジスタ９８のベースに接続される
とともに抵抗Ｒ２３に接続されている。抵抗Ｒ１９は上
記トランジスタ９８の動作用抵抗である。上記トランジ
スタ９８のコレクタは直流電圧＋１２Ｖにプルアップさ
れており、またエミッタはブリッジ回路９７の端子９７
Ｃに直接接続されるとともに、抵抗Ｒ２０を介して直流
電圧−１２Ｖにプル゛ダウンされている。上記ブリッジ
回路９７の端子９７ｄはコンデンサＣ１４に接続され、
このコンデンサＣ１４で充放電されている。上記コンデ
ンサＣ１４の充電電圧はユニジャクジョントランジスタ
９９のゲートを制御している。上記ユニジャクジョント
ランジスタ９９のドレインはトランジスタ１００のベー
スに接続されている。抵抗Ｒ２１はトランジスタ１００
のベース・エミッタ間抵抗であり、直流電圧＋１２Ｖに
プルアップされている。上記ユニジャクジョントランジ
スタ９９のソースは、トランジスタ１００のコレクタに
接続されるとともに抵抗Ｒ２２を介して直流電圧−１２
Ｖにプルダウンされている。On the other hand, the output of the differential amplifier 93 is connected to the base of a transistor 98 via a polar capacitor C14, and also to a resistor R23. A resistor R19 is a resistor for operating the transistor 98. The collector of the transistor 98 is pulled up to a DC voltage of +12V, and the emitter is connected to the terminal 97 of the bridge circuit 97.
It is directly connected to C and pulled down to a DC voltage of -12V via a resistor R20. The terminal 97d of the bridge circuit 97 is connected to the capacitor C14,
This capacitor C14 is charged and discharged. The charging voltage of the capacitor C14 controls the gate of the unijuction transistor 99. The drain of the unijuction transistor 99 is connected to the base of the transistor 100. Resistor R21 is transistor 100
It is a base-emitter resistance of , and is pulled up to a DC voltage of +12V. The source of the unijuction transistor 99 is connected to the collector of the transistor 100 and connected to a DC voltage of -12 through a resistor R22.
It is pulled down to V.

上記トランジスタ１００のコレクタは、抵抗Ｒ２４を介
してアナログスイッチ（電界効果トランジスタ）１０１
のドレインに接続されている。上記アナログスイッチ１
０１は、ゲートにハイレベルの電圧が印加されるとドレ
イン・ソース間が低抵抗となり、オン状態になる。ロウ
レベルの電圧が印加されると逆に高抵抗となり、オフ状
態となる。The collector of the transistor 100 is connected to an analog switch (field effect transistor) 101 via a resistor R24.
connected to the drain of Analog switch 1 above
In case of 01, when a high level voltage is applied to the gate, the resistance between the drain and the source becomes low and the transistor turns on. Conversely, when a low-level voltage is applied, the resistance becomes high and the transistor turns off.

切換信号Ｓ１は、画像信号を８ドツト／Ｈｎ処理と１６
ドツト／Ｓ処理とに選択するための信号であり、アナロ
グスイッチ１０１のゲートに印加されている。抵抗Ｒ２
３およびＲ２４は加算回路を構成しており、この加算回
路によって前記差動増幅器９３の出力信号とアナログス
イッチ１０１のソースからの出力信号とを加算し、その
加算信号Ｓ３をオペアンプ１０２の反転入力端子（−）
に入力している。上記オペアンプ１０２の反転入力端子
と出力端子との間に抵抗Ｒ２５とコンデンサＣ１５とが
並列に接続され、負帰還回路を構成している。上記オペ
アンプ１０２の出力は、抵抗Ｒ２６を介してアナログス
イッチ（たとえばモトローラ製４０５３）１０３の入力
端子ｘｏ、ｙｏ。The switching signal S1 converts the image signal into 8 dot/Hn processing and 16 dot/Hn processing.
This is a signal for selecting the dot/S processing, and is applied to the gate of the analog switch 101. Resistance R2
3 and R24 constitute an adder circuit, which adds the output signal of the differential amplifier 93 and the output signal from the source of the analog switch 101, and sends the added signal S3 to the inverting input terminal of the operational amplifier 102. (-)
is being input. A resistor R25 and a capacitor C15 are connected in parallel between the inverting input terminal and the output terminal of the operational amplifier 102, forming a negative feedback circuit. The output of the operational amplifier 102 is connected to input terminals xo and yo of an analog switch (for example, Motorola 4053) 103 via a resistor R26.

ｚＯにそれぞれ接続されている。Ｓ４はタラムパルスで
あり、上記アナログスイッチ１０３のイネーブル端子Ｅ
ＮＢに入力されている・上記アナログスイッチ１０３は
、イネーブル端子ＥＮＢにハイレベルの電圧が印加され
ると、入力端子ＸＯと出力端子Ｘ、入力端子ＹＯと出力
端子Ｙ、入力端子ｚＯと出力端子Ｚとの各間でそれぞれ
低抵抗となり、オン状態となる。ロウレベルの電圧が印
加されると逆に高抵抗となり、オフ状態となる。上記ア
ナログスイッチ１０３の各出力端子Ｘ、Ｙ。zO respectively. S4 is a talum pulse, which is connected to the enable terminal E of the analog switch 103.
When a high-level voltage is applied to the enable terminal ENB, the analog switch 103 switches between the input terminal XO and the output terminal X, the input terminal YO and the output terminal Y, and the input terminal ZO and the output terminal Z. The resistance becomes low between each of the two, resulting in an on state. Conversely, when a low-level voltage is applied, the resistance becomes high and the transistor turns off. Each output terminal X, Y of the analog switch 103.

２は共通に接続されており、この共通接続点はＪＥＴ入
カオペアンブ１０４の反転入力端子に接続されていると
ともに、コンデンサＣ１７を介して接地されている。上
記オペアンプ１０３の反転入力端子と出力端子との間に
コンデンサＣ１６が接続され、負帰還回路を構成してい
る。上記オペアンプ１０３の非反転入力端子は接地され
ている。2 are connected in common, and this common connection point is connected to the inverting input terminal of the JET input amplifier 104 and grounded via the capacitor C17. A capacitor C16 is connected between the inverting input terminal and the output terminal of the operational amplifier 103, forming a negative feedback circuit. The non-inverting input terminal of the operational amplifier 103 is grounded.

そして、上記オペアンプ１０３の出力は電流制限用抵抗
Ｒ２７を通り、さらに抵抗Ｒ２８を通ることにより電流
−電圧変換され、オペアンプ１０２の非反転入力端子に
正帰還している。Ｓｓはオペアンプ１０２から出力され
る画像信号である。The output of the operational amplifier 103 passes through a current-limiting resistor R27 and then through a resistor R28 for current-to-voltage conversion, and is positively fed back to the non-inverting input terminal of the operational amplifier 102. Ss is an image signal output from the operational amplifier 102.

以下、画像信号を８ドツト／１ｒｖｎ処理と１６ドツト
／ｌｒａ処理とに選択できる機能をもったサンプルホー
ルド回路４９の動作について第１０図に示すタイミング
チャートを参照して説明する。第１０図において、Ｒ８
はラインセンサ２２に入力されているリセットパルス、
Ｏ８はうインセンサ２２からの画像信号であり、リセッ
トパルスＲ３と同期がとれており、リセットパルスＲ８
の１パルスごとに画像信号Ｏ８の画素信号が出力されて
いる。The operation of the sample hold circuit 49, which has the function of selecting image signal processing between 8 dots/1rvn processing and 16 dots/lra processing, will be described below with reference to the timing chart shown in FIG. In Figure 10, R8
is the reset pulse input to the line sensor 22,
O8 is an image signal from the crawling sensor 22, which is synchronized with the reset pulse R3, and is synchronized with the reset pulse R8.
A pixel signal of the image signal O8 is output for each pulse.

サンプルパルスＳＰはリセットパルスＲ８と同期がとれ
ているが、リセットパルスＲ８の１つおきのタイミング
で出力されている。いま、切換信号Ｓ１をロウレベルに
すると、このときアナログスイッチ１０１はオフ状態と
なり、信号Ｓ３は差動増幅器９３の出力信号のみとなる
。画像信号Ｏ８は差動増幅器９３でリセットノイズ分が
除去され、オペアンプ１０２で増幅される。オペアンプ
１０２からの出力される画像信号Ｓ５はリセットパルス
Ｒ８に同期して出力される。本実施例でのラインセンサ
２２は、Ａ４サイズの原稿を１６ドツト／Ｍの解像度で
読取れるものを使用しているので、上記画像信号Ｓ５は
Ａ４サイズの原稿で１６ドツト／履の解像度の画像情報
を出力することになる。The sample pulse SP is synchronized with the reset pulse R8, but is output at every other timing of the reset pulse R8. Now, when the switching signal S1 is set to a low level, the analog switch 101 is turned off, and the signal S3 becomes only the output signal of the differential amplifier 93. The image signal O8 has reset noise removed by the differential amplifier 93, and is amplified by the operational amplifier 102. The image signal S5 output from the operational amplifier 102 is output in synchronization with the reset pulse R8. The line sensor 22 in this embodiment is one that can read an A4 size original at a resolution of 16 dots/M, so the image signal S5 is an image of an A4 size original at a resolution of 16 dots/M. It will output information.

このように、切換信号Ｓ１をロウレベルにすることによ
り、画像信号を１６ドツト／ｍの解像度で処理すること
になる。In this way, by setting the switching signal S1 to a low level, the image signal is processed at a resolution of 16 dots/m.

次に、画像信号を８ドツト／ｍの解像度で処理する場合
には、切換信号Ｓ１をハイレベルにする。Next, when processing the image signal at a resolution of 8 dots/m, the switching signal S1 is set to a high level.

このときアナログスイッチ１０１はオン状態となり、信
号Ｓ３は差動増幅器９３の出力信号とアナログスイッチ
１０１のソースからの出力信号との加算信号となる。第
１０図において、ＳＨは１ライン出力時間のタイミング
をとるタイミングパルスで、ラインセンサ２２に入力さ
れている。上記タイミングパルスＳＨが入力されると、
画像信号Ｏ８には３６８４画素分の画素信号が出力され
る。At this time, the analog switch 101 is turned on, and the signal S3 becomes a sum signal of the output signal of the differential amplifier 93 and the output signal from the source of the analog switch 101. In FIG. 10, SH is a timing pulse for timing one line output time, and is input to the line sensor 22. When the above timing pulse SH is input,
Pixel signals for 3684 pixels are output as the image signal O8.

第１０図の８１．８２．８３　、・・・、５３６４８は
ダミー分を除いた画素信号に相当する。たとえば第９図
で画像信号Ｏ８に画素信号Ｓ１が出力されると、差動増
幅器９３でリセットノイズ分が除去され、トランジスタ
９８で電圧変換されてブリッジ回路９７の端子９７Ｃに
伝送される。このとき、サンプルパルスＳＰの立上がり
から立下がりにかけてパルストランス９６が動作し、ブ
リッジ回路９７の端子９７ｄの電位が端子９７Ｃの電位
と同等になるように、ブリッジ回路９７とパルストラン
ス９６と抵抗Ｒ１８、コンデンサＣ１３で構成される回
路内を充放電電流が流れるようになり、結果的にコンデ
ンサＣ１４には端子９７ｃのレベルと同位の電圧が蓄積
され、ここでサンプルホールドを行なう。コンデンサＣ
１４の充電電圧はトランジスタ９９．１００によって電
圧変換される。81.82.83, . . . , 53648 in FIG. 10 correspond to pixel signals excluding dummy components. For example, when the pixel signal S1 is outputted as the image signal O8 in FIG. At this time, the pulse transformer 96 operates from the rise to the fall of the sample pulse SP, and the bridge circuit 97, pulse transformer 96, resistor R18, A charging/discharging current begins to flow in the circuit constituted by the capacitor C13, and as a result, a voltage equal to the level of the terminal 97c is accumulated in the capacitor C14, and sample and hold is performed here. Capacitor C
The charging voltage of 14 is converted into voltage by transistors 99 and 100.

そして、次のリセットパルスＲ８に同期して画像信号Ｏ
８に画素信号Ｓ２が出力されると、差動増幅器９３でリ
セットノイズ分が除去される。このとき、サンプルパル
スＳＰは入力されないので、前記充放電電流の動作は行
われず、したがって差動増幅器９３の出力信号は抵抗Ｒ
２３へと出力される。これにより、抵抗Ｒ２３と抵抗Ｒ
２４とによる加算回路によって信号Ｓ３には画素信号１
と８２の加算された画素信号が出力される。この画像信
号はオペアンプ１０２で増幅され、その出力である画像
信号Ｓ５は画素信号Ｓ１と８２の加算された画素信号と
なる。同様にして、画素信号Ｓ３と８４との加算画素信
号、画素信号Ｓｓ　Ｓｓとの加算画素信号と出力され、
画素信号Ｓ３　ｓ　４　ｙと３３６４８との加算画素信
号が出力されるまで繰返す。以上により、画素信号はリ
セットパルスＲ３の１つおきのタイミングで出力される
ので、画像信号Ｓ５はＡ４サイズのＵＡＩで８ドツト／
ｍの解像度の画像情報に変換し出力されるものである。Then, in synchronization with the next reset pulse R8, the image signal O
When the pixel signal S2 is output to the pixel signal S2, the differential amplifier 93 removes the reset noise. At this time, since the sample pulse SP is not input, the operation of the charging/discharging current is not performed, and therefore the output signal of the differential amplifier 93 is
23. As a result, the resistor R23 and the resistor R
24, the pixel signal 1 is added to the signal S3.
and 82 added pixel signals are output. This image signal is amplified by the operational amplifier 102, and the output image signal S5 becomes a pixel signal obtained by adding the pixel signals S1 and 82. Similarly, a sum pixel signal of pixel signals S3 and 84 and a sum pixel signal of pixel signals Ss and Ss are output,
This process is repeated until the summed pixel signal of the pixel signal S3 s 4 y and 33648 is output. As described above, the pixel signal is output at every other timing of the reset pulse R3, so the image signal S5 is 8 dots per UAI on A4 size paper.
It is converted into image information with a resolution of m and output.

第１１図は第４図におけるシューディング補正回路５０
を詳細に示すものである。なお、ここでは画像信号を８
ドツト／ｒｒｍの解像度で処理する場合の回路例を示す
。すなわち、１１１はＲＡＭ１１２のアドレスカウンタ
であり、３つの４ビツトバイナリカウンタ１１１Ａ、　
　７１１８．１１１０によって構成されている。Ｓ６は
上記アドレスカウンタ１１１の基本タロツクパルスであ
り、アドレスカウンタ１１１のタイミングはこの基本ク
ロックパルスＳ６に同期している。１１２はスタティッ
クＲＡＩｖｌ（たとえば株式会社東芝ｔｊＴＭＭ　２０
１６Ｐ−２）であり、画像信号をシューディング補正す
るための白レベル補正用データを格納するためのもので
ある。１１３は４ビツト２進全加算器であり、２個使用
することにより８ビツトの２進全加算器を構成している
。１１４はスリースティト出力を持つデータセレクタ・
マルチプレクサであり、２個使用することにより８ビツ
トのデータラインをドライブしている。Ｓ７はＲＡＭラ
イト信号であり、データセレクタ・マルチプレクサ１１
４のアウトプットコントロール端子ＯＣおよびＲＡＭ１
１２のライトイネーブル端子〜ＶＥに入力されている。FIG. 11 shows the shuding correction circuit 50 in FIG.
It shows in detail. Note that here the image signal is 8
An example of a circuit for processing at a resolution of dot/rrm is shown. That is, 111 is an address counter of the RAM 112, and three 4-bit binary counters 111A,
7118.1110. S6 is a basic clock pulse of the address counter 111, and the timing of the address counter 111 is synchronized with this basic clock pulse S6. 112 is static RAIvl (for example, Toshiba Corporation tjTMM 20
16P-2) and is used to store white level correction data for shading correction of image signals. Reference numeral 113 is a 4-bit binary full adder, and by using two of them, an 8-bit binary full adder is constructed. 114 is a data selector with three-state output.
It is a multiplexer, and two are used to drive an 8-bit data line. S7 is a RAM write signal, and data selector/multiplexer 11
4 output control terminal OC and RAM1
It is input to the write enable terminal ~VE of No. 12.

Ｓ８はセレクト信号であり、データセレクタ・マルチプ
レクサ１１４のセレクト端子Ｓに入力されている。上記
データセレクタ・マルチプレクサ１１４は、セレクト信
号Ｓ８がハイレベルのとき出力端子Ｙ　（１Ｙ、２Ｙ、
３Ｙ。S8 is a select signal, which is input to the select terminal S of the data selector/multiplexer 114. The data selector/multiplexer 114 outputs output terminals Y (1Y, 2Y,
3Y.

４Ｙ）に入力端子Ｂ　（１８，２Ｂ、３Ｂ、４Ｂ）の状
態が出力可能となり、セレクト信号Ｓ８がロウレベルの
とき出力端子Ｙ　（ＩＹ、２Ｙ、３Ｙ。The state of input terminals B (18, 2B, 3B, 4B) can be output to output terminals Y (IY, 2Y, 3Y) when the select signal S8 is at low level.

４Ｙ）に入力端子Ａ　（ＩＡ、２Ａ、３Ａ、４Ａ）の状
態が出力可能となる。１１５はＤタイプフリツ°ブフロ
ツブ回路であり、ＲＡＭイネーブル信号Ｓ９のトリガ信
号により８つのデータをラッチできるようになっている
。上記ＲＡＭイネーブル信号Ｓ９はＲＡＭ１１２のアウ
トプットイネーブル端子ＯＥにも入力されている。The status of input terminal A (IA, 2A, 3A, 4A) can be output to 4Y). Reference numeral 115 denotes a D-type flipflop circuit, which can latch eight pieces of data in response to a trigger signal of the RAM enable signal S9. The RAM enable signal S9 is also input to the output enable terminal OE of the RAM 112.

１１６は高速８ビツトＤ／Ａ変換器（たとえば株式会社
東芝製ＴＤ６２９０１　Ｐ）であり、デジタル入力信号
をアナログの直流電流に変換するものである。このＤ／
Ａ変換器１１６の出力端子ｌ０１ＪＴは、抵抗Ｒ２９を
介して４チヤンネルデマルチプレクサ（たとえばモトロ
ーラ１７４０５２＞１１７および差動増幅器１１８の非
反転入力端子に接続されている。抵抗Ｒ３０，Ｒ３１，
Ｒ３２の直列回路はＤ／Ａ変換器１１６の出力電流を電
圧に変換する回路である。上記抵抗Ｒ３０，Ｒ３１、Ｒ
３２で分圧された電圧は、それぞれデマルチプレクサ１
１７ｆ７）入力端子ＸＯ，Ｘ１．Ｘ２゜×３に入力され
ている。上記デマルチプレクサ１１７のセレクト入力端
子Ａ、Ｂには原稿濃度切換信号３１０，８１１が入力さ
れており、セレクト入力端子Ａ、Ｂにハイレベル、ロウ
レベルの信号を組合わせて入力することにより、出力端
子Ｘは入力端子ＸＯ，Ｘ１．Ｘ２．Ｘ、ｌ）うちの１つ
とオン状態になる。上記デマルチプレクサ１１７の出力
端子Ｘは差動増幅器１１９の非反転入力端子に接続され
ている。上記差動増幅器１１８．１１９の各反転入力端
子および差動増幅器１２０の非反転入力端子は共通に接
続されており、この共通接続点には画像信号Ｓ５が入力
されている。上記差動増幅器１１８の出力は、前記２進
全加算器１１３の桁上げ入力端子ＣＯに入力されている
。上記差動増幅器１１９の出力にはシューディング補正
処理を終えた画像信号が出力される。この画像信号は次
段でＡ／Ｄ変換処理を施して外部装置へ出力される。上
記差動増幅器１２０の反転入力端子には可変抵抗Ｒ３３
によって直流電圧＋５■の分圧電圧が入力される。上記
差動増幅器１２０の出力は前記パラレル入出カポ−トロ
１（第５図参照）に接続されている。Reference numeral 116 is a high-speed 8-bit D/A converter (for example, TD62901P manufactured by Toshiba Corporation), which converts a digital input signal into an analog DC current. This D/
The output terminal l01JT of the A converter 116 is connected to the non-inverting input terminal of a four-channel demultiplexer (for example, Motorola 174052>117 and the differential amplifier 118 via a resistor R29.Resistors R30, R31,
The series circuit R32 is a circuit that converts the output current of the D/A converter 116 into a voltage. The above resistors R30, R31, R
The voltages divided by 32 are respectively sent to demultiplexer 1.
17f7) Input terminals XO, X1. It is input to X2°×3. Original density switching signals 310 and 811 are input to the select input terminals A and B of the demultiplexer 117, and by inputting a combination of high level and low level signals to the select input terminals A and B, the output terminal X are input terminals XO, X1 . X2. X, l) will be in the on state. The output terminal X of the demultiplexer 117 is connected to the non-inverting input terminal of the differential amplifier 119. The inverting input terminals of the differential amplifiers 118 and 119 and the non-inverting input terminal of the differential amplifier 120 are commonly connected, and the image signal S5 is input to this common connection point. The output of the differential amplifier 118 is input to the carry input terminal CO of the binary full adder 113. The differential amplifier 119 outputs an image signal that has undergone shooding correction processing. This image signal is subjected to A/D conversion processing at the next stage and output to an external device. A variable resistor R33 is connected to the inverting input terminal of the differential amplifier 120.
A divided voltage of DC voltage + 5 cm is input by . The output of the differential amplifier 120 is connected to the parallel input/output capotro 1 (see FIG. 5).

次に、このような構成において、シューディング補正を
行なうための白レベル補正用データがＲＡＭ１１２に蓄
積されていく過程を第１２図および第１３図に示すタイ
ミングチャートを参照して説明する。第１２図および第
１３図において、ＳＨは１ライン出力時間のタイミング
パルスであり、ラインセンサ２２に入力されている。第
１２図に示すように、タイミングパルスＳＨの入力時に
セレクト信号Ｓ８がハイレベルであったとする。セレク
ト信号Ｓ８がハイレベルになると、データセレクタ・マ
ルチプレクサ１１４のセレクト端子Ｓがハイレベルとな
り、出力端子Ｙ（ＩＹ、２Ｙ。Next, in such a configuration, a process in which white level correction data for performing shading correction is accumulated in the RAM 112 will be described with reference to timing charts shown in FIGS. 12 and 13. In FIGS. 12 and 13, SH is a timing pulse for one line output time, which is input to the line sensor 22. In FIG. As shown in FIG. 12, it is assumed that the select signal S8 is at a high level when the timing pulse SH is input. When the select signal S8 becomes high level, the select terminal S of the data selector/multiplexer 114 becomes high level, and the output terminal Y (IY, 2Y.

３Ｙ、４Ｙ）には入力端子Ｂ　（ＩＢ、２Ｂ、３Ｂ。3Y, 4Y) has input terminal B (IB, 2B, 3B.

４８）の状態を出力可能となる。入力端子Ｂ（ＩＢ、２
Ｂ、３Ｂ、４Ｂ）は全て接地されているので、出力端子
Ｙ　（ＩＹ、２Ｙ、３Ｙ、４Ｙ）のデータは全てロウレ
ベルである。ＲＡＭライト信号Ｓ７がロウレベルになる
と、入力端子Ｂ（ＩＢ。48) can be output. Input terminal B (IB, 2
B, 3B, 4B) are all grounded, so the data at the output terminals Y (IY, 2Y, 3Y, 4Y) are all at low level. When the RAM write signal S7 becomes low level, input terminal B (IB).

２Ｂ、３Ｂ、４Ｂ）の状態は出力端子Ｙ（ＩＹ。2B, 3B, 4B) state is output terminal Y (IY.

２Ｙ、３Ｙ、４Ｙ）に出力される。このとき、ＲＡＭ１
１２のライトイネーブル端子ＷＥもロウレベルとなり、
ＲＡＭイネーブル信号Ｓ９はハイレベルとなっているの
で、出力端子Ｙ（１Ｙ、２Ｙ。2Y, 3Y, 4Y). At this time, RAM1
12 write enable terminal WE also becomes low level,
Since the RAM enable signal S9 is at high level, the output terminals Y (1Y, 2Y.

３Ｙ、４Ｙ）のデータはＲＡＭＩ　１２内に蓄積される
。基本クロックパルスＳ６のタイミングによりＲＡＭ１
１２のアドレスは「＋１」づつカウントされていくので
、次のタイミングパルスＳＨがくるまでに前記の過程を
繰返してＲＡＭ１１２のデータをクリアする。第１３図
に示すように、次のタイミングパルスＳＨの入力時にセ
レクト信号Ｓ８がロウレベルとなる。3Y, 4Y) data is stored in RAMI 12. RAM1 according to the timing of basic clock pulse S6.
Since the address No. 12 is counted by "+1", the data in the RAM 112 is cleared by repeating the above process until the next timing pulse SH arrives. As shown in FIG. 13, the select signal S8 becomes low level when the next timing pulse SH is input.

セレクト信号Ｓ８がロウレベルとなると、データセレク
タ・マルチプレクサ１１４のセレクト端子Ｓがロウレベ
ルとなり、出力端子Ｙ（１Ｙ、２Ｙ、３Ｙ、４Ｙ）には
入力端子Ａ　（１Ａ、２Ａ。When the select signal S8 becomes low level, the select terminal S of the data selector/multiplexer 114 becomes low level, and the output terminals Y (1Y, 2Y, 3Y, 4Y) are connected to the input terminals A (1A, 2A).

３Ａ、４Ａ）の状態を出力可能となる。したがって、入
力端子Ａ　（ＩＡ、２Ａ、３Ａ、４Ａ）には２進全加算
器１１３の出力信号が入力される。ＲＡＭライト信号Ｓ
７がハイレベルのとき、ＲＡＭ１１２のライトイネーブ
ル端子ＷＥはハイレベルとなり、このときＲＡＭイネー
ブル信号Ｓ９はロウレベルとなるので、ＲＡＭ１１２は
リード状態となり、設定されたアドレスのデータが出力
される。この出力されたデータは、ＲＡＭイネーブル信
号Ｓ９のトリガ信号によりフリップフロップ回路１１５
にラッチされる。フリップフロップ回路１１５のラッチ
内容は、２進全加算器１１３の入力端子Ａ　（ＡＩ、Ａ
２．Ａ３．Ａ４）に帰還されるとともにＤ／Ａ変換器１
１６に入力され、デジタル入力信号に見合った値の出力
電流が出力端子１０ＵＴから出力される。Ｄ／Ａ変換器
１１６の出力電流は抵抗Ｒ３０，Ｒ３１，Ｒ３２で電圧
に変換され、入力される画像信号Ｓ５（！単色補正板１
３の読取信号）と差動増幅器１１８によって比較される
。この比較の結果、差動増幅器１１８の出力がハイレベ
ルになると２進全加算器１１３に桁上げされ、差動増幅
器１１８の出力がロウレベルになると２進全加算器１１
３には桁上げされない。２進全加算器１１３では、フリ
ップフロップ回路１１５の出力信号に差動増幅器１１８
の桁上げ分を考慮して演算を行ない、その演算結果を出
力する。ＲＡＭライト信号Ｓ７がハイレベルからロウレ
ベルになると、データセレクタ・マルチプレクサ１１４
の入力端子Ａ　（１Ａ・、２Ａ、３Ａ。3A, 4A) can be output. Therefore, the output signal of the binary full adder 113 is input to the input terminal A (IA, 2A, 3A, 4A). RAM write signal S
7 is at a high level, the write enable terminal WE of the RAM 112 is at a high level, and at this time, the RAM enable signal S9 is at a low level, so the RAM 112 enters a read state and data at the set address is output. This output data is transferred to the flip-flop circuit 115 by the trigger signal of the RAM enable signal S9.
latched to. The latched contents of the flip-flop circuit 115 are the input terminals A (AI, A
2. A3. A4) and the D/A converter 1
16, and an output current having a value commensurate with the digital input signal is output from the output terminal 10UT. The output current of the D/A converter 116 is converted into voltage by resistors R30, R31, and R32, and the input image signal S5 (!
3 read signal) by a differential amplifier 118. As a result of this comparison, when the output of the differential amplifier 118 becomes high level, it is carried to the binary full adder 113, and when the output of the differential amplifier 118 becomes low level, it is carried to the binary full adder 113.
It is not carried up to 3. In the binary full adder 113, the output signal of the flip-flop circuit 115 is connected to a differential amplifier 118.
The calculation is performed taking into account the carry amount, and the calculation result is output. When the RAM write signal S7 changes from high level to low level, the data selector/multiplexer 114
Input terminal A (1A, 2A, 3A.

４Ａ＞の値が出力端子Ｙ　（ＩＹ、２Ｙ、３Ｙ、４Ｙ）
に出力可能となる。このとき、ＲＡＭ１１２のライトイ
ネーブル端子ＷＥもロウレベルとなっているので、出力
端子Ｙ　（１Ｙ、２Ｙ、３Ｙ、４Ｙ）のデータはＲＡＭ
１１２内に舊込まれる。基本クロックパルスＳ６のタイ
ミングによりＲＡＭ１１２のアドレスは「＋１」づつカ
ウントされていくので、次のタイミングパルスＳＨがく
るまでにＲＡＭ１１２内のデータはシューディング補正
用データ値に書換えられる。4A> value is output terminal Y (IY, 2Y, 3Y, 4Y)
It becomes possible to output to. At this time, the write enable terminal WE of the RAM 112 is also at a low level, so the data on the output terminals Y (1Y, 2Y, 3Y, 4Y) is stored in the RAM.
It is dug into 112. Since the address of the RAM 112 is counted by "+1" by the timing of the basic clock pulse S6, the data in the RAM 112 is rewritten to the shooding correction data value by the time the next timing pulse SH arrives.

このようにして、タイミングパルスＳＨがくるたびにＲ
ＡＭＩ　１２のデータを読出し、基準色補正板１３によ
るシューディング補正用データ値と演算を行ない、その
演算結果を再びＲＡＭ１１２に書込むという過程を繰返
すことにより、ＲＡ　Ｍ１１２のデータは最終的には蛍
光灯１６の分光特性およびラインセンサ２２の感光部の
ばらつきなどを考慮したシューディング補正用データ値
が書込まれる。ＲＡＭ１１２でのシューディング補正用
データ値の書換えは、原稿Ｏが原稿検知器２７を通過し
てから開始され、原稿読取位＠１２に到達するまでに終
了するような回路構成になっている。そして、原稿Ｏが
搬送されるたびごとにＲＡＭ１１２内のシューディング
補正用データ値が書換えられる。In this way, each time the timing pulse SH comes, R
By repeating the process of reading out the data in the AMI 12, performing calculations with the data values for shooding correction by the reference color correction plate 13, and writing the calculation results back into the RAM 112, the data in the RAM 112 will eventually become fluorescent. A shooding correction data value is written that takes into consideration the spectral characteristics of the lamp 16 and variations in the photosensitive portion of the line sensor 22. The circuit configuration is such that rewriting of the shading correction data value in the RAM 112 is started after the document O passes the document detector 27, and is completed by the time the document O reaches the document reading position @12. Then, each time the original O is transported, the shooding correction data value in the RAM 112 is rewritten.

次に、原稿０の画像を読み始めた状態から説明する。セ
レクト信号Ｓ８がロウレベルになると、データセレクタ
・マルチプレクサ１１４のセレクト端子Ｓはロウレベル
となり、出力端子Ｙ（ＩＹ。Next, a description will be given of the state in which reading the image of document 0 is started. When the select signal S8 becomes low level, the select terminal S of the data selector/multiplexer 114 becomes low level, and the output terminal Y (IY) becomes low level.

２Ｙ、３Ｙ、４Ｙ）に入力端子Ａ　（ＩＡ、２Ａ。2Y, 3Y, 4Y) to input terminal A (IA, 2A.

３Ａ、４Ａ）の状態を出力可能となる。ＲＡＭうイト信
号Ｓ７がハイレベルになると、ＲＡＭ１１２のライトイ
ネーブル°端子ＷＥはハイレベルとなり、このときＲＡ
Ｍイネーブル信号Ｓ９はロウレベルになるので、ＲＡＭ
１１２はリード状態となり、設定されたアドレスのシュ
ーディング補正用データが出力される。この出力された
データは、ＲＡＭイネーブル信号Ｓ９のトリガ信号によ
りフリップフロップ回路１１５にラッチされる。フリッ
プフロップ回路１１５のラッチ内容は、２進全加算器１
１３の入力端子Ａ　（ＡＩ、Ａ２．Ａ３゜Ａ４）に帰還
されるとともにＤ／Ａ変換器１１６に入力される。Ｄ／
Ａ変換器１１６の出力電流は抵抗Ｒ３０，Ｒ３１，Ｒ３
２で電圧に変換され、デマルチプレクサ１１７および差
動増幅器１１８の非反転入力端子に入力される。画像信
号Ｓ５は一差動増幅器１１８の反転入力端子に入力され
るが、このとき反転入力端子の電位の方が非反転入力端
子の電位よりも高いので、差動増幅器１１８の出力はロ
ウレベルとなり、２進全加算器１１３への桁上げは生じ
ない。デマルチプレクサ１１７は、原稿濃度切換信号Ｓ
１０．Ｓ１１により出力端子ｘが入力端子ＸＯ，Ｘ１．
Ｘ２．Ｘ３のいずれかとオン状態になる。デマルチプレ
クサ１１７の出力信号は差動増幅器１１９の非反転入力
端子に入力されて、反転入力端子に入力される画像信号
Ｓ５（原稿Ｏの読取信号）と比較され、その結果、差動
増幅器１１９の出力には原稿読取り画像信号にシューデ
ィング補正を施した画像信号が現われる。3A, 4A) can be output. When the RAM write signal S7 becomes high level, the write enable ° terminal WE of RAM112 becomes high level, and at this time, the RA
Since the M enable signal S9 becomes low level, the RAM
Reference numeral 112 enters a read state, and the shooding correction data of the set address is output. This output data is latched into the flip-flop circuit 115 by the trigger signal of the RAM enable signal S9. The latched contents of the flip-flop circuit 115 are the binary full adder 1
The signal is fed back to input terminal A (AI, A2.A3°A4) of No. 13 and input to the D/A converter 116. D/
The output current of the A converter 116 is controlled by resistors R30, R31, and R3.
2 is converted into a voltage and input to the non-inverting input terminals of the demultiplexer 117 and the differential amplifier 118. The image signal S5 is input to the inverting input terminal of the differential amplifier 118, but at this time, the potential of the inverting input terminal is higher than the potential of the non-inverting input terminal, so the output of the differential amplifier 118 becomes low level. A carry to binary full adder 113 does not occur. The demultiplexer 117 outputs an original density switching signal S
10. S11 causes the output terminal x to become the input terminal XO, X1 .
X2. It turns on with one of X3. The output signal of the demultiplexer 117 is input to the non-inverting input terminal of the differential amplifier 119 and compared with the image signal S5 (reading signal of the original O) input to the inverting input terminal. An image signal obtained by applying shooding correction to the original read image signal appears at the output.

第１４図は前記シューディング補正回路５０による画像
信号の補正方法を示す。図中の波形はうインセンサ２２
からの画像信号を前記増幅回路４８で増幅した後の信号
を示している。この信号は１ライン出力時間のタイミン
グパルスＳＨの１周期分の波形である。１２１は原稿を
読取った画像信号の波形、１２２はその画像信号を補正
するためのシューディング波形を示す。上記画像信号の
波形がシューディング波形よりも大きいところではハイ
レベルの出力が得られ、また上記画像信号の波形がシュ
ーディング波形よりも小さいところではロウレベルの出
力が得られる。前述した画像信号の補正方法を用いるこ
とにより、積分回路で演算を行なわせたものと同様の効
果が得られる。FIG. 14 shows a method of correcting an image signal by the shooding correction circuit 50. Waveform crawl-in sensor 22 in the figure
The image signal obtained by amplifying the image signal from the amplifier circuit 48 is shown. This signal has a waveform corresponding to one period of the timing pulse SH for one line output time. Reference numeral 121 indicates a waveform of an image signal obtained by reading a document, and reference numeral 122 indicates a shooting waveform for correcting the image signal. A high level output is obtained where the image signal waveform is larger than the shooing waveform, and a low level output is obtained where the image signal waveform is smaller than the shooing waveform. By using the image signal correction method described above, an effect similar to that obtained by performing calculations using an integrating circuit can be obtained.

次に、原稿の濃淡に対する読取濃度切換え方法について
説明する。第１１図において、原稿濃度切換信号Ｓ１０
．’Ｓ１１はマイクロプロセッサ４１から出力される。Next, a method of switching the reading density according to the density of the original will be explained. In FIG. 11, the original density switching signal S10
．． 'S11 is output from the microprocessor 41.

デマルチプレクサ１１７の動作は、セレクト入力端子Ａ
、Ｂが共にロウレベルのとき出力端子Ｘは入力端子ｘＯ
とオン状態となり、セレクト入力端子Ａがハイレベルで
Ｂがロウレベルのとき出力端子Ｘは入力端子×１とオン
状態となり、セレクト入力端子ＡがロウレベルでＢがハ
イレベルのとき出力端子Ｘは入力端子×２とオン状態と
なり、セレクト入力端子Ａ、Ｂが共にハイレベルのとき
出力端子Ｘは入力端子×３とオン状態となる。濃度の薄
い原稿を読取るには原稿濁度読取スイッチ６２をライト
状態にセットする。The operation of the demultiplexer 117 is as follows:
, B are both low level, the output terminal X is the input terminal xO
When select input terminal A is high level and B is low level, output terminal When the select input terminals A and B are both at high level, the output terminal X and the input terminal x3 are in the on state. To read a document with low density, the document turbidity reading switch 62 is set to the light state.

すると、デマルチプレクサ１１７のセレクト入力端子Ａ
、Ｂの選択により出力端子Ｘは入力端子Ｘ２の値を出力
する。これにより、差動増幅器１１９の基準入力は低く
おさえられるので、第１４図のシューディング波形１２
２のレベルが低くなり、差動増幅器１１９の出力は大と
なる。また、濃度の濃い原稿を読取るには原稿濃度読取
スイッチ６２をダーク状態にセットする。すると、デマ
ルチプレクサ１１７のセレクト入力端子Ａ、Ｂの選択に
より出力端子Ｘは入力端子ｘＯの値を出力する。Then, the select input terminal A of the demultiplexer 117
, B, the output terminal X outputs the value of the input terminal X2. As a result, the reference input of the differential amplifier 119 is kept low, so that the shadowing waveform 12 in FIG.
2 becomes low, and the output of the differential amplifier 119 becomes large. Further, in order to read a document with a high density, the document density reading switch 62 is set to the dark state. Then, by selecting the select input terminals A and B of the demultiplexer 117, the output terminal X outputs the value of the input terminal xO.

これにより、差動増幅器１１９の基準入力は高くなるの
で、第１４図のシューディング波形１２２のレベルが高
くなり、差動増幅器１１９の出力は小となる。さらに、
基準濃度の原稿を読取るには原稿濃度読取スイッチ６２
をノーマル状態にセットする。すると、デマルチプレク
サ１１７のセレクト入力端子Ａ、Ｂの選択により出力端
子Ｘは入力端子×１の値を出力する。これにより、差動
増幅器１１９の基準入力は上記ライト状態とダーク状態
との間の値となるので、差動増幅器１１９の出力は上記
ライト状態とダーク状態との間のレベルとなる。As a result, the reference input of the differential amplifier 119 becomes high, so the level of the shooing waveform 122 in FIG. 14 becomes high, and the output of the differential amplifier 119 becomes low. moreover,
To read a document with a standard density, press the document density reading switch 62.
Set to normal state. Then, by selecting the select input terminals A and B of the demultiplexer 117, the output terminal X outputs the value of the input terminal x1. As a result, the reference input of the differential amplifier 119 has a value between the light state and the dark state, so the output of the differential amplifier 119 has a level between the light state and the dark state.

次に、第１１図における差動増幅器１２０の機能につい
て説明する。可変抵抗Ｒ３３によって差動増幅器１２０
の基準電圧レベルを所定値に設定することにより、画像
信号Ｓ５が差動増幅器１２０の非反転入力端子に入力さ
れているので、差動増幅器１２０の出力信号をマイクロ
プロセッサ４１に入力することにより、蛍光灯１６のオ
ン、オフ状態や光量の状態を検出することができる。す
なわち、この回路で前記蛍光灯光量検出回路６５を構成
している。Next, the function of the differential amplifier 120 in FIG. 11 will be explained. Differential amplifier 120 by variable resistor R33
Since the image signal S5 is input to the non-inverting input terminal of the differential amplifier 120 by setting the reference voltage level of the differential amplifier 120 to a predetermined value, by inputting the output signal of the differential amplifier 120 to the microprocessor 41, It is possible to detect the on/off state of the fluorescent lamp 16 and the state of the amount of light. That is, this circuit constitutes the fluorescent lamp light amount detection circuit 65.

第１５図は第４図におけるレフトマージンカウント回路
５８を詳細に示すものである。すなわち、１３１はレフ
トマージンカウント値の初期設定値をセットするための
ディップスイッチ、１３２はデータラインを直流電圧＋
５Ｖにプルアップするためのブロック抵抗素子である。FIG. 15 shows the left margin count circuit 58 in FIG. 4 in detail. That is, 131 is a DIP switch for setting the initial setting value of the left margin count value, and 132 is a DIP switch for setting the data line to DC voltage +
This is a block resistance element for pulling up to 5V.

上記ディップスイッチ１３１の値は、４ビツト２進カウ
ンタ１３３．１３４の各データ入力端子Ａ、Ｂ、Ｃ，Ｄ
に入力されている。上記カウンタ１３３のキャリアウド
端子ＣＯはカウンタ１３４のイネーブル端子ＥＴに接続
されており、カウンタ１３３からカウンタ１３４への桁
上げを行なっている。上記カウンタ１３３，１３４の各
ロード端子しにはタイミ′　ングバルスＳＨが入力され
る。上記カウンタ１３４の出力端子ＱＤは、カウンタ１
３３．１３４の各イネーブル端子ＥＰに接続されるとと
もに、インバータ回路１３５を介してＤタイプフリップ
フロラフ回路１３６のクロック端子ＣＫに接続されてい
る。上記カウンタ１３３．１３４は、そのクロック端子
ＣＫにクロックパルスＣＰが入力されることにより動作
する。上記フリップフロップ回路１３６のデータ入力端
子りは直流電圧＋５ｖにプルアップされている。上記フ
リップフロップ回路１３６の出力端子Ｑは、Ｄタイプフ
リップフロラフ回路１３７のデータ入力端子りに接続さ
れている。上記フリップフロップ回路１３６の出力端子
Ｑからは水平同期信号）ＩＳＯが出力される。上記フリ
ップフロップ回路１３７は、そのクロック端子ＧＫにク
ロックパルスＣＰが入力されることにより動作する。上
記フリップフロップ回路１３７の出力端子Ｑは、フリッ
プフロップ回路１３６のクリア端子ＣＬＲに接続される
とともに、４ビット２進カウンタ１３８，１３９．１４
０の各ロード端子しに接続されている。上記カウンタ１
３８のデータ入力端子Ａ、Ｂ、Ｃ，Ｄはそれぞれ接地さ
れている。上記カウンタ１３９のデータ入力端子Ａ、Ｂ
は直流電圧＋５■にプルアップされ、データ入力端子Ｃ
，Ｄは接地されている。上記カウンタ１４０のデータ入
力端子Ａ、Ｄは直流電圧＋５Ｖにプルアップされ、デー
タ入力端子Ｂ、Ｃは接地されている。上記カウンタ１３
８．１３９゜１４０は、キャリアウド端子ＣＯをイネー
ブル端子ＥＴに接続することにより桁上げを行なってい
る。上記カウンタ１３８，１３９．１４０は、そのクロ
ック端子ＧＫにクロックパルスＣＰが入力されることに
より動作する。上記カウンタ１４０のキャリアウド端子
ｃｏは、インバータ回路１４１を介してカウンタ１３８
．１３９．１４０の各イネーブル端子ＥＰに接続されて
いる。上記カウンタ１３８の出力端子ＱＣからはストロ
ーブパルスＳＴＢが出力される。このストローブパルス
ＳＴＢが出力されている期間中、画像信号は有効データ
となる。The value of the dip switch 131 is determined by each data input terminal A, B, C, D of the 4-bit binary counter 133.134.
has been entered. The carry terminal CO of the counter 133 is connected to the enable terminal ET of the counter 134, and carries up from the counter 133 to the counter 134. A timing pulse SH is input to each load terminal of the counters 133 and 134. The output terminal QD of the counter 134 is connected to the counter 1
33 and 134, and is also connected to a clock terminal CK of a D-type flip-flop circuit 136 via an inverter circuit 135. The counters 133 and 134 operate by inputting a clock pulse CP to their clock terminals CK. The data input terminal of the flip-flop circuit 136 is pulled up to a DC voltage of +5V. The output terminal Q of the flip-flop circuit 136 is connected to the data input terminal of a D-type flip-flop circuit 137. A horizontal synchronizing signal (ISO) is output from the output terminal Q of the flip-flop circuit 136. The flip-flop circuit 137 operates by inputting a clock pulse CP to its clock terminal GK. The output terminal Q of the flip-flop circuit 137 is connected to the clear terminal CLR of the flip-flop circuit 136, and the output terminal Q of the flip-flop circuit 137 is connected to the clear terminal CLR of the flip-flop circuit 136.
0 to each load terminal. Above counter 1
The 38 data input terminals A, B, C, and D are each grounded. Data input terminals A and B of the counter 139
is pulled up to DC voltage +5■, and the data input terminal C
, D are grounded. Data input terminals A and D of the counter 140 are pulled up to a DC voltage of +5V, and data input terminals B and C are grounded. Above counter 13
8.139°140 performs a carry by connecting the carrier terminal CO to the enable terminal ET. The counters 138, 139, and 140 operate by inputting a clock pulse CP to their clock terminals GK. The carrier terminal co of the counter 140 is connected to the counter 138 via an inverter circuit 141.
．． 139 and 140 are connected to each enable terminal EP. A strobe pulse STB is output from the output terminal QC of the counter 138. During the period when this strobe pulse STB is output, the image signal becomes valid data.

次に、このような構成において、レフトマージンのカウ
ント動作を第１６図に示すタイミングチャートを参照し
て説明する。ラインセンサ２２からの１ライン出力画素
数は前述したように３６８４画素分となる。ラインセン
サ２２は、タイミングパルスＳＨのタイミングにより最
初に３２画素のダミー出力と画像信号出力の後に４画素
のダミー出力を行なうようにな、っている。本装置では
画像読取幅は２１９ｍとしているので、画素信号の有効
分は２１６バイト、すなわち３４５６画素となる。カウ
ンタ１３３．１３４により時間ｔ１をカウントし、画素
データのうち３２画素のダミー分と無効データを切捨て
てレフトマージンの調整を行なっている。時間ｔ１をカ
ウント後に水平同期信号Ｈ８Ｇを出力している。カウン
タ１３８゜１３９．１４０によりストローブパルスＳＴ
Ｂを出力し、画像読取幅２１９Ｍを出力し終えるとカウ
ンタ１３８，１３９．１４０はカウント動作を停止する
ので、次のタイミングパルス５）−１がくるまでの時間
ｔ２の間、無効データと４画素のダミー分の切捨てを行
なっている。こうすることにより、画像読取幅以外から
読取った画素信号を外部装置へ送ることもなくなり、外
部装置においては有効画素データ分のみを新めて選別す
るような回路構成を持たせる必要はなくなる。Next, in such a configuration, the left margin counting operation will be explained with reference to the timing chart shown in FIG. 16. The number of pixels output per line from the line sensor 22 is 3684 pixels as described above. The line sensor 22 is configured to first perform dummy output of 32 pixels and image signal output, and then perform dummy output of 4 pixels, depending on the timing of the timing pulse SH. In this device, the image reading width is 219 m, so the effective portion of the pixel signal is 216 bytes, or 3456 pixels. Counters 133 and 134 count time t1, and the left margin is adjusted by discarding 32 dummy pixels and invalid data from the pixel data. After counting time t1, horizontal synchronizing signal H8G is output. Strobe pulse ST by counter 138゜139.140
After outputting B and finishing outputting the image reading width 219M, the counters 138, 139, and 140 stop the counting operation, so the invalid data and 4 pixels are output during the time t2 until the next timing pulse 5)-1 comes. The dummy portion is rounded down. By doing this, it is no longer necessary to send pixel signals read from areas other than the image reading width to an external device, and there is no need for the external device to have a circuit configuration that newly selects only valid pixel data.

第１７図および第１８図は本装置で使用しているコマン
ドおよびステータスの詳細を示している。FIGS. 17 and 18 show details of commands and statuses used in this device.

第１７図のＳＲ１，ＳＲ２，ＳＲ３は第１８図中のステ
ータス１、ステータス２、ステータス３に対応するステ
ータス要求コマンド、ＳＳＴは本装置に対して原稿の読
取開始を指示するコマンドである。第１８図において、
原稿読取濃度は原稿濃度読取スイッチ６２がどの状態で
あるかを示すステータス、原稿セットは原稿Ｏが原稿挿
入部２に挿入されたことを検知したことを示すステータ
ス、ウオームアツプ中は本装置が原ＷＡＯを読取るのに
最良の状態に進行中であることを示すステータス、蛍光
灯切れは蛍光灯１６の光量が原稿Ｏを読取れる限界より
も下まわったことや蛍光灯１６が切れたことを示すステ
ータス、原稿ジャムは搬送路６内で原稿○がジャムした
ことを示すステータス、８／１６変換は原稿読取解像度
を８ドツト／Ｍで行なうか１６ドツト／Ｍで行なうかを
示すステータスである。SR1, SR2, and SR3 in FIG. 17 are status request commands corresponding to status 1, status 2, and status 3 in FIG. 18, and SST is a command for instructing this apparatus to start reading a document. In Figure 18,
The document reading density is a status that indicates the state of the document density reading switch 62. The document setting status is a status that indicates that the document O has been inserted into the document insertion section 2. During warm-up, this device is a status that indicates the state of the document density reading switch 62. The status indicates that the state is in the best condition for reading WAO, and the fluorescent lamp burnout indicates that the light intensity of the fluorescent lamp 16 has fallen below the limit for reading the original O, or that the fluorescent lamp 16 has burnt out. The status document jam is a status indicating that the document ○ has jammed in the conveyance path 6, and the 8/16 conversion is a status indicating whether the document reading resolution is 8 dots/M or 16 dots/M.

第１９図および第２０図は本装置を動作させるためのｌ
１ｌｌ用プログラムフローチヤートを示しており、第２
１図を参照して説明する。なお、第２１図は搬送路６に
対する各原稿検知器の位置およびそれら各位置間の原稿
搬送時間を示すもので、Ｐｌは原稿検知器２５の位置、
Ｒ２は原稿検知器２６の位置、Ｒ３は原稿検知器２７の
位置、Ｒ４は原稿検知器２８の位置をそれぞれ示してい
る。Figures 19 and 20 are diagrams for operating this device.
1ll program flowchart is shown, and the second
This will be explained with reference to FIG. 21 shows the position of each document detector with respect to the conveyance path 6 and the document conveyance time between these positions, Pl is the position of the document detector 25,
R2 indicates the position of the document detector 26, R3 indicates the position of the document detector 27, and R4 indicates the position of the document detector 28.

Ｔ１は位置Ｐ１からＲ２までに原稿Ｏが到達するための
時間、Ｔ２は位置Ｐ２からアライニングローラ８の中心
位置までに到達するための時間、Ｔ３はアライニングロ
ー５８の中心位置から位置Ｐ３までに到達するための時
間、Ｔ４は位置Ｐ３から原稿読取位置１２までに到達す
るための時間、Ｔ５は原稿読取位置１２から位置Ｐ４ま
でに到達するための時間、Ｔ６は位置Ｐ４から排紙ロー
ラ１１の中心位置までに到達するための時間をそれぞれ
示している。T1 is the time it takes for the original O to reach from position P1 to R2, T2 is the time it takes for the original O to reach from position P2 to the center position of aligning roller 8, and T3 is the time from the center position of aligning row 58 to position P3. T4 is the time it takes to reach the document reading position 12 from the position P3, T5 is the time it takes to reach the document reading position 12 from the document reading position 12, and T6 is the time it takes to reach the document reading position 12 from the position P4. The time it takes to reach the center position is shown respectively.

まず、電源オンから待機状態になるまでの動作について
説明する。いま、電源がオンされるとステップＡ１に進
む。ステップＡ１でば、図示しない上部ユニット開閉検
知用スイッチの状態をチェックすることにより、上部ユ
ニットＡが開放状態にあるか否かを判断し、開放状態に
あれば上部ユニットオーブン状態とし、開放状態になけ
ればステップＡ２に進む。ステップＡ２では、各原稿検
知器２５〜２８がオフ状態にあるか否かを判断し、１つ
でもオン状態にあればジャムが生じているものとして原
稿ジャム状態とし、全てオフ状態にあればステップＡ３
に進む。ステップＡ３では、蛍光灯１６の保温用ヒータ
１７をオンし、ステップＡ４に進む。ステップＡ４で＆
本、蛍光灯１６の予熱をオンし、ステップＡ５に進む。First, the operation from turning on the power to entering the standby state will be explained. Now, when the power is turned on, the process proceeds to step A1. In step A1, by checking the state of the upper unit open/close detection switch (not shown), it is determined whether or not the upper unit A is in the open state. If it is in the open state, the upper unit is set to the oven state, and If not, proceed to step A2. In step A2, it is determined whether each of the document detectors 25 to 28 is in the off state or not. If even one of the document detectors 25 to 28 is in the off state, it is assumed that a jam has occurred and the document is in a jam state. If all of the document detectors are in the off state, step A3
Proceed to. In step A3, the heat-retaining heater 17 of the fluorescent lamp 16 is turned on, and the process proceeds to step A4. In step A4 &
The preheating of the fluorescent lamp 16 is turned on, and the process proceeds to step A5.

ステップＡ５では、蛍光灯１６をオンし、ステップ八６
に進む。In step A5, the fluorescent lamp 16 is turned on, and in step 86
Proceed to.

ステップ八〇では、ソフトタイマに時間ＴＸをセットし
てそのタイマをスタートさせ、ステップＡ７に進む。ス
テップＡ７では、蛍光灯１６が規定の光量に達したか否
かを判断し、達していなければステップＡ８に進む。ス
テップ八８では、上記時間ＴＸを経過したか否かを判断
し、経過していなければ上記ステップＡ７に戻り、経過
していれば異常であると判断してサービスマンコール状
態とする。上記ステップＡ７において、規定の光量に達
していればステップＡ９に進む。ステップＡ９では、蛍
光灯１６をオフし、待機状態とする。In step 80, time TX is set in the soft timer, the timer is started, and the process proceeds to step A7. In step A7, it is determined whether the fluorescent lamp 16 has reached a predetermined light intensity, and if it has not, the process proceeds to step A8. In step 88, it is determined whether or not the above-mentioned time TX has elapsed. If it has not elapsed, the process returns to step A7, and if it has elapsed, it is determined that there is an abnormality and a serviceman call state is established. In step A7, if the prescribed light amount has been reached, the process proceeds to step A9. In step A9, the fluorescent lamp 16 is turned off and placed in a standby state.

次に、待機状態において原稿Ｏが挿入された場合の動作
について説明する。ステップＡＩＯにて位置Ｐ１の原稿
検知器２５がオンされたか否かを判断し、オンされると
原稿０が挿入されたものと判断してステップＡｌｌに進
む。ステップＡ１１では、蛍光灯１６をオンし、ステッ
プＡ１２に進む。ステップＡ１２では、ステッピングモ
ータ２９を正転させることにより、給紙ローラ７を動作
させて挿入された原稿０の搬送を開始し、ステンプＡ１
３に進む。ステップＡ１３では、時間Ｔ１遅延させ、ス
テップＡ１４に進む。ステップＡ１４では、位置Ｐ２の
原稿検知器２６がオンになったか否かを判断し、オンし
なければジャムが生じたものと判断して原稿ジャム状態
とし、オンすればステップＡ１５に進む。ステップＡ１
５では、時間Ｔ２遅延させ、ステップＡ１６に進む。ス
テップＡ１６では、原稿セットステータスをセットする
とともにステッピングモータ２９をオフし、ステップＡ
１７に進む。ステップＡ１７では、読取開始コマンドを
受信したか否かを判断し、受信するとステップＡ１８に
進む。ステップＡ１８では、ステッピングモータ２９を
逆転させることにより、アライニングローラ８、搬送ロ
ーラ９および排紙ローラ１１を動作させて再び原稿○の
搬送を行ない、ステップＡ１９に進む。ステップＡ１９
では、時間Ｔ３遅延させ、ステップＡ２０に進む。ステ
ップＡ２０では、位置Ｐ３の原稿検知器２７がオンした
か否かを判断し、オンしなければジャムが生じたものと
判断して原稿ジャム状態とし、オンすればステップＡ２
１に進む。ステップＡ２１では、時間Ｔ４遅延させ、ス
テップＡ２２に進む。ステップＡ２２では、原稿Ｏの読
取りを開始し、ステップＡ２３に進む。ステップＡ２３
では、原稿検知器２７がオンしてから所定時間Ｔｏ　＜
Ｒ人民の原稿が原稿検知器２７を通過するのに必要な時
間）経過したか否かを判断し、経過していればジャムが
生じたものと判断して原稿ジャム状態とし、経過してい
なければステップＡ２４に進む。ステップＡ２４では、
位置Ｐ３の原稿検知器２７がオフしたか否かを判断し、
オフしていなければ上記ステップＡ２２に戻って読取り
を継続し、オフしていればステップＡ２５に進む。Next, the operation when the document O is inserted in the standby state will be described. In step AIO, it is determined whether or not the document detector 25 at position P1 is turned on. If it is turned on, it is determined that document 0 has been inserted, and the process proceeds to step All. In step A11, the fluorescent lamp 16 is turned on, and the process proceeds to step A12. In step A12, by rotating the stepping motor 29 in the normal direction, the paper feed roller 7 is operated to start conveying the inserted document 0, and the step A1
Proceed to step 3. In step A13, the process is delayed by a time T1, and the process proceeds to step A14. In step A14, it is determined whether or not the document detector 26 at position P2 is turned on. If it is not turned on, it is determined that a jam has occurred and the document is jammed. If it is turned on, the process proceeds to step A15. Step A1
In step A16, the process is delayed for a time T2 and proceeds to step A16. In step A16, the document setting status is set and the stepping motor 29 is turned off.
Proceed to step 17. In step A17, it is determined whether or not a reading start command has been received, and if it has been received, the process advances to step A18. In step A18, the stepping motor 29 is reversed to operate the aligning roller 8, transport roller 9, and discharge roller 11 to transport the document ○ again, and the process proceeds to step A19. Step A19
Then, the process is delayed for a time T3 and the process proceeds to step A20. In step A20, it is determined whether or not the document detector 27 at position P3 is turned on. If it is not turned on, it is determined that a jam has occurred and the document is jammed, and if it is turned on, step A2
Go to 1. In step A21, the process is delayed for a time T4, and the process proceeds to step A22. In step A22, reading of the original O is started, and the process proceeds to step A23. Step A23
Then, a predetermined period of time To <
It is determined whether the time required for R's manuscript to pass through the manuscript detector 27 has elapsed, and if it has, it is determined that a jam has occurred and the manuscript is in a jammed state. If so, the process advances to step A24. In step A24,
Determine whether or not the document detector 27 at position P3 is turned off;
If it is not off, the process returns to step A22 to continue reading, and if it is off, the process proceeds to step A25.

ステップＡ２５では、時間Ｔ４遅延させ、ステップＡ２
６に進む。ステップＡ２６では、原稿Ｏの読取りを終了
するとともに蛍光灯１６をオフし、さらに原稿セットス
テータスを解除し、ステップＡ２７に進む。ステップＡ
２７では、時間Ｔ５遅延させ、ステップＡ２８に進む。In step A25, the time T4 is delayed, and step A2
Proceed to step 6. In step A26, reading of the document O is finished, the fluorescent lamp 16 is turned off, and the document set status is canceled, and the process proceeds to step A27. Step A
In step A27, the process is delayed for a time T5 and proceeds to step A28.

ステップＡ２８では、位置Ｐ４の原稿検知器２８がオフ
したか否かを判断し、オフしなければジャムが生じたも
のと判断して原稿ジャム状態とし、１フしていればステ
ップＡ２９に進む。ステップＡ２９では、時間Ｔ６遅延
させ、ステップＡ３０に進む。ステップＡ３０では、ス
テッピングモータ２９をオフし、待礪状態に戻る。In step A28, it is determined whether or not the document detector 28 at position P4 is turned off. If it is not turned off, it is determined that a jam has occurred and the document is jammed. If it is 1 page, the process proceeds to step A29. In step A29, the process is delayed for a time T6 and the process proceeds to step A30. In step A30, the stepping motor 29 is turned off and the process returns to the standby state.

なお、第２０図（ａ）（ｂ）（ｃ）は前記上部ユニット
オーブン状態、原稿ジャム状態、サービスマンコール状
態の処理を示すフローチャートである。Note that FIGS. 20(a), 20(b), and 20(c) are flowcharts showing processing in the upper unit oven state, document jam state, and serviceman call state.

このように、基準色補正板の読取データとＲＡＭの格納
データとを比較演算し、その演算結果の２値の出力をＲ
ＡＭの前格納データと桁上げ加算し、その加算結果をＲ
ＡＭの前格納データ上へ書換え格納する。これを繰り返
すことによりシューディング補正用データをＲＡＭへ格
納してゆく。In this way, the read data of the reference color correction plate and the data stored in the RAM are compared and calculated, and the binary output of the calculation result is
Perform carry-addition with the previously stored data of AM, and send the addition result to R.
Rewrite and store on the previously stored data of AM. By repeating this, the shooding correction data is stored in the RAM.

そして、原稿の読取りが開始されると、その画像信号と
ＲＡＭの格納データとを比較演算することにより、上記
画像信号をシューディング補正するものである。これに
より、従来のように高価なＩＣ化された積分回路を用い
ることなく、安価な回路構成によりシューディング補正
が行なえるものである。Then, when the reading of the original is started, the image signal is compared with the data stored in the RAM to perform shooing correction on the image signal. As a result, shooding correction can be performed using an inexpensive circuit configuration without using an expensive integrated circuit integrated circuit as in the past.

［発明の効果〕 以上詳述したように本発明によれば、積分回路を用いた
場合と同様の効果が得られるオートスライス法を持たせ
た回路構成でシューディング補正を行うことにより、高
価なＩＣ化された積分回路などを用いることなく、安価
な回路構成によりシューディング補正が行なえる画像読
取装置を提供できる。[Effects of the Invention] As detailed above, according to the present invention, expensive shuding correction is performed using a circuit configuration equipped with an autoslice method that provides the same effect as when using an integrating circuit. It is possible to provide an image reading device that can perform shading correction with an inexpensive circuit configuration without using an integrated circuit or the like.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明の一実施例を説明するためのもので、第１図
は画像読取装置の縦断側面図、第２図は第１図において
上部ユニットを開放して示す図、第３図は画像読取部分
を詳細に示す図、第４図は制御回路の構成を示すブロッ
ク図、第５図は第４図における入力、出力ボートの部分
を詳細に示すブロック図、第６図は蛍光灯の管壁温度を
制御する装置とその制御部を示す図、第７図は管壁温度
の制御例を説明するためのタイミングチャート、第８図
は温度検出回路の構成図、第９図は第４図における増幅
回路およびサンプルホールド回路を詳細に示す構成図、
第１０図はサンプルホールド回路の動作を説明するため
のタイミングチャート、第１１図は第４図におけるシュ
ーディング補正回路を詳細に示す構成図、第１２図およ
び第１３図はシューディング補正回路の動作を説明する
ためのタイミングチャート、第１４図はシューディング
補正回路による画像信号の補正方法を説明するための図
、第１５図は第４図におけるレフトマージンカウント回
路を詳細に示す構成図、第１６図はレフトマージンカウ
ント回路の動作を説明するためのタイミングチャート、
第１７図および第１８図はコマンドおよびステータスを
詳細に示す図、第１９図および第２０図は全体的な動作
を説明するための制御用プログラムフローチャート、第
２１図は搬送路に対する各原稿検知器の位置およびそれ
らの各位置間の原稿搬送時間を示す図である。 ０・・・・・・原稿（被読取物）、２・・・・・・原稿
挿入、部、３・・・・・・原稿排出部、６・・・・・・
搬送路、１２・・・・・・原稿読取位置、１３・・・・
・・基準色補正板（基準色補正部材）、１６・・・用量
光灯（光源）、２２・・・・・・ラインセンサ（光電変
換器）、５０・・・・・・シューディング補正回路、１
１２・・・・・・ＲＡＭ　（記憶手段）、１１３・・・
・・・全加算器（加算手段）、１１６・・・・・・Ｄ／
Ａ変換器、１１８．１１９・・・・・・差動増幅器（比
較手段）。 出願人代理人　弁理士　鈴　江　武　彦第５図 第８図 第７　図 第１・５図 （ａ） 第１９図 （ｂ） 第１９図 （Ｃ） 第１９図 第２０図The drawings are for explaining one embodiment of the present invention, and FIG. 1 is a vertical side view of an image reading device, FIG. 2 is a view showing the upper unit in FIG. 1 opened, and FIG. 3 is an image Figure 4 is a block diagram showing the configuration of the control circuit. Figure 5 is a block diagram showing the input and output ports in Figure 4 in detail. Figure 6 is a fluorescent lamp tube. 7 is a timing chart for explaining an example of controlling the tube wall temperature, FIG. 8 is a configuration diagram of a temperature detection circuit, and FIG. 9 is a diagram showing the control unit thereof. A configuration diagram showing details of the amplifier circuit and sample hold circuit in
FIG. 10 is a timing chart for explaining the operation of the sample and hold circuit, FIG. 11 is a block diagram showing details of the shooding correction circuit in FIG. 4, and FIGS. 12 and 13 are operation of the shooding correction circuit. FIG. 14 is a timing chart for explaining the image signal correction method by the shooding correction circuit. FIG. 15 is a detailed configuration diagram of the left margin count circuit in FIG. 4. The figure is a timing chart to explain the operation of the left margin count circuit.
FIGS. 17 and 18 are diagrams showing commands and status in detail, FIGS. 19 and 20 are control program flowcharts to explain the overall operation, and FIG. 21 is a diagram showing each document detector for the transport path. FIG. 3 is a diagram showing the positions of and the document conveyance time between those positions. 0...Original (object to be read), 2...Original insertion, copy, 3...Original ejection section, 6...
Conveyance path, 12... Original reading position, 13...
... Reference color correction plate (reference color correction member), 16 ... Dosage light lamp (light source), 22 ... Line sensor (photoelectric converter), 50 ... Schuding correction circuit ,1
12...RAM (storage means), 113...
...Full adder (addition means), 116...D/
A converter, 118.119...Differential amplifier (comparison means). Applicant's representative Patent attorney Takehiko Suzue Figure 5 Figure 8 Figure 7 Figures 1 and 5 (a) Figure 19 (b) Figure 19 (C) Figure 19 Figure 20

Claims (2)

【特許請求の範囲】[Claims] （１）被読取物を搬送する搬送路と、この搬送路内に設
定される読取位置に設けられた基準色補正部材と、この
基準色補正部材あるいは前記被読取位置を搬送される読
取物の画像面に光を照射する光源と、この光源の光照射
による基準色補正部材あるいは読取物からの光を受光し
光電変換する光電変換器と、この光電変換器から得られ
る画像信号を補正するための補正用データ格納用の記憶
手段と、この記憶手段のデータをアナログ信号に変換す
るＤ／Ａ変換手段と、前記記憶手段のデータを加算演算
するための加算手段と、前記基準色補正部材による光電
変換器の出力信号と前記Ｄ／Ａ変換手段の出力信号とを
比較演算しその結果を前記加算手段に桁上げする第１比
較手段と、前記加算手段の出力を前記記憶手段に格納し
データの書換えを行う手段と、前記読取物による光電変
換器からのシューディングを含んだ画像信号と前記Ｄ／
Ａ変換手段の出力信号とを比較演算することによりシュ
ーディング補正を行つた画像信号を出力する第２比較手
段とを具備したことを特徴とする画像読取装置。(1) A conveyance path for conveying an object to be read, a reference color correction member provided at a reading position set within this conveyance path, and an object to be read conveyed through this reference color correction member or the reading position. A light source that irradiates light onto an image plane, a photoelectric converter that receives and photoelectrically converts light from a reference color correction member or an object to be read by the light irradiation of this light source, and a photoelectric converter that corrects the image signal obtained from this photoelectric converter. a storage means for storing correction data; a D/A conversion means for converting the data in the storage means into an analog signal; an addition means for performing an addition operation on the data in the storage means; a first comparing means for comparing the output signal of the photoelectric converter and the output signal of the D/A converting means and carrying the result to the adding means; an image signal including shading from the photoelectric converter due to the read object; and a means for rewriting the D/D/
An image reading device comprising: second comparison means for outputting an image signal subjected to shooding correction by performing a comparison operation with an output signal of the A conversion means. （２）前記記憶手段への補正用データの書換えは、被読
取物が前記読取位置より所定距離前の位置を通過してか
ら前記読取位置に到達するまでの特定時間の間に行われ
ることを特徴とする特許請求の範囲第１項記載の画像読
取装置。(2) The rewriting of the correction data in the storage means is performed during a specific period of time from when the object to be read passes a position a predetermined distance before the reading position until it reaches the reading position. An image reading device according to claim 1, characterized in that: