JPS6224946B2 - - Google Patents
Info
- Publication number
- JPS6224946B2 JPS6224946B2 JP51148132A JP14813276A JPS6224946B2 JP S6224946 B2 JPS6224946 B2 JP S6224946B2 JP 51148132 A JP51148132 A JP 51148132A JP 14813276 A JP14813276 A JP 14813276A JP S6224946 B2 JPS6224946 B2 JP S6224946B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- wiring
- resistive film
- ringing
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 19
- 230000002265 prevention Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 210000001015 abdomen Anatomy 0.000 description 3
- 229910001120 nichrome Inorganic materials 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Waveguides (AREA)
Description
【発明の詳細な説明】
この発明はLSI等の配線構造、特に分布定数的
共振器形成を防ぐための配線構造に関するもので
ある。
共振器形成を防ぐための配線構造に関するもので
ある。
第１図は従来の一般的なLSI等におけるAlなど
の導体配線構造を示す平面図であり、図において
１は半導体表面に形成されたSiO2などのパツシ
ベーシヨン膜、２は上記パツシベーシヨン膜１上
にフオトレジスト技術や金属蒸着技術を用いて形
成されたAl等の導体線路。３は上記パツシベー
シヨン膜１の下側に形成された別の層のAl等の
線路またはトランジスタなどの電極へのコンタク
トで、これは上記パツシベーシヨン膜１に穴をあ
けることによつて形成されている。２１は導体線
路のコーナ部、２２は導体線路の分岐２３と分岐
２４の分岐点を示している。
の導体配線構造を示す平面図であり、図において
１は半導体表面に形成されたSiO2などのパツシ
ベーシヨン膜、２は上記パツシベーシヨン膜１上
にフオトレジスト技術や金属蒸着技術を用いて形
成されたAl等の導体線路。３は上記パツシベー
シヨン膜１の下側に形成された別の層のAl等の
線路またはトランジスタなどの電極へのコンタク
トで、これは上記パツシベーシヨン膜１に穴をあ
けることによつて形成されている。２１は導体線
路のコーナ部、２２は導体線路の分岐２３と分岐
２４の分岐点を示している。
上記のような配線構造の場合、直流などの低周
波信号は円滑に導体線路２を流れるが、鋭いパル
ス波形の信号処理を必要とする高速ロジツク回路
においては非常に周波数の高い信号を取扱うこと
になるため、分布定数回路効果を考慮する必要が
生じる。すなわち配線コーナ２１はインピーダン
スが低く、分岐点２２の低インピーダンスがある
ため、この２点間にはさまれた線路は共振器を形
成し得るし、また分岐路２３および分岐路２４は
スタブ状の共振器となり得るため、パルス波形に
リンギングを生じクロツクタイム短縮の障害の原
因となる。
波信号は円滑に導体線路２を流れるが、鋭いパル
ス波形の信号処理を必要とする高速ロジツク回路
においては非常に周波数の高い信号を取扱うこと
になるため、分布定数回路効果を考慮する必要が
生じる。すなわち配線コーナ２１はインピーダン
スが低く、分岐点２２の低インピーダンスがある
ため、この２点間にはさまれた線路は共振器を形
成し得るし、また分岐路２３および分岐路２４は
スタブ状の共振器となり得るため、パルス波形に
リンギングを生じクロツクタイム短縮の障害の原
因となる。
この発明は上記導体配線のインピーダンス変化
部に抵抗を設けて分布定数的共振器形成を防ぐこ
とによつて、リンギング現象発生を抑制し、高速
ロジツク回路の性能を向上させようとすることを
目的とするものである。
部に抵抗を設けて分布定数的共振器形成を防ぐこ
とによつて、リンギング現象発生を抑制し、高速
ロジツク回路の性能を向上させようとすることを
目的とするものである。
第２図はこの発明の一実施例を示す導体配線構
造の平面図であり、図中第１図と同一符号は同一
または相当部分を示すものとする。４は第１図に
おいて説明したインピーダンス変化部に設けたニ
クロム膜などの抵抗膜で形成したリンギング防止
パツドであり、第３図ａ、第３図ｂはそのリンギ
ング防止パツド４の細部構造の説明図である。第
３図ａはコーナ部にニクロム膜などの抵抗膜を設
けた例で、パツド部４を導体線路２の形成後その
上に形成する場合の構造を示している。なお分岐
点に抵抗膜を設けた例についても同じ構造であ
る。また第３図ｂはスルーホールコンタクト部３
上に抵抗膜を形成した例を示し、コンタクト部形
成後のその上に抵抗膜を形成する場合の構造であ
る。
造の平面図であり、図中第１図と同一符号は同一
または相当部分を示すものとする。４は第１図に
おいて説明したインピーダンス変化部に設けたニ
クロム膜などの抵抗膜で形成したリンギング防止
パツドであり、第３図ａ、第３図ｂはそのリンギ
ング防止パツド４の細部構造の説明図である。第
３図ａはコーナ部にニクロム膜などの抵抗膜を設
けた例で、パツド部４を導体線路２の形成後その
上に形成する場合の構造を示している。なお分岐
点に抵抗膜を設けた例についても同じ構造であ
る。また第３図ｂはスルーホールコンタクト部３
上に抵抗膜を形成した例を示し、コンタクト部形
成後のその上に抵抗膜を形成する場合の構造であ
る。
上記のように構成され、共振器形成のおそれの
あるインピーダンス変化部にリンギング防止パツ
ドを設けることによつて、共振器の節部または腹
部に抵抗体が入るため、リンギングの終息を早め
クロツクタイムを短縮することができ、したがつ
て高速ロジツクの性能を向上さすことができる。
あるインピーダンス変化部にリンギング防止パツ
ドを設けることによつて、共振器の節部または腹
部に抵抗体が入るため、リンギングの終息を早め
クロツクタイムを短縮することができ、したがつ
て高速ロジツクの性能を向上さすことができる。
なお抵抗膜を導体線路に挿入または上に部分的
に形成することにより信号の損失はわずかであ
る。
に形成することにより信号の損失はわずかであ
る。
また上記説明では抵抗膜としてニクロム膜を用
いた例について述べたが、他の抵抗膜を用いた場
合にも適用できることはいうまでもない。
いた例について述べたが、他の抵抗膜を用いた場
合にも適用できることはいうまでもない。
この発明は以上説明したとおり、導体配線を有
するLSIの配線構造において上記導体配線のコー
ナ、分岐点、或いはコンタクト部の何れかにおけ
るインピーダンス変化部に抵抗膜からなるリンギ
ング防止パツドを上記導体配線の表面上に形成し
たことにより、上記線路インピーダンス変化部が
分布定数的共振器の節部または腹部を形成し線路
の各所に共振器を形成するのを防ぎ、したがつて
高速ロジツク回路などのパルス波形にリンギング
が発生するのを抑制し、クロツクタイムが短縮で
きロジツク回路の高速性を飛躍的に向上させるこ
とができるという効果がある。
するLSIの配線構造において上記導体配線のコー
ナ、分岐点、或いはコンタクト部の何れかにおけ
るインピーダンス変化部に抵抗膜からなるリンギ
ング防止パツドを上記導体配線の表面上に形成し
たことにより、上記線路インピーダンス変化部が
分布定数的共振器の節部または腹部を形成し線路
の各所に共振器を形成するのを防ぎ、したがつて
高速ロジツク回路などのパルス波形にリンギング
が発生するのを抑制し、クロツクタイムが短縮で
きロジツク回路の高速性を飛躍的に向上させるこ
とができるという効果がある。
第１図は従来のLSI導体配線構造を示す平面
図、第２図はこの発明の一実施例を示す導体配線
構造の平面図、第３図ａ、第３図ｂはリンギング
防止パツドの形成構造例を示す細部構造の説明図
である。 図において１はパツシベーシヨン膜、２は導体
線路、３はコンタクト部、４は抵抗膜で形成した
リンギング防止パツド、２１はコーナ部、２２は
分岐点、２３，２４は分岐である。なお各図中同
一符号は同一または相当部分を示すものとする。
図、第２図はこの発明の一実施例を示す導体配線
構造の平面図、第３図ａ、第３図ｂはリンギング
防止パツドの形成構造例を示す細部構造の説明図
である。 図において１はパツシベーシヨン膜、２は導体
線路、３はコンタクト部、４は抵抗膜で形成した
リンギング防止パツド、２１はコーナ部、２２は
分岐点、２３，２４は分岐である。なお各図中同
一符号は同一または相当部分を示すものとする。
Claims (1)
- １ 導体配線を有するLSIの配線構造において上
記導体配線のコーナ、分岐点、或いはコンタクト
部の何れかにおけるインピーダンス変化部に抵抗
膜からなるリンギング防止パツドを上記導体配線
の表面上に形成したことを特徴とするLSIの配線
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14813276A JPS5372481A (en) | 1976-12-08 | 1976-12-08 | Wiring constitution of lsi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14813276A JPS5372481A (en) | 1976-12-08 | 1976-12-08 | Wiring constitution of lsi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5372481A JPS5372481A (en) | 1978-06-27 |
| JPS6224946B2 true JPS6224946B2 (ja) | 1987-05-30 |
Family
ID=15445969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14813276A Granted JPS5372481A (en) | 1976-12-08 | 1976-12-08 | Wiring constitution of lsi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5372481A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57163806U (ja) * | 1981-04-09 | 1982-10-15 | ||
| JPS61230363A (ja) * | 1985-04-04 | 1986-10-14 | Fujitsu Ten Ltd | 半導体集積装置 |
-
1976
- 1976-12-08 JP JP14813276A patent/JPS5372481A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5372481A (en) | 1978-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169268B1 (ko) | 반도체 집적회로장치 | |
| JPS6224946B2 (ja) | ||
| KR19980044215A (ko) | 반도체소자의 배선구조 및 그 형성방법 | |
| JPS61152041A (ja) | 回路基板 | |
| JPS629697A (ja) | 配線板 | |
| JPH02284448A (ja) | 半導体装置 | |
| JPS61290794A (ja) | 配線基板 | |
| JPS5812671B2 (ja) | 多層構造の形成方法 | |
| JP2788783B2 (ja) | 半導体集積回路 | |
| KR960006103B1 (ko) | 반도체 제조방법 | |
| JPS6366950A (ja) | 半導体装置 | |
| JP2569697B2 (ja) | モノリシックマイクロ波集積回路の配線構造 | |
| JPS61156834A (ja) | 半導岩集積回路の信号伝送路 | |
| JPS62250657A (ja) | 半導体集積回路 | |
| JP2546931B2 (ja) | Ｃｍｏｓ半導体集積回路 | |
| JPH0151057B2 (ja) | ||
| JPS63266901A (ja) | 半導体装置 | |
| JPS61263244A (ja) | 半導体装置 | |
| JPS61161797A (ja) | 多層プリント板 | |
| JPS62208704A (ja) | 定電流回路 | |
| JPH04343433A (ja) | 半導体集積回路 | |
| JPS63224402A (ja) | 伝送線路 | |
| JP2003289184A (ja) | 多層プリント配線板 | |
| JPH01308061A (ja) | 半導体デバイス | |
| JPH0217692A (ja) | 補修布線 |