JPS61290794A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPS61290794A JPS61290794A JP60131739A JP13173985A JPS61290794A JP S61290794 A JPS61290794 A JP S61290794A JP 60131739 A JP60131739 A JP 60131739A JP 13173985 A JP13173985 A JP 13173985A JP S61290794 A JPS61290794 A JP S61290794A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring board
- characteristic impedance
- present
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、電子回路、特に電子計算機や通信機等の高速
、高周波電子回路に用いられる配線基板に関するもので
ある。
、高周波電子回路に用いられる配線基板に関するもので
ある。
計算機・通信機などの配線においては、その配線本数の
増大に対応して多層配線基板が用いられている。特に高
周波や立ち上りの早いパルスを扱う基板では、第５図に
示すように信号層とは別に全面のアース（グランド）層
を持ち、その特性インピーダンスを一定にしている。な
お、図において１は信号パターン、２はアース層、３は
絶縁層（誘電体層）である。
増大に対応して多層配線基板が用いられている。特に高
周波や立ち上りの早いパルスを扱う基板では、第５図に
示すように信号層とは別に全面のアース（グランド）層
を持ち、その特性インピーダンスを一定にしている。な
お、図において１は信号パターン、２はアース層、３は
絶縁層（誘電体層）である。
しかしながら、配線本数がさらに増大した場合、これに
対応して配線層数を増やすと基板厚が厚くなりすぎ、実
際上配線層数には上限がある。さらに重要な問題は、各
配線層間とスルホールを用いて電気的に接続する必要が
あるが、スルホール作成技術の限界からスルホールの歩
留りが配線層数の増大に対応して低下することである。
対応して配線層数を増やすと基板厚が厚くなりすぎ、実
際上配線層数には上限がある。さらに重要な問題は、各
配線層間とスルホールを用いて電気的に接続する必要が
あるが、スルホール作成技術の限界からスルホールの歩
留りが配線層数の増大に対応して低下することである。
また、配線層数が増えるとスルホール部の長さも長くな
り、スルホール部での信号の伝搬遅延も無視しえなくな
る。これらの問題を解決するためには誘電体層の厚さを
薄くすればよいが、誘電体層を薄くすると配線の特性イ
ンピーダンスが低下し、半導体論理回路と配線のインピ
ーダンスを整合させる必要のある電子計算機用などでは
、特性インピーダンスの低下は許容されえないことにな
る。即ち、これまでの配線基板においては特性インピー
ダンスおよび基板厚を一定としたＩ！ま多くの配線を収
容しえず、また、スルホール形成の歩留りが良好でない
という不具合がある。
り、スルホール部での信号の伝搬遅延も無視しえなくな
る。これらの問題を解決するためには誘電体層の厚さを
薄くすればよいが、誘電体層を薄くすると配線の特性イ
ンピーダンスが低下し、半導体論理回路と配線のインピ
ーダンスを整合させる必要のある電子計算機用などでは
、特性インピーダンスの低下は許容されえないことにな
る。即ち、これまでの配線基板においては特性インピー
ダンスおよび基板厚を一定としたＩ！ま多くの配線を収
容しえず、また、スルホール形成の歩留りが良好でない
という不具合がある。
なお、適切碌特性インピーダンスを確保し念多層配線基
板についての公知文献としては、例えば特開昭５５−１
３２７７３号公報が挙げられる。
板についての公知文献としては、例えば特開昭５５−１
３２７７３号公報が挙げられる。
本発明の目的は、上記した従来技術の欠点をなくし、誘
電体層の厚さが薄くても適切な特性インピーダンスを確
保しうる配線基板を供するｌこある。
電体層の厚さが薄くても適切な特性インピーダンスを確
保しうる配線基板を供するｌこある。
本発明は上記目的を達成するために、これまでの全面ア
ース層に代えて、アース層に所定にスリットを設けるこ
とによって、誘電体の厚さを薄くした場合でも特性イン
ピーダンスを一定に保ちうるようになしたものである。
ース層に代えて、アース層に所定にスリットを設けるこ
とによって、誘電体の厚さを薄くした場合でも特性イン
ピーダンスを一定に保ちうるようになしたものである。
以下、本発明を第１図から第４図により説明する。
先ず第２図はこれまでの全面アース層を用いた配線基板
での電界分布を電気力線４を用いて模式的に示したもの
である。この場合特性インピーダンスＺｏは、線路の損
失を無視すればＺｏ＝Ｊゴ、／Ｃ−と表わされることは
公知の事実であり、また、単位長当りのインダクタンス
ＬおよびキャパシタンスＣは線路幅Ｗ、誘電体厚りおよ
び誘電体の比誘電率ε１によって決定されるものとなっ
ている。よって、誘電体厚りを小さくすればＣが大きく
なって特性インピーダンスｚｏカ低下することになるが
、誘電体厚りを小さくし、しかもこのときの特性インピ
ーダンスの低下を防ぎこれを一定に保持するには、Ｃを
実質的に不変にすればよいことになる。このことは、ｈ
が一定であれば、Ｌをほとんど変化させずＣを実質的に
小さくしてＺｏを増大させることと等価である。
での電界分布を電気力線４を用いて模式的に示したもの
である。この場合特性インピーダンスＺｏは、線路の損
失を無視すればＺｏ＝Ｊゴ、／Ｃ−と表わされることは
公知の事実であり、また、単位長当りのインダクタンス
ＬおよびキャパシタンスＣは線路幅Ｗ、誘電体厚りおよ
び誘電体の比誘電率ε１によって決定されるものとなっ
ている。よって、誘電体厚りを小さくすればＣが大きく
なって特性インピーダンスｚｏカ低下することになるが
、誘電体厚りを小さくし、しかもこのときの特性インピ
ーダンスの低下を防ぎこれを一定に保持するには、Ｃを
実質的に不変にすればよいことになる。このことは、ｈ
が一定であれば、Ｌをほとんど変化させずＣを実質的に
小さくしてＺｏを増大させることと等価である。
本発明はこれを効果的に行なうため、信号配線１の両側
端部の直下あるいは直上のアース層２にスリットを設け
るようになし念ものである。
端部の直下あるいは直上のアース層２にスリットを設け
るようになし念ものである。
これを第２図および第１図を用いて定性的に説明する。
第２図には電界分布に併せて信号配線上の電荷分布５が
模式的に示されているが、これより電荷は配線側端部に
集中していることが知れる。電荷分布が第２図に示すよ
うになることは公知であるが、このような電荷分布５に
より電気力線４は信号配線側端部に集中し、よって配線
のキャパシタンスＣは主としてこの側端部効果により決
まることになる。従ってキャパシタンスＣを小さくして
特性インピーダンスＺ。
模式的に示されているが、これより電荷は配線側端部に
集中していることが知れる。電荷分布が第２図に示すよ
うになることは公知であるが、このような電荷分布５に
より電気力線４は信号配線側端部に集中し、よって配線
のキャパシタンスＣは主としてこの側端部効果により決
まることになる。従ってキャパシタンスＣを小さくして
特性インピーダンスＺ。
を増大させるには、配線側端部が形成するキャパシタン
スを低減することが効果的である。第１図に示す本発明
による配線基板の一例での基本的な構成はこのような原
理に基づくものであり、配線側端部直下に設けたアース
層のスリットにより電界分布が電気力線を用いて示した
ようになり、これより配線側端部が形成するキャパシタ
ンスを低減しうるものである。
スを低減することが効果的である。第１図に示す本発明
による配線基板の一例での基本的な構成はこのような原
理に基づくものであり、配線側端部直下に設けたアース
層のスリットにより電界分布が電気力線を用いて示した
ようになり、これより配線側端部が形成するキャパシタ
ンスを低減しうるものである。
以上定性的に述べた点を定量化するにはラプラスの方程
式を解く必要があるが、第３図はその計算結果を示した
も′のである。スリット幅５（＝Ｓｔ ＋ ８２ ）に
対する特性インピーダンスＺｏ増大の割合を示したもの
であるが、これよりｈを小さくしてもスリット幅Ｓを適
当に設定することによって、特性インピーダンスＺｏを
一定に保つことが可能となるものである。
式を解く必要があるが、第３図はその計算結果を示した
も′のである。スリット幅５（＝Ｓｔ ＋ ８２ ）に
対する特性インピーダンスＺｏ増大の割合を示したもの
であるが、これよりｈを小さくしてもスリット幅Ｓを適
当に設定することによって、特性インピーダンスＺｏを
一定に保つことが可能となるものである。
第４図は本発明による配線基板が多層配線基板として構
成された場合での断面を示すが、これについては説明は
要しない。
成された場合での断面を示すが、これについては説明は
要しない。
以上説明したように本発明による場合は、特性インピー
ダンスを一定に保ったまま誘電体層の厚さを薄くしるる
なめ、配線基板、特に多層配線基板の製造時での歩留り
向上に効果があり、またスルホール部の長さ茅；短かく
なるためこの部分での信号伝搬時間が短縮されうる。ま
た、配線層数を増大させうるから、多数の配線数を収容
することによって大規模回路が比較的コンパクトに形成
されることになる。すなわち、高集積実装が可能で、計
算速度の高速化の要求等に対処しうろこととなる。しか
も本発明では、比較的小さなスリット幅で効果的に特性
インピーダンスを高くすることが達成されるため、充分
なシールド効果を有する、漏洩雑音の小さい配線基板が
得られることになる、
ダンスを一定に保ったまま誘電体層の厚さを薄くしるる
なめ、配線基板、特に多層配線基板の製造時での歩留り
向上に効果があり、またスルホール部の長さ茅；短かく
なるためこの部分での信号伝搬時間が短縮されうる。ま
た、配線層数を増大させうるから、多数の配線数を収容
することによって大規模回路が比較的コンパクトに形成
されることになる。すなわち、高集積実装が可能で、計
算速度の高速化の要求等に対処しうろこととなる。しか
も本発明では、比較的小さなスリット幅で効果的に特性
インピーダンスを高くすることが達成されるため、充分
なシールド効果を有する、漏洩雑音の小さい配線基板が
得られることになる、
第１図は、本発明による配線基板の一例での基本的な構
成を示す図、第２図は、これまでの配線基板における電
界分布を模式的に示す図、第５図は、本発明に係るスリ
ットの幅に対する特性インピーダンスの増大の割合を示
す図、第４図は、本発明に係る多層配線基板の断面構成
を示す図、第５図は、これまでの配線基板の断面構成を
示す図である。 １・・・信号配線 ２・・・アース層 ３・・・誘電体層
成を示す図、第２図は、これまでの配線基板における電
界分布を模式的に示す図、第５図は、本発明に係るスリ
ットの幅に対する特性インピーダンスの増大の割合を示
す図、第４図は、本発明に係る多層配線基板の断面構成
を示す図、第５図は、これまでの配線基板の断面構成を
示す図である。 １・・・信号配線 ２・・・アース層 ３・・・誘電体層
Claims (1)
- １、誘電体をはさんで信号配線とアース層を設けた構成
の配線基板において、信号配線に沿つて該配線の両側端
部の直下、直上の少なくとも何れか一方の側のアース層
の対応部分を除去しスリットを設けてなる構成を特徴と
する配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60131739A JPS61290794A (ja) | 1985-06-19 | 1985-06-19 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60131739A JPS61290794A (ja) | 1985-06-19 | 1985-06-19 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61290794A true JPS61290794A (ja) | 1986-12-20 |
Family
ID=15065058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60131739A Pending JPS61290794A (ja) | 1985-06-19 | 1985-06-19 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61290794A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855537A (en) * | 1987-09-25 | 1989-08-08 | Kabushiki Kaisha Toshiba | Wiring substrate having mesh-shaped earth line |
| JPH0397975U (ja) * | 1990-01-24 | 1991-10-09 | ||
| JP2003204128A (ja) * | 2002-01-10 | 2003-07-18 | Sharp Corp | プリント配線基板、電波受信用コンバータおよびアンテナ装置 |
| JP2013157308A (ja) * | 2012-01-06 | 2013-08-15 | Murata Mfg Co Ltd | 高周波信号線路 |
| WO2013190859A1 (ja) * | 2012-06-19 | 2013-12-27 | 株式会社村田製作所 | 積層型多芯ケーブル |
| JPWO2017090181A1 (ja) * | 2015-11-27 | 2018-09-06 | 富士通株式会社 | 回路基板及び電子装置 |
| JP2019216492A (ja) * | 2018-06-11 | 2019-12-19 | 三菱電機株式会社 | 電力変換装置 |
-
1985
- 1985-06-19 JP JP60131739A patent/JPS61290794A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855537A (en) * | 1987-09-25 | 1989-08-08 | Kabushiki Kaisha Toshiba | Wiring substrate having mesh-shaped earth line |
| JPH0397975U (ja) * | 1990-01-24 | 1991-10-09 | ||
| JP2003204128A (ja) * | 2002-01-10 | 2003-07-18 | Sharp Corp | プリント配線基板、電波受信用コンバータおよびアンテナ装置 |
| US7378599B2 (en) | 2002-01-10 | 2008-05-27 | Sharp Kabushiki Kaisha | Printed circuit board, radio wave receiving converter, and antenna device |
| JP2013157308A (ja) * | 2012-01-06 | 2013-08-15 | Murata Mfg Co Ltd | 高周波信号線路 |
| US20140376199A1 (en) * | 2012-01-06 | 2014-12-25 | Murata Manufacturing Co., Ltd. | Laminated multi-conductor cable |
| US9781832B2 (en) * | 2012-01-06 | 2017-10-03 | Murata Manufacturing Co., Ltd. | Laminated multi-conductor cable |
| WO2013190859A1 (ja) * | 2012-06-19 | 2013-12-27 | 株式会社村田製作所 | 積層型多芯ケーブル |
| CN104205249A (zh) * | 2012-06-19 | 2014-12-10 | 株式会社村田制作所 | 层叠型多芯电缆 |
| JPWO2017090181A1 (ja) * | 2015-11-27 | 2018-09-06 | 富士通株式会社 | 回路基板及び電子装置 |
| JP2019216492A (ja) * | 2018-06-11 | 2019-12-19 | 三菱電機株式会社 | 電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
| US6894228B2 (en) | High performance dense wire for printed circuit board | |
| US6043987A (en) | Printed circuit board having a well structure accommodating one or more capacitor components | |
| JP2000068276A (ja) | ＶＬＳＩ（ｖｅｒｙｌａｒｇｅｓｃａｌｅｉｎｔｅｇｒａｔｉｏｎ）回路及びその製造方法 | |
| JPH10209580A (ja) | 回路ボードの信号線路インピーダンスの制御方法及び装置 | |
| US6232560B1 (en) | Arrangement of printed circuit traces | |
| JPS61290794A (ja) | 配線基板 | |
| US7170361B1 (en) | Method and apparatus of interposing voltage reference traces between signal traces in semiconductor devices | |
| JPS629697A (ja) | 配線板 | |
| US4785141A (en) | Wiring structure of termination circuit | |
| JP3116870B2 (ja) | シールド線付き伝送線路 | |
| US20090206946A1 (en) | Apparatus and method for reducing propagation delay in a conductor | |
| EP0837503A2 (en) | Reference plane metallization on an integrated circuit | |
| JP2004304134A (ja) | 配線基板及びその製造方法 | |
| JPH03158002A (ja) | 半導体装置 | |
| JP2000244128A (ja) | 多層プリント配線基板及びそれを用いたチップ型３端子ノイズフィルタの実装構造 | |
| JP2009218526A (ja) | クロック配線構造、半導体装置、及び半導体装置の製造方法 | |
| JP2000165053A (ja) | 高速信号配線 | |
| JP2617013B2 (ja) | リードフレーム | |
| JP2739311B2 (ja) | 配線基板 | |
| JPH0230843Y2 (ja) | ||
| JPH0741161Y2 (ja) | 混成集積回路 | |
| JP2000031608A (ja) | プリント配線板 | |
| JPH0729679Y2 (ja) | 反射ノイズ低減機能を有する多層伝送路基板の構造 | |
| JPH06204638A (ja) | プリント基板 |