JPS62245814A - パルス回路 - Google Patents
パルス回路Info
- Publication number
- JPS62245814A JPS62245814A JP61089599A JP8959986A JPS62245814A JP S62245814 A JPS62245814 A JP S62245814A JP 61089599 A JP61089599 A JP 61089599A JP 8959986 A JP8959986 A JP 8959986A JP S62245814 A JPS62245814 A JP S62245814A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- clock
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/04—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of vacuum tubes only, with positive feedback
- H03K3/05—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of vacuum tubes only, with positive feedback using means other than a transformer for feedback
- H03K3/06—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of vacuum tubes only, with positive feedback using means other than a transformer for feedback using at least two tubes so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/12—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of vacuum tubes only, with positive feedback using means other than a transformer for feedback using at least two tubes so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/13—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
所定値以下のパルス幅のパルス信号を、それが正パルス
でも負パルスでも伝達しないようにする回路。
でも負パルスでも伝達しないようにする回路。
本発明は、矩形波信号中に含まれる正、負パルス性ノイ
ズを除去するパルス回路に関する。
ズを除去するパルス回路に関する。
Ｉｎ ％ カＨ（ハイ）レベル、Ｌ（ロー）レベルを繰
り返す矩形波信号であり、これにノイズがのる場合、ノ
イズは除去して矩形波信号のみを通す若しくは矩形波信
号のみを受は付けるようにすることが望まれる。ノイズ
は細幅パルス性である場合、その細幅パルスであること
を利用して除去することが行なわれ、例えばシフトレジ
スタとオアゲート等による、あるパルス幅以下の信号は
受は付けない回路はその一例である。
り返す矩形波信号であり、これにノイズがのる場合、ノ
イズは除去して矩形波信号のみを通す若しくは矩形波信
号のみを受は付けるようにすることが望まれる。ノイズ
は細幅パルス性である場合、その細幅パルスであること
を利用して除去することが行なわれ、例えばシフトレジ
スタとオアゲート等による、あるパルス幅以下の信号は
受は付けない回路はその一例である。
しかし上記シフトレジスタとオアゲート等による簡単な
論理構成の回路では、負のパルスノイズに対しては有効
であるが、正のバルスノ、イズに対してはその目的が達
成できない。また論理構成を変えても、正、負両方のパ
ルスノイズに対して、任意、所定のパルス幅以下のパル
スノイズは受は付けない様にすることは従来方式では困
難である。
論理構成の回路では、負のパルスノイズに対しては有効
であるが、正のバルスノ、イズに対してはその目的が達
成できない。また論理構成を変えても、正、負両方のパ
ルスノイズに対して、任意、所定のパルス幅以下のパル
スノイズは受は付けない様にすることは従来方式では困
難である。
本発明は、任意に定めたパルス幅以下のパルス幅のノイ
ズを、正、負にか−わらず、受は付けないように動作す
るパルス回路を提供しようとするものである。
ズを、正、負にか−わらず、受は付けないように動作す
るパルス回路を提供しようとするものである。
第１図に示すように、本発明では矩形波信号（データ入
力）は遅延回路１６を通して出力するようにし、この遅
延回路をインバータ１８、ナントゲート２０，２２．２
４．１０、および分周回路１２．１４で、該データ人力
す及びクロックａにより制御する。
力）は遅延回路１６を通して出力するようにし、この遅
延回路をインバータ１８、ナントゲート２０，２２．２
４．１０、および分周回路１２．１４で、該データ人力
す及びクロックａにより制御する。
遅延回路１６では、データ人力すのＨ，Ｌ変化より、ク
ロックが例えば２回立下ったとき該データ人力すのＨ，
Ｌレベルを取込んで出力するので、このクロックの２回
立下りより短いパルス幅のノイズは正、負いずれであっ
ても取込まれず、無視される。
ロックが例えば２回立下ったとき該データ人力すのＨ，
Ｌレベルを取込んで出力するので、このクロックの２回
立下りより短いパルス幅のノイズは正、負いずれであっ
ても取込まれず、無視される。
第２図に本発明の実施例を示す。遅延回路１６はＤ形フ
リップフロップで、また分周回路１２゜１４もＤ形フリ
ップフロップで構成する。第３図〜第５図にこの回路の
各部の信号波形を示す。
リップフロップで、また分周回路１２゜１４もＤ形フリ
ップフロップで構成する。第３図〜第５図にこの回路の
各部の信号波形を示す。
第３図はデータ入力にパルスがのらない正常な状態を示
し、第４図はデータ人力すのＨレベル部分に細幅Ｌレベ
ルの負性ノイズがのった例を、また第５図はデータ人力
すのＬレベル部分に細幅Ｉ（レベルの正性ノイズがのっ
た例を示す。
し、第４図はデータ人力すのＨレベル部分に細幅Ｌレベ
ルの負性ノイズがのった例を、また第５図はデータ人力
すのＬレベル部分に細幅Ｉ（レベルの正性ノイズがのっ
た例を示す。
まず第３図の正常な状態を説明すると、ナントゲート１
０に入力するクロックａは図示のようにＨ，Ｌを繰り返
す本例ではデユーティ５０％の矩形波であり、データ人
力すはそのＨレベル部分、Ｌレベル部分がクロックａの
１周期より長い矩形波である。フリップフロップ１６の
Ｑ出力が本回路の出力Ｃであり、これは図示のようにデ
ータｂのＨ，Ｌ変化から、クロックａの各２回目の立下
りでデータｂを読取った形になる。フリップフロップ１
６のＱ出力ｄは出力Ｃの反転である。インバータ１８の
出力ｅはデータｂの反転であり、ナントゲート２０の出
力ｆはＣとｅのナンドで、図示の如くなる。またナント
ゲート２２の出力ｇはｂとｄのナンドで図示の如くなり
、ナントゲート２４の出力りはｆとｇのナンドで図示の
如くなる。
０に入力するクロックａは図示のようにＨ，Ｌを繰り返
す本例ではデユーティ５０％の矩形波であり、データ人
力すはそのＨレベル部分、Ｌレベル部分がクロックａの
１周期より長い矩形波である。フリップフロップ１６の
Ｑ出力が本回路の出力Ｃであり、これは図示のようにデ
ータｂのＨ，Ｌ変化から、クロックａの各２回目の立下
りでデータｂを読取った形になる。フリップフロップ１
６のＱ出力ｄは出力Ｃの反転である。インバータ１８の
出力ｅはデータｂの反転であり、ナントゲート２０の出
力ｆはＣとｅのナンドで、図示の如くなる。またナント
ゲート２２の出力ｇはｂとｄのナンドで図示の如くなり
、ナントゲート２４の出力りはｆとｇのナンドで図示の
如くなる。
出力りはナントゲート１０に入力してＨレベルのときこ
れを開き、クロックａを反転して出力させる。従ってナ
ントゲート１０の出力ｉは図示の如くなる。
れを開き、クロックａを反転して出力させる。従ってナ
ントゲート１０の出力ｉは図示の如くなる。
フリップフロップ１２は出力ｉの立上りで自己のＱ出力
を取込み、また出力りの立下りでリセットされるので、
出力ｊは図示の如くなる。フリップフロップ１４は出力
、ｊの立上りで自己のｄ出力を取込み、出力りの立下り
でリセットされるので、出力には図示の如くなる。フリ
ップフロップ１６はこの出力にでデータｂを取込むので
、出力Ｃは図示の如く、クロックａに同期したそしてＨ
，Ｌ変化がクロックの２回立下りだけ遅れた信号になる
。
を取込み、また出力りの立下りでリセットされるので、
出力ｊは図示の如くなる。フリップフロップ１４は出力
、ｊの立上りで自己のｄ出力を取込み、出力りの立下り
でリセットされるので、出力には図示の如くなる。フリ
ップフロップ１６はこの出力にでデータｂを取込むので
、出力Ｃは図示の如く、クロックａに同期したそしてＨ
，Ｌ変化がクロックの２回立下りだけ遅れた信号になる
。
第４図の負性パルスがのった場合を説明すると、前述の
ようにクロックａはＨ，Ｌを繰り返すデユーティ５０％
の矩形波であり、ナントゲート１０の一方の入力となる
。データ人力すはそのＨレベル部分、Ｌレベル部分がク
ロックａの１周期より長い矩形波であるが、本例ではそ
のＨレヘ、ル部分に細幅負性ノイズＮがのっている。フ
リップフロップ１６のＱ出力が本回路の出力Ｃであり、
これは図示のようにデータｂのＨ，Ｌ変化から、クロッ
クａの各２回目の立下りでデータｂを読取り、その２回
目の立下りまでにデータｂにＨ，Ｌ変化があれば、デー
タ読取りを取止めた形になる。フリップフロップ１６の
ζ出力ｄは出力Ｃの反転である。インバータ１８の出力
ｅはデータｂの反転であり、ナントゲート２０の出力ｆ
はＣとｅのナンドで、図示の如くなる。またナントゲー
ト２２の出力ｇはｂとｄのナンドで図示の如くなり、ナ
ントゲート２４の出力りはｆとｇのナンドで図示の如く
なる。出力りはナントゲート１０に入力してＨレベルの
ときこれを開き、クロックａを反転して出力させる。従
ってナントゲート１０の出力ｉは図示の如くなる。
ようにクロックａはＨ，Ｌを繰り返すデユーティ５０％
の矩形波であり、ナントゲート１０の一方の入力となる
。データ人力すはそのＨレベル部分、Ｌレベル部分がク
ロックａの１周期より長い矩形波であるが、本例ではそ
のＨレヘ、ル部分に細幅負性ノイズＮがのっている。フ
リップフロップ１６のＱ出力が本回路の出力Ｃであり、
これは図示のようにデータｂのＨ，Ｌ変化から、クロッ
クａの各２回目の立下りでデータｂを読取り、その２回
目の立下りまでにデータｂにＨ，Ｌ変化があれば、デー
タ読取りを取止めた形になる。フリップフロップ１６の
ζ出力ｄは出力Ｃの反転である。インバータ１８の出力
ｅはデータｂの反転であり、ナントゲート２０の出力ｆ
はＣとｅのナンドで、図示の如くなる。またナントゲー
ト２２の出力ｇはｂとｄのナンドで図示の如くなり、ナ
ントゲート２４の出力りはｆとｇのナンドで図示の如く
なる。出力りはナントゲート１０に入力してＨレベルの
ときこれを開き、クロックａを反転して出力させる。従
ってナントゲート１０の出力ｉは図示の如くなる。
フリップフロップ１２は出力ｉの立上りで自己のζ出力
を取込み、また出力りの立下りでリセットされるので出
力ｊは図示のようになる。フリップフロップ１４は出力
ｊの立上りで自己のＱ出力を取込み、出力りでリセソｌ
−されるので、出力には図示の如くなる。
を取込み、また出力りの立下りでリセットされるので出
力ｊは図示のようになる。フリップフロップ１４は出力
ｊの立上りで自己のＱ出力を取込み、出力りでリセソｌ
−されるので、出力には図示の如くなる。
こ−で出力ｊの初めの２回の立上りでは出力には発生せ
ず、後の２回の立上りではインパルス状の出力ｋが発生
するのは次の理由による。即ち、初めの２回ではｂに同
期したｈの立下りでフリップフロップ１２がリセットさ
れ、これにより出力ｊが立上ってフリップフロップ１４
にＱ出力取込みを行なわせようとするが、このときはフ
リップフロップ１４にもｈの立下りが入ってリセ、、ト
が行なわれるので、結局フリップフロップ１４ではζ出
力の取込みは行なわれず、出力には生じない。
ず、後の２回の立上りではインパルス状の出力ｋが発生
するのは次の理由による。即ち、初めの２回ではｂに同
期したｈの立下りでフリップフロップ１２がリセットさ
れ、これにより出力ｊが立上ってフリップフロップ１４
にＱ出力取込みを行なわせようとするが、このときはフ
リップフロップ１４にもｈの立下りが入ってリセ、、ト
が行なわれるので、結局フリップフロップ１４ではζ出
力の取込みは行なわれず、出力には生じない。
これに対して後の２回ではｊの立上りはクロックａに同
期したものであり、ｈの立下りはこれより遅れたもので
あるので（図では同じタイミングに画いているが、詳し
くはｊの立上りでｋが発生し、これによりフリップフロ
ップ１６でデータｂの取込みが行なわれて出力ｃ、ｄが
、次いでｆ。
期したものであり、ｈの立下りはこれより遅れたもので
あるので（図では同じタイミングに画いているが、詳し
くはｊの立上りでｋが発生し、これによりフリップフロ
ップ１６でデータｂの取込みが行なわれて出力ｃ、ｄが
、次いでｆ。
ｈが変化する）、フリップフロップ１４では先ずＱ取込
みが、次いでリセットが行なわれ、出力ｋが生じる。フ
リップフロップ１６はこの出力にでデータｂを取込むの
で、出力Ｃは図示の如く、クロックａに同期した、負性
ノイズＮが除去された矩形波信号になる。
みが、次いでリセットが行なわれ、出力ｋが生じる。フ
リップフロップ１６はこの出力にでデータｂを取込むの
で、出力Ｃは図示の如く、クロックａに同期した、負性
ノイズＮが除去された矩形波信号になる。
第５図ではデータ人力すのＬレベル部分に正性ノイズＮ
がのった場合であるが、各出力ｃ ＝ ｋは図示の如く
なり、出力Ｃはやはりクロックａに同期した、正性ノイ
ズＮは除去された矩形波信号になる。
がのった場合であるが、各出力ｃ ＝ ｋは図示の如く
なり、出力Ｃはやはりクロックａに同期した、正性ノイ
ズＮは除去された矩形波信号になる。
この第５図のデータ人力すは第４図のデータ人力すを反
転したものであるので、第４図と比べて第５図では出力
ｃ、ｄは反転したもの、出力ｒ。
転したものであるので、第４図と比べて第５図では出力
ｃ、ｄは反転したもの、出力ｒ。
ｇは入れ換えたもの、そして出力）１＋ｊ＋Ｊは不変、
になっている。つまり本発明では正性ノイズも負性ノイ
ズも同様に処理できる。
になっている。つまり本発明では正性ノイズも負性ノイ
ズも同様に処理できる。
なお図ではデータ入力のＨ／Ｌ変化より２回目のクロッ
ク立下りで該データを取込み、出力しているが、これは
所定回数目のクロック立下りでそのようにしてもよく、
またクロック立上りでそのように（データ取込み等）し
てもよい。
ク立下りで該データを取込み、出力しているが、これは
所定回数目のクロック立下りでそのようにしてもよく、
またクロック立上りでそのように（データ取込み等）し
てもよい。
本回路は、任意に定めたパルス幅以下のノイズの正、負
極性に対して不感とする回路であるので、システムの入
力部等に通用することにより、ノイズ（必要以外の信号
）による誤動作等を防止することが可能である。また本
回路の出力信号はクロックに同期しているので、次段回
路での上記出力信号の処理がしやすい。不感パルス幅は
入力クロックの周波数によって決めることができるが、
分周回路によっても決定することができる。またクロッ
ク同期は立上り、立下りのいずれで行なうこともでき、
立下りに同期させるには図示のようにナントゲート１０
を用い、立上りに同期させるには該ゲートをオアゲート
にし、出力りを反転して該ゲートに入力すればよい。
極性に対して不感とする回路であるので、システムの入
力部等に通用することにより、ノイズ（必要以外の信号
）による誤動作等を防止することが可能である。また本
回路の出力信号はクロックに同期しているので、次段回
路での上記出力信号の処理がしやすい。不感パルス幅は
入力クロックの周波数によって決めることができるが、
分周回路によっても決定することができる。またクロッ
ク同期は立上り、立下りのいずれで行なうこともでき、
立下りに同期させるには図示のようにナントゲート１０
を用い、立上りに同期させるには該ゲートをオアゲート
にし、出力りを反転して該ゲートに入力すればよい。
第１図は本発明回路の基本形を示すブロック図、第２図
は本発明の実施例を示す回路図、第３図〜第５図は動作
説明用の波形図である。 第１図で１６は遅延回路、２０，２２，２４゜１０は第
１．第２．第３．第４のゲート、１２゜１４は第１．第
２の分周回路である。
は本発明の実施例を示す回路図、第３図〜第５図は動作
説明用の波形図である。 第１図で１６は遅延回路、２０，２２，２４゜１０は第
１．第２．第３．第４のゲート、１２゜１４は第１．第
２の分周回路である。
Claims (2)
- （１）矩形波データ信号（ｂ）及びその取込み信号（ｋ
）を入力され、該信号（ｋ）で信号（ｂ）を取込んでそ
のハイ、ローレベルに応じたハイ、ローレベルの信号（
ｃ）を出力する遅延回路（１６）と、 該矩形波データ信号（ｂ）及びクロック（ａ）を入力さ
れ、該信号（ｂ）のハイ、ロー変化より所定回目の該ク
ロック（ａ）の立下り又は立上りで前記信号（ｋ）を発
生するゲート回路を備えることを特徴とするパルス回路
。 - （２）遅延回路（１６）は矩形波データ信号（ｂ）をデ
ータ端子に、取込み信号（ｋ）をクロック端子に入力さ
れるＤ形フリップフロップであり、 ゲート回路は該遅延回路の出力信号（ｃ）と信号（ｂ）
の反転信号（ｅ）とのナンド出力（ｆ）を生じる第１の
ゲート（２０）、信号（ｂ）と信号（ｃ）の反転信号（
ｄ）とのナンド出力（ｇ）を生じる第２のゲート（２２
）、出力（ｆ）と出力（ｇ）のナンド出力（ｈ）を生じ
る第３のゲート（２４）、クロック（ａ）と出力（ｈ）
とのナンド出力（ｉ）を生じる第４のゲート（１０）、
該出力（ｉ）と出力（ｈ）を入力されて出力（ｊ）を生
じる第１の分周回路（１２）、および該出力（ｊ）と出
力（ｈ）を入力されて前記取込み信号（ｋ）を出力する
第２の分周回路、とからなることを特徴とする特許請求
の範囲第１項記載のパルス回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61089599A JPS62245814A (ja) | 1986-04-18 | 1986-04-18 | パルス回路 |
| EP87400825A EP0243235A3 (en) | 1986-04-18 | 1987-04-10 | Noise pulse suppressing circuit in a digital system |
| KR1019870003490A KR900004188B1 (ko) | 1986-04-18 | 1987-04-11 | 잡음펄스 억제회로 |
| US07/039,337 US4786823A (en) | 1986-04-18 | 1987-04-17 | Noise pulse suppressing circuit in digital system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61089599A JPS62245814A (ja) | 1986-04-18 | 1986-04-18 | パルス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62245814A true JPS62245814A (ja) | 1987-10-27 |
Family
ID=13975235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61089599A Pending JPS62245814A (ja) | 1986-04-18 | 1986-04-18 | パルス回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4786823A (ja) |
| EP (1) | EP0243235A3 (ja) |
| JP (1) | JPS62245814A (ja) |
| KR (1) | KR900004188B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2585372B2 (ja) * | 1988-05-26 | 1997-02-26 | 株式会社日立製作所 | フイルタ回路 |
| US5059836A (en) * | 1988-12-09 | 1991-10-22 | Dallas Semiconductor Corporation | Differential-time-constant bandpass filter using the analog properties of digital circuits |
| US4967108A (en) * | 1988-12-09 | 1990-10-30 | Dallas Semiconductor Corporation | Differential-time-constant bandpass filter using the analog properties of digital circuits |
| US5001374A (en) * | 1989-09-08 | 1991-03-19 | Amp Incorporated | Digital filter for removing short duration noise |
| JP3016852B2 (ja) * | 1990-11-28 | 2000-03-06 | パイオニア株式会社 | データ処理装置 |
| US5233232A (en) * | 1991-04-01 | 1993-08-03 | Tektronix, Inc. | Glitch trigger circuit |
| US5594379A (en) * | 1995-07-07 | 1997-01-14 | International Rectifier Corporation | Method and Circuit to eliminate false triggering of power devices in optically coupled drive circuits caused by dv/dt sensitivity of optocouplers |
| JPH09211156A (ja) * | 1996-02-05 | 1997-08-15 | Mitsubishi Electric Corp | タイマ装置 |
| DE19747710A1 (de) | 1997-10-29 | 1999-05-06 | Brose Fahrzeugteile | Kraftfahrzeugtür |
| DE10047183A1 (de) * | 2000-09-22 | 2002-04-18 | Infineon Technologies Ag | Digitales Zwischenspeicherbauelement |
| CN102931944B (zh) * | 2011-08-12 | 2016-09-07 | 飞思卡尔半导体公司 | 数字毛刺滤波器 |
| CN104467754A (zh) * | 2014-12-23 | 2015-03-25 | 安徽大学 | 一种具有短脉冲抑制功能的mosfet驱动器 |
| CN105141286B (zh) * | 2015-10-16 | 2018-08-03 | 成都默一科技有限公司 | 滤除单时钟周期脉冲及毛刺的数字滤波器 |
| US10693444B1 (en) * | 2018-11-30 | 2020-06-23 | Texas Instruments Incorporated | Mixed signal circuit spur cancellation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55162626A (en) * | 1979-06-05 | 1980-12-18 | Hitachi Ltd | Latch circuit with chattering removzal |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1299420A (en) * | 1970-10-27 | 1972-12-13 | Fernseh Gmbh | Impulse width discriminator |
-
1986
- 1986-04-18 JP JP61089599A patent/JPS62245814A/ja active Pending
-
1987
- 1987-04-10 EP EP87400825A patent/EP0243235A3/en not_active Ceased
- 1987-04-11 KR KR1019870003490A patent/KR900004188B1/ko not_active IP Right Cessation
- 1987-04-17 US US07/039,337 patent/US4786823A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55162626A (en) * | 1979-06-05 | 1980-12-18 | Hitachi Ltd | Latch circuit with chattering removzal |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0243235A2 (en) | 1987-10-28 |
| EP0243235A3 (en) | 1989-05-03 |
| KR900004188B1 (ko) | 1990-06-18 |
| US4786823A (en) | 1988-11-22 |
| KR870010688A (ko) | 1987-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62245814A (ja) | パルス回路 | |
| US3935475A (en) | Two-phase MOS synchronizer | |
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| JP2556918Y2 (ja) | Ｉｃ試験装置の波形制御回路 | |
| JPH0282812A (ja) | クロック切換方式 | |
| JPH052016B2 (ja) | ||
| JP2752513B2 (ja) | シーケンサ回路 | |
| JPH0336812A (ja) | 同期回路 | |
| JPH01116815A (ja) | クロック切換え回路 | |
| JPH01166633A (ja) | ビット位相同期回路 | |
| JPS62198213A (ja) | パルス制御回路 | |
| JPS6359212A (ja) | ラツチ回路 | |
| JPH01268309A (ja) | 二相クロツクジエネレータ | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| KR980006918A (ko) | 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator) | |
| JPS59207724A (ja) | 入力回路 | |
| JPS6359017A (ja) | パルス発生回路 | |
| JPS61179613A (ja) | 遅延ステ−ジ回路 | |
| JPS5815237U (ja) | 同期装置 | |
| JPS63166313A (ja) | 同期式エツジ検出回路 | |
| JPH0453323B2 (ja) | ||
| JPH01212018A (ja) | パルスノイズ除去回路 | |
| JPS6258176A (ja) | 論理波形生成回路 | |
| JPH04261212A (ja) | ノイズ除去回路 | |
| JPH05256913A (ja) | 半導体集積回路装置 |