JPS62226359A - 周辺モジユ−ルアクセス方式 - Google Patents
周辺モジユ−ルアクセス方式Info
- Publication number
- JPS62226359A JPS62226359A JP6991486A JP6991486A JPS62226359A JP S62226359 A JPS62226359 A JP S62226359A JP 6991486 A JP6991486 A JP 6991486A JP 6991486 A JP6991486 A JP 6991486A JP S62226359 A JPS62226359 A JP S62226359A
- Authority
- JP
- Japan
- Prior art keywords
- module
- peripheral
- output
- peripheral module
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、コンピュータを応用した計算機システムなど
に使用して好適な周辺モジュールアクセス方式に係わり
、特に中央演算ユニット（以下ＣＰＵと略称する）モジ
ュールが複数の周辺モジュールをアクセスする場合の周
辺モジュールアクセス方式の改良に関する。
に使用して好適な周辺モジュールアクセス方式に係わり
、特に中央演算ユニット（以下ＣＰＵと略称する）モジ
ュールが複数の周辺モジュールをアクセスする場合の周
辺モジュールアクセス方式の改良に関する。
（従来の技術）
一般に、計算機システムは第２図に示すような模式的な
構成で表わすことができる。この計算機システムは、マ
ザーボード１に、ＣＰＵモジュール２のほか、複数種類
の周辺モジュール３１゜３２、・・・が接続され、これ
らＣＰＵモジュール２と各周辺モジュール３ｓ 、 ３
２ 、・・・とがマザーボード１を介してｆ−夕の授受
を行なう構成となっている。
構成で表わすことができる。この計算機システムは、マ
ザーボード１に、ＣＰＵモジュール２のほか、複数種類
の周辺モジュール３１゜３２、・・・が接続され、これ
らＣＰＵモジュール２と各周辺モジュール３ｓ 、 ３
２ 、・・・とがマザーボード１を介してｆ−夕の授受
を行なう構成となっている。
ところで、従来、ＣＰＵモジュール２が特定の周辺モジ
ュールを選択してコマンド信号を送出する手段として、
各周辺モジュール３ｒ 、 ３２ 、・・・にそれぞれ
第３図に示すようなコマンド出力回路１０を付加し、モ
ジュールのセレクト信号を作成して、これにより選択さ
れた周辺モジュールにコマンド信号を送出するものとな
っている。すなわち、上記コマンド出力回路１０は、自
己の周辺モジュール例えば３１を特定するためのセレク
ト値１１１１１ 、 １１ＱＮ 、 １１０°′を予
めセレクト設定部１１により設定し、このセレクト値と
マザーボード１のアドレスライン１２１〜１２３のアド
レス値とを比較して、アドレス値がセレクト値と一致し
たときに自己の周辺モジュール３１がアクセスされた旨
の信号１３を出力する。なお、１４はアクセス信号ライ
ンである。
ュールを選択してコマンド信号を送出する手段として、
各周辺モジュール３ｒ 、 ３２ 、・・・にそれぞれ
第３図に示すようなコマンド出力回路１０を付加し、モ
ジュールのセレクト信号を作成して、これにより選択さ
れた周辺モジュールにコマンド信号を送出するものとな
っている。すなわち、上記コマンド出力回路１０は、自
己の周辺モジュール例えば３１を特定するためのセレク
ト値１１１１１ 、 １１ＱＮ 、 １１０°′を予
めセレクト設定部１１により設定し、このセレクト値と
マザーボード１のアドレスライン１２１〜１２３のアド
レス値とを比較して、アドレス値がセレクト値と一致し
たときに自己の周辺モジュール３１がアクセスされた旨
の信号１３を出力する。なお、１４はアクセス信号ライ
ンである。
また、周辺モジュールに対してＣＰＵ２からのコマンド
信号を伝送するデータ出力ライン１５０〜１５７のうち
自己の周辺モジュール３１のコマンド信号を伝送するデ
ータ伝送ライン例えば１５６にゲート回路１６を接続し
、前記アクセス信号１３が「シ」レベルのときに上記ゲ
ート回路１６を開いて、このデータ伝送ライン１５６を
伝送されるコマンド信号を自己の周辺モジュール３１に
出力する。
信号を伝送するデータ出力ライン１５０〜１５７のうち
自己の周辺モジュール３１のコマンド信号を伝送するデ
ータ伝送ライン例えば１５６にゲート回路１６を接続し
、前記アクセス信号１３が「シ」レベルのときに上記ゲ
ート回路１６を開いて、このデータ伝送ライン１５６を
伝送されるコマンド信号を自己の周辺モジュール３１に
出力する。
このように、従来はＣＰＵモジュール２が各周辺モジュ
ール３工、３２・・・に対してコマンド信号を送出する
場合、各周辺モジュール３１．３２ 。
ール３工、３２・・・に対してコマンド信号を送出する
場合、各周辺モジュール３１．３２ 。
・・・ごとにアドレス信号を与えてセレクト値と比較さ
せ、その比較結果の一致によって生じるセレクト信号１
３を受けたことを条件として各周辺モジュール３１ 、
３２ 、・・・にコマンド信号を送出するといった構成
をなしているので、各周辺モジュール３１．３２ 、・
・・ごとにアドレス信号を与えなければならないために
時間がかかり、周辺モジュールの数が多くなるとＣＰＵ
モジュール２が本来の処理を行なうときに制約を受けて
しまい、データの高速処理に不向きなものとなっていた
。
せ、その比較結果の一致によって生じるセレクト信号１
３を受けたことを条件として各周辺モジュール３１ 、
３２ 、・・・にコマンド信号を送出するといった構成
をなしているので、各周辺モジュール３１．３２ 、・
・・ごとにアドレス信号を与えなければならないために
時間がかかり、周辺モジュールの数が多くなるとＣＰＵ
モジュール２が本来の処理を行なうときに制約を受けて
しまい、データの高速処理に不向きなものとなっていた
。
（発明が解決しようとする問題点）
本発明は、このような事情に基いてなされたものであり
、ＣＰＵモジュールが１回アクセスするだけで複数の周
辺モジュールにコマンド信号を送出することができる周
辺モジュールアクセス方式を提供することを目的とする
。
、ＣＰＵモジュールが１回アクセスするだけで複数の周
辺モジュールにコマンド信号を送出することができる周
辺モジュールアクセス方式を提供することを目的とする
。
［発明の構成〕
（問題点を解決するための手段）
本発明は、上記問題点を解決し目的を達成するために、
ＣＰＵモジュールと複数の周辺モジュールとがマザーボ
ードを通してデータの授受を行なう計算■システムにお
いて、航記各周辺モジュールは、予め設定されたセレク
ト設定部のセレクト値と前記ＣＰＵモジュールから出力
された周辺モジュール選択用アドレス信号とを比較し、
この周辺モジュール選択用アドレス信号が前記セレクト
値と一致したとき自己の周辺モジュールがアクセスされ
たと判断し、また前記ＣＰＵモジュールから出力される
共通アドレス信号を受けて前記セレクト設定部のセレク
ト値に対応する出力ゲートを開けて自己周辺モジュール
に対するコマンド信号を上記自己周辺モジュールに送出
し、前記ＣＰＵモジュールによる共通アクセスにより前
記複数の周辺モジュールに対して同時にコマンド信号を
送出するようにしたものである。
ＣＰＵモジュールと複数の周辺モジュールとがマザーボ
ードを通してデータの授受を行なう計算■システムにお
いて、航記各周辺モジュールは、予め設定されたセレク
ト設定部のセレクト値と前記ＣＰＵモジュールから出力
された周辺モジュール選択用アドレス信号とを比較し、
この周辺モジュール選択用アドレス信号が前記セレクト
値と一致したとき自己の周辺モジュールがアクセスされ
たと判断し、また前記ＣＰＵモジュールから出力される
共通アドレス信号を受けて前記セレクト設定部のセレク
ト値に対応する出力ゲートを開けて自己周辺モジュール
に対するコマンド信号を上記自己周辺モジュールに送出
し、前記ＣＰＵモジュールによる共通アクセスにより前
記複数の周辺モジュールに対して同時にコマンド信号を
送出するようにしたものである。
（作用）
このような手段を講じたことにより、ＣＰＵモジュール
から共通アクセス信号が入力されると、各周辺モジュー
ルごとに異なるセレクト設定部の出力に基いて複数のデ
ータラインに設けられるゲートが選択的に開き、当該周
辺モジュールに対してコマンド信号が出力されるので、
ＣＰＵモジュールの１回のアクセスにより複数の周辺モ
ジュールに対して同時にコマンド信号を出力することが
できるようになる。
から共通アクセス信号が入力されると、各周辺モジュー
ルごとに異なるセレクト設定部の出力に基いて複数のデ
ータラインに設けられるゲートが選択的に開き、当該周
辺モジュールに対してコマンド信号が出力されるので、
ＣＰＵモジュールの１回のアクセスにより複数の周辺モ
ジュールに対して同時にコマンド信号を出力することが
できるようになる。
（実施例）
以下、本発明の一実施例について説明する。
なお、計算機システムとしては例えば第２図に示したよ
うな構成のもの、あるいは従来の一般的な構成のものを
使用する。したがって、ここでは計算機システムの、１
成についてその説明を省略し、本発明方式を）前用した
第１図に示すコマンド出力回路について説明する。第１
図において、図示左側は前記マザーボード１に接続され
ている。このマザーボード１に接続するラインとしては
、周辺モジュール選択用アドレスライン２１１〜２１３
、共通アドレスライン２２、ライト信号ライン２３およ
びＣＰＵモジュール２からのコマンド信号を伝送するデ
ータ伝送ライン２４０〜２４７が設けられている。
うな構成のもの、あるいは従来の一般的な構成のものを
使用する。したがって、ここでは計算機システムの、１
成についてその説明を省略し、本発明方式を）前用した
第１図に示すコマンド出力回路について説明する。第１
図において、図示左側は前記マザーボード１に接続され
ている。このマザーボード１に接続するラインとしては
、周辺モジュール選択用アドレスライン２１１〜２１３
、共通アドレスライン２２、ライト信号ライン２３およ
びＣＰＵモジュール２からのコマンド信号を伝送するデ
ータ伝送ライン２４０〜２４７が設けられている。
一方、コマンド出力回路は、各周辺モジュール３ｒ 、
３２ 、・・・ごとに異なるセレクト値を設定するセ
レクト設定部３１、このセレクト設定部３１の出力と各
ライン２１１〜２１３．２２からの信号を比較して自己
の周辺モジュールがアクセスされているか否かを判断す
る自己モジュールアクセス判断手段３２、共通アクセス
であるか否かを判断する共通判断回路３３．共通アクセ
スである旨の信号を受けてゲートオンし、前記セレクト
設定部３１の出力を読取って出力するデコーダなどの動
作制御部３４、およびこの動作制御部３４の出力ライン
に対応してトライステートバッフ７ゲ〜ト（出力ゲート
）が設けられ、前記セレクト設定部３１の出力に基いて
特定の出力ゲートが開いて自己の周辺モジュールに対し
てコマンド信号が出力されるコマンド出力１３５などか
ら構成されている。
３２ 、・・・ごとに異なるセレクト値を設定するセ
レクト設定部３１、このセレクト設定部３１の出力と各
ライン２１１〜２１３．２２からの信号を比較して自己
の周辺モジュールがアクセスされているか否かを判断す
る自己モジュールアクセス判断手段３２、共通アクセス
であるか否かを判断する共通判断回路３３．共通アクセ
スである旨の信号を受けてゲートオンし、前記セレクト
設定部３１の出力を読取って出力するデコーダなどの動
作制御部３４、およびこの動作制御部３４の出力ライン
に対応してトライステートバッフ７ゲ〜ト（出力ゲート
）が設けられ、前記セレクト設定部３１の出力に基いて
特定の出力ゲートが開いて自己の周辺モジュールに対し
てコマンド信号が出力されるコマンド出力１３５などか
ら構成されている。
次に、以上のように構成された計算機システムの動作に
ついて説明する。
ついて説明する。
先ず、個別に各周辺モジュール３１．３２・・・をアク
セスしてデータのリードおよびライトを行なう場合には
、ＣＰＵモジュール２側からマザーボード１のアドレス
ライン２１１〜２１３へ周辺モジュール選択用アドレス
信号が送出されると共に、共通アドレスライン２２には
個別アクセスのために例えばローレベル°゛０′°の個
別判断用信号が送出される。ここで、セレクト設定部３
１の出力とアドレスライン２１１〜２１３のアドレス信
号とがライン毎に比較され、一致したときローレベル信
号が出力される。また、共通アドレスライン２２がロー
レベル信号となっており、これにより論理回路３２１か
らｆ、を自己の周辺モジュールがアクセスされた旨のセ
レクト信号が出力される・かくして、各周辺モジュール
３ｓ 、 ３２ 、・・・においては、このセレクト信
号を受けてデータの読出しまたは書込みが行なわれる。
セスしてデータのリードおよびライトを行なう場合には
、ＣＰＵモジュール２側からマザーボード１のアドレス
ライン２１１〜２１３へ周辺モジュール選択用アドレス
信号が送出されると共に、共通アドレスライン２２には
個別アクセスのために例えばローレベル°゛０′°の個
別判断用信号が送出される。ここで、セレクト設定部３
１の出力とアドレスライン２１１〜２１３のアドレス信
号とがライン毎に比較され、一致したときローレベル信
号が出力される。また、共通アドレスライン２２がロー
レベル信号となっており、これにより論理回路３２１か
らｆ、を自己の周辺モジュールがアクセスされた旨のセ
レクト信号が出力される・かくして、各周辺モジュール
３ｓ 、 ３２ 、・・・においては、このセレクト信
号を受けてデータの読出しまたは書込みが行なわれる。
次に、ＣＰＵモジュール２が複数の周辺モジュ−／［／
３１ 、３２ 、・・・を同時にアクセスしてコマンド
信号を送出する場合には、共通アドレスライン２２にハ
イレベル信号１１１．１１を設定する。そうすると、共
通判断回路３３がそのアドレスライン２２のレベルから
共通アクセスと判断し、動作＄１罪部３４のゲートをオ
ン制御する。これによって、動作制御部３４はセレクト
設定部３１にて設定されたセレクト値を取込んでデコー
ディングし、前記セレクト値に対応する出力ゲートを開
き、この開状態となった出力ゲートを通ってコマンド信
号が伝送される。ここで、各周辺機器モジュール３１
、３２ 、・・・についてはそれぞれ異なるセレクト値
を設定しているので、そのセレクト１１！！に対応した
出）〕ゲートが開き、コマンド信号はそれぞれ異なるデ
ータ伝送ライン２４［１〜２４７を通って各周辺モジュ
ール３１．３２に出力される。なお、この計算機システ
ムは８個の周辺モジュールを設けた例について示してい
る。
３１ 、３２ 、・・・を同時にアクセスしてコマンド
信号を送出する場合には、共通アドレスライン２２にハ
イレベル信号１１１．１１を設定する。そうすると、共
通判断回路３３がそのアドレスライン２２のレベルから
共通アクセスと判断し、動作＄１罪部３４のゲートをオ
ン制御する。これによって、動作制御部３４はセレクト
設定部３１にて設定されたセレクト値を取込んでデコー
ディングし、前記セレクト値に対応する出力ゲートを開
き、この開状態となった出力ゲートを通ってコマンド信
号が伝送される。ここで、各周辺機器モジュール３１
、３２ 、・・・についてはそれぞれ異なるセレクト値
を設定しているので、そのセレクト１１！！に対応した
出）〕ゲートが開き、コマンド信号はそれぞれ異なるデ
ータ伝送ライン２４［１〜２４７を通って各周辺モジュ
ール３１．３２に出力される。なお、この計算機システ
ムは８個の周辺モジュールを設けた例について示してい
る。
このように、本実施例によれば、ＣＰＵモジュール２の
１回のアクセスにより複数の周辺モジュール３１ 、３
２ 、・・・に対して同時にコマンド信号を出力するこ
とができる。したがって、周辺モジュールの数が多くて
もＣＰ（Ｊモジュールが本来の処理に影響を与えること
なく各周辺モジュールにコマンド信号を出力できる。
１回のアクセスにより複数の周辺モジュール３１ 、３
２ 、・・・に対して同時にコマンド信号を出力するこ
とができる。したがって、周辺モジュールの数が多くて
もＣＰ（Ｊモジュールが本来の処理に影響を与えること
なく各周辺モジュールにコマンド信号を出力できる。
なお、本発明は前記実施例に限定されるものではない。
例えば、前記実施例では８ビツト系のＣＰＵについて説
明したが、１６ピツト、３２ビット系のＣＰＵについて
も同様に適用できる。このほか、本発明の要旨を逸脱し
ない節回で種々変形実施可能であるのは勿論である。
明したが、１６ピツト、３２ビット系のＣＰＵについて
も同様に適用できる。このほか、本発明の要旨を逸脱し
ない節回で種々変形実施可能であるのは勿論である。
［発明の効果］
以上詳述したように、本発明によれば、ＣＰＵモジュー
ルが１回アクセスするだけで複数の周辺モジュールにコ
マンド信号を送出することができる周辺モジュールアク
セス方式を提供できる。
ルが１回アクセスするだけで複数の周辺モジュールにコ
マンド信号を送出することができる周辺モジュールアク
セス方式を提供できる。
第１図は本発明方式の要旨に係わるコマンド出力回路の
構成図、第２図は計算機システムの概略図、第３図は従
来方式を適用したコマンド出力回路の構成図である。 １・・・マザーボード、２・・・ＣＰＵモジュール、３
１．３２ 、・・・ ・・・周辺モジュール、３１・・
・セレクト設定部、３２・・・自己モジュールアクセス
判断手段、３３・・・共通判断回路、３４・・・動作制
御部、３５・・・コマンド出力部。 出願人代理人 弁理士 鈴江武彦 正２ 第１図 第２図 第３図
構成図、第２図は計算機システムの概略図、第３図は従
来方式を適用したコマンド出力回路の構成図である。 １・・・マザーボード、２・・・ＣＰＵモジュール、３
１．３２ 、・・・ ・・・周辺モジュール、３１・・
・セレクト設定部、３２・・・自己モジュールアクセス
判断手段、３３・・・共通判断回路、３４・・・動作制
御部、３５・・・コマンド出力部。 出願人代理人 弁理士 鈴江武彦 正２ 第１図 第２図 第３図
Claims (1)
- ＣＰＵモジュールと複数の周辺モジュールとがマザーボ
ードを通してデータの授受を行なう計算機システムにお
いて、前記各周辺モジュールは、予め設定されたセレク
ト設定部のセレクト値と前記ＣＰＵモジュールから出力
された周辺モジュール選択用アドレス信号とを比較し、
この周辺モジュール選択用アドレス信号が前記セレクト
値と一致したとき自己の周辺モジュールがアクセスされ
たと判断する自己モジュールアクセス判断手段と、前記
ＣＰＵモジュールから出力される共通アドレス信号を受
けて前記セレクト設定部のセレクト値に対応する出力ゲ
ートを開けて自己周辺モジュールに対するコマンド信号
を上記自己周辺モジュールに送出する共通アクセス手段
とを有し、前記ＣＰＵモジュールによる共通アクセスに
より前記複数の周辺モジュールに対して同時にコマンド
信号を送出するようにしたことを特徴とする周辺モジュ
ールアクセス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6991486A JPS62226359A (ja) | 1986-03-28 | 1986-03-28 | 周辺モジユ−ルアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6991486A JPS62226359A (ja) | 1986-03-28 | 1986-03-28 | 周辺モジユ−ルアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62226359A true JPS62226359A (ja) | 1987-10-05 |
Family
ID=13416434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6991486A Pending JPS62226359A (ja) | 1986-03-28 | 1986-03-28 | 周辺モジユ−ルアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62226359A (ja) |
-
1986
- 1986-03-28 JP JP6991486A patent/JPS62226359A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5359717A (en) | Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface | |
| US5408627A (en) | Configurable multiport memory interface | |
| JPS6242306B2 (ja) | ||
| JPS6246025B2 (ja) | ||
| US5408612A (en) | Microprocessor system for selectively accessing a processor internal register when the processor has control of the bus and partial address identifying the register | |
| US5692161A (en) | Method and apparatus for operating a microcomputer in an emulation mode to access an external peripheral | |
| CA1252573A (en) | Dual bus system | |
| JPS62226359A (ja) | 周辺モジユ−ルアクセス方式 | |
| GB2119977A (en) | Microcomputer systems | |
| JPH0227696B2 (ja) | Johoshorisochi | |
| JP2680208B2 (ja) | メモリアクセス制御装置 | |
| JPH0460260B2 (ja) | ||
| JP2546901B2 (ja) | 通信制御装置 | |
| JPS59173828A (ja) | デ−タ処理システム | |
| JPH05250310A (ja) | データ処理装置 | |
| JP2882202B2 (ja) | マルチポートアクセス制御回路 | |
| JPS608949A (ja) | 汎用インタ−フエ−スバスアナライザ | |
| SU1591030A2 (ru) | Устройство для сопряжения двух электронно-вычислительных машин | |
| KR960007835B1 (ko) | 다중 프로세서의 공통 메모리 억세스 장치 | |
| KR970007156Y1 (ko) | 데이타 입출력장치의 엑세스 시간 제어회로 | |
| JPH01234962A (ja) | バス制御方式 | |
| JPH039453A (ja) | データ転送制御装置 | |
| JPS60116049A (ja) | メモリアクセス制御方式 | |
| KR960042391A (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
| JPH08235054A (ja) | 共有メモリ |