KR970007156Y1 - 데이타 입출력장치의 엑세스 시간 제어회로 - Google Patents

데이타 입출력장치의 엑세스 시간 제어회로 Download PDF

Info

Publication number
KR970007156Y1
KR970007156Y1 KR92009728U KR920009728U KR970007156Y1 KR 970007156 Y1 KR970007156 Y1 KR 970007156Y1 KR 92009728 U KR92009728 U KR 92009728U KR 920009728 U KR920009728 U KR 920009728U KR 970007156 Y1 KR970007156 Y1 KR 970007156Y1
Authority
KR
South Korea
Prior art keywords
address
data
signal
setup time
register
Prior art date
Application number
KR92009728U
Other languages
English (en)
Other versions
KR940001732U (ko
Inventor
이쌍수
Original Assignee
이헌조
Lg전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, Lg전자 주식회사 filed Critical 이헌조
Priority to KR92009728U priority Critical patent/KR970007156Y1/ko
Publication of KR940001732U publication Critical patent/KR940001732U/ko
Application granted granted Critical
Publication of KR970007156Y1 publication Critical patent/KR970007156Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음.

Description

데이타 입출력장치의 엑세스 시간 제어회로
제1도는 종래 데이타 출력장치의 엑세스 시간 제어회로의 블럭도.
제2도는 제1도에 있어서, 각부의 신호파형도.
제3도는 본 고안 데이타 입출력장치의 엑세스 시간 제어회로의 블럭도.
제4도는 제3도에 있어서, M개의 I/O 디바이스 접속시 어드레스셋업 시간제어부의 구성도.
제5도는 제3도에 있어서, 8개의 I/O 디바이스 접속시 어드레스셋업 시간제어부의 구성도.
제6도는 제3도 내지 제5도에 따른 각부의 신호파형도.
제7도는 제3도에 있어서, 일부 I/O 디바이스 제어시 어드레스셋업 시간제어부의 구성도.
제8도는 제7도에 따른 각부의 신호파형도.
*도면의 주요 부분에 대한 부호의 설명*
1,10 : 어드레스레지스터스2,20 : 어드레스변환부
3,30 : 어드레스상태점검부3-1,31 : 어드레스영역점검부
3-2,32 : 어드레스순서점검부3-3,33 : 프로토콜점검부
4,40 : 제어로직부5,50 : 데이타레지스터
6,60 : 데이타전송부70 : 어드레스셋업시간제어부
71 : 셋업시간레지스터72 : 셋업시간비교제어부
73 : 멀티플렉서
본 고안은 데이타 입출력 제어기(I/O Device Controller 이하, IOC)의 엑세스 시간 제어에 관한 것으로, 특히 각 데이타 입출력 장비(I/O Device)의 엑세스 시간을 제어하여 리드신호 및 라이트신호를 발생시키고 많은 데이타 입출력 장비를 접속할 수 있는 데이타 입출력장치의 엑세스 시간 제어회로에 관한 것이다.
제1도는 종래 데이타 입출력장치의 엑세스 시간 제어회로의 블럭도로서 이에 도시한 바와 같이, 시스템 버스에서 어드레스(ADD), 처리타입 및 크기에 따른 데이타(TYP),(SIZE)를 입력받아 저장하는 어드레스레지스터(1)와, 이 어드레스레지스터(1)의 출력을 점검하여 정상상태인지 판별하는 어드레스상태점검부(3)와, 상기 어드레스레지스터(1)의 어드레스를 입출력 버스의 어드레스(IO-ADD)로 변환하는 어드레스변환부(2)와, 상기 어드레스상태점검부(3)의 출력을 입력받아 제어신호(ACK), (IO-CS), (WR), (RD)를 출력하는 제어로직부(4)와, 시스템 버스의 데이타(D)을 저장하는 데이타레지스터(5)와, 이 데이타레지스터(5)의 데이타(D)를 I/O 버스에 맞게 분할하여 데이타(IO-D)를 출력하는 데이타전송부(6)로 구성된 것으로, 상기 어드레스상태점검부(3)는 어드레스를 디코딩하여 입출력 제어기에서 어떤 어드레스 영역에 속하는지 점검하는 어드레스영역점검부(3-1)와, 어드레스의 입력순서가 정상인지 점검하는 어드레스순서점검부(3-2)와, 처리타입 및 크기가 정상인지 점검하는 프로토콜점검부(3-3)로 구성된다.
상기 데이타레지스터(5)와 데이타전송부(6)는 시스템 버스와 I/O 버스간에 양방향으로 데이타를 전송한다.
이와 같이 구성한 종래 회로의 동작과정을 제2도 각부의 신호파형도를 참조하여 설명하면 다음과 같다.
먼저, 제2도 (가)에 도시한 클럭(CLK)에 따라 시스템 버스에서 어드레스(ADD), 데이타(D), 처리타입데이타(TYP) 및 처리크기데이타(SIZE)가 입력할 때 어드레스레지스터(1)는 제2도 (나)에 도시한 어드레스스트로브신호(AS)가 저전위가 된 후 상기 어드레스(ADD), 처리타입(TYP) 및 처리크기(SIZE)를 저장하고 데이타레지스터(5)는 상기 데이타(D)를 저장한다.
이때, 어드레스상태점검부(3)는 어드레스레지스터(1)의 어드레스(ADD)를 디코딩하여 어드레스영역점검부(3-1)에서 입출력 제어기의 어드레스 영역에 속하는지 조사하고 어드레스순서점검부(3-2)에서 어드레스(ADD)가 바른 순서로 입력되었는지 점검하여 프로토콜 점검부(3-3)에서 데이타 입출력시 처리타입데이타(TYP) 및 처리크기데이타(SIZE)가 정상인지 점검한다.
이에 따라, 어드레스상태점검부(3)에서 어드레스(ADD) 및 처리프로토콜이 정상으로 판별되면 어드레스변환부(2)는 어드레스레지스터(1)에 저장된 어드레스(ADD)를 입력받아 제2도 (다)에 도시한 바와 같은 어드레스(I.O-ADD)로 변환하여 I/O 버스에 출력하고 데이타전송부(6)는 데이타레지스터(5)의 데이타(D)를 제2도(마)에 도시한 바와 같은 데이타(IO-D)로 변환하여 I/O 버스에 출력한다.
따라서, 제어로직부(4)에서 어크놀리지신호(ACK)를 시스템 버스에 출력하고 I/O 버스에 제2도 (라)에 도시한 셀렉트신호()를 출력하여 I/O 디바이스를 선택한 후 제2도 (바)에 도시한 바와 같이 라이트신호()를 인에이블시키면 해당어드레스(I.O-ADD)에 전송데이타(IO-D)가 전송된다.
또한, I/O 디바이스에서 데이타(D)를 읽기 위해 시스템 버스에서 어드레스(ADD)를 출력하여 어드레스레지스터(1)를 통해 어드레스상태점검부(3)에서 점검하고 제어로직부(4)에서 셀렉트신호()를 인에이블시킨 후 제2도 (사)에 도시한 바와 같이 리드신호()를 인에이블시키면 데이타전송부(7)는 선택된 I/O 디바이스에서 제2도 (아)에 도시한 바와 같이 데이타(IO-D)를 읽어 데이타전송부(6)를 통해 시스템에서 처리할 수 있는 데이타로 변환하여 데이타레지스터(5)를 통해 시스템 버스에 전송한다.
그러나, 이와 같은 종래회로는 제2도 (바),(사)에 도시한 바와 같이 구간(A),(B)에서 라이트신호(WR)와 리드신호(RD)에 대한 어드레스셋업시간이 특정값으로 고정되어 있다. 즉, 구간 (A),(B)동안 시스템 클럭의 수가 고정되어 있으므로 IOC에 여러개의 I/O 디바이스를 접속하여 사용할 때 정상적인 동작을 위해 가장 긴 어드레스셋업시간을 갖는 I/O 디바이스를 기준으로 하여 설계하여야 한다.
따라서, 전체 시스템의 IOC의 엑세스 시간이 증가되어 처리속도가 저하되고, 성능이 향상되어 어드레스셋업시간이 더 짧아진 I/O 디바이스를 사용하여도 처리속도의 향상은 없으며, IOC가 보장하는 어드레스셋업시간 보다 긴 엑세스 시간을 갖는 I/O 디바이스는 제어할 수 없을 뿐 아니라 시스템 클럭을 바뀐 경우 IOC에서 보장하는 복귀시간(Recovery time)이 변하므로 오동작하는 문제점이 있었다.
본 고안은 이러한 문제점을 감안하여 레지스터에 각 I/O 디바이스의 최소 어드레스셋업시간을 저장하고 각 I/O 디바이스 엑세스시IOC(I/O device Controller)에 의해 각 I/O 디바이스의 리드신호 또는 라이트신호의 어드레스셋업시간이 레지스터에 프로그램된 최소 어드레스셋업시간을 만족하도록 제어하는 데이타 입출력 제어기의 엑세스 시간 제어회로를 안출한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제3도는 본 고안 데이타 입출력장치의 엑세스 시간 제어회로의 블럭도로서 이에 도시한 바와 같이, 시스템 버스의 어드레스(ADD), 처리타입데이타(TYP) 및 처리크기데이타(SIZE)를 일시저장하는 어드레스레지스터(10)와, 이 어드레스레지스터(10)의 어드레스(ADD)를 디코드하여 어드레스(ADD)가 IOC의 어드레스영역에 속하는지 점검하고 상기 어드레스(ADD)가 순서대로 입력되었는지 점검함과 아울러 프로토콜에 따른 처리타입(TYP) 및 처리크기(SIZE)가 정상인지 점검하는 어드레스상태점검부(30)와, 상기 어드레스레지스터(10)의 어드레스(ADD)를 변환하여 입출력어드레스(IO-ADD)로 출력하는 어드레스변환부(20)와, 상기 어드레스상태점검부(30)의 상태점검신호(TTS)가 인에이블되면 제어신호 (IO-CS),(WR),(RD)를 출력하여 시스템의 동작을 제어하는 제어로직부(40)와, 시스템 버스의 데이타(D)를 일시저장하는 데이타레지스터(50)와, 이 데이타레지스터(50)의 데이타(D)를 크기에 따라 분할하여 I/O 버스에 출력하는 데이타전송부(60)와, 각 I/O 디바이스의 어드레스셋업시간을 저장하고 상기 제어로직부(40)의 출력(WR),(RD)의 어드레스셋업시간을 시스템 클럭(CLK)으로 계산하고 상기 I/O 디바이스의 어드레스셋업시간과 비교하여 엑세스 시간을 제어하는 어드레스셋업시간제어부(70)로 구성한 것으로, 상기 어드레스상태점검부(30)는 제1도의 종래회로와 동일하게 어드레스영역점검부(31), 어드레스순서점검부(32) 및 프로토콜점검부(33)로 구성하고, 상기 어드레스셋업시간제어부(70)는 각 I/O 디바이스의 최소어드레스셋업시간을 시스템 클럭의 수로 환산하여 각 I/O 디바이스에 할당된 비트에 저장하는 셋업시간레지스터(71)와, 이 셋업시간레지스터(71)의 출력을 선택신호(SEL)에 따라 선택출력하는 멀티플렉서(73)와, 제어로직부(40)의 리드신호(RD) 및 라이트신호(WR)의 셋업시간을 시스템 클럭(CLK)으로 환산하여 상기 셋업시간레지스터(71)의 출력과 비교하여 최소 어드레스셋업시간을 만족하면 어드레스스트로브신호(AS-OK)를 상기 제어로직부(40)에 출력하는 셋업시간비교제어부(72)로 구성한다.
이와 같이 구성한 본 고안 데이타 입출력장치의 엑세스 시간 제어회로의 작용 및 효과를 제4도 M개의 I/O 디바이스 접속시 어드레스셋업시간제어부의 구성도, 제5도 8개의 I/O 디바이스접속시 어드레스셋업시간제어부의 구성도, 제6도 제3도 내지 제5도에 따른 각부의 신호파형도, 제7도 일부 I/O 디바이스 제어시 어드레스셋업시간제어부의 구성도, 제8도 제7도에 따른 각부의 파형도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 시스템과 M개의 I/O 디바이스를 인터페이스시킬 경우 어드레스셋업시간제어부(70)의 셋업시간레지스터(71)에 각 I/O 디바이스의 최소 어드레스셋업시간을 시스템 클럭(CLK)의 수로 환산하여크기의 해당 비트에 저장한다.
여기서, N은 셋업시간레지스터(71)의 총 비트수로서비트인 레지스터를 M개 접속하여 생성한다.
이때, 제6도 (가)에 도시한 바와 같이 시스템 클럭(CLK)에 따라 시스템 버스에 어드레스(ADD), 데이타(D), 처리타입과 처리크기에 대한 데이타(TYP),(SIZE)가 입력할 때 인에이블된 어드레스스트로브신호(AS)를 입력받은 어드레스레지스터(10)는 상기 어드레스(ADD), 처리타입데이타(TYP) 및 처리크기데이타(SIZE)를 일시 저장하여 출력하고 제어로직부(10)의 데이타제어신호(D-Ctl)를 입력받은 데이타레지스터(50)는 상기 데이타(D)를 일시저장하여 출력한다.
따라서, 어드레스레지스터(10)의 어드레스(ADD)를 디코딩한 어드레스상태점검부(30)는 어드레스영역점검부(31)에서 상기 어드레스(ADD)가 IOC의 어드레스 영역에 속하는지 점검하여 해당 영역의 어드레스일 경우 어드레스 영역판별신호(AMH)를 인에이블시키고 어드레스순서점검부(32)에서 저장된 어드레스(ADD)가 바른 순서로 입력되었는지 점검하여 바른 순서이면 어드레스순서판별신호(AHA)를 인에이블시키면 프로토콜점검부(33)는 상기 어드레스정렬점검부(32)의 인에이블된 어드레스순서판별신호(AHA)를 입력받아 상기 어드레스레지스터(10)에 저장된 처리타입데이타(TYP)와 처리크기데이타(SIZE)를 점검하여 정상적으로 처리할 수 있는지 점검한 후 정상이면 프로토콜판별신호(TTS)를 제어로직부(40)에 출력한다.
또한, 어드레스변환부(20)는 어드레스레지스터(10)의 저장어드레스(ADD)를 제6도 (다)에 도시한 바와 같은 어드레스(IO-ADD)로 변환하여 I/O 버스에 출력하고 데이타전송부(60)는 제어로직부(40)의 데이타제어신호(D-Ctl)에 따라 데이타레지스터(50)의 데이타(D)를 I/O 디바이스의 데이타라인에 입력되게 분할처리하여 데이타(IO-D)로 I/O 버스로 출력한다.
그리고, 제어로직부(40)는 I/O 디바이스를 선택하기 위해 제6도 (라)에 도시한 바와 같이 선택신호(IO-CS)를 인에이블시켜 I/O 버스에 출력한 후 제6도 (사)에 도시한 바와 같이 라이트신호(WR)를 인에이블시켜 제6도 (마)에 도시한 바와 같이 데이타전송부(60)의 데이타(IO-D)를 어드레스(IO-ADD)에 해당하는 I/O 디바이스에 전송한다.
이때, 어드레스셋업시간제어부(70)의 셋업시간비교제어부(72)는 제어로직부(40)의 라이트신호(WR)를 검출하여 시스템 클럭(CLK)의 수로 환산한 후 선택신호(SEL)가 입력한 멀티플렉서(73)를 통해 입력한 셋업시간레지스터(71)에 저장된 최소 어드레스셋업시간과 비교하여 만족하면 제6도 (바)에 도시한 바와 같이 어드레스스트로브신호(AS-OK)를 인에이블시킨다.
반대로, I/O 디바이스의 데이타(IO-D)를 읽을 경우 시스템 버스의 데이타(D) 전송시와 동일하게 어드레스변환부(20)에서 어드레스(IO-ADD)를 출력시키고 제어로직부(40)에서 제6도 (라)에 도시한 바와 같이 선택신호(IO-CS)를 인에이블시켜 임의의 I/O 디바이스를 선택한 후 제6도 (아)에 도시한 바와 같이 리드신호(RD)를 인에블시켜 데이타전송부(60)로 제6도 (자)에 도시한 바와 같이 데이타(IO-D)를 입력시킨다.
이때, 셋업시간비교제어부(72)는 셀렉트신호(SEL)에 의해 멀티플렉서(73)을 통해 셋업시간레지스터(71)에 저장된 임의의 I/O 디바이스의 최소 어드레스셋업시간을 입력받고 제어로직부(40)의 리드신호(RD)을 검출하여 시스템 클럭(CLK)의 수로 환산한 후 비교하여 상기 최소 어드레스셋업시간을 만족하면 제6도 (바)에 도시한 바와 같이 어드레스스트로브신호(AS-OK)를 인에이블시킨다.
제5도는 본 고안 실시예로서 제6도 (사),(아)에 도시한 바와 같이 라이트신호(WR)와 리드신호(RD)의 복귀시간(Recovery Time)이 구간 (A),(B)에서 만족할 때 8개의 I/O 디바이스를 시스템 버스에 접속시킬 경우로서 셋업시간레지스터(71)의 총 비트수는 32비트이고 각 I/O 디바이스에 4비트씩 할당하여 최소 어드레스셋업시간을 저장하고 제어로직부(40)의 제어신호에 따라 시스템의 데이타(D) 또는 I/O 디바이스의 데이타(IO-D)를 전송한다.
여기서, 셋업시간레지스터(71)에 저장되는 최소 어드레스시간은 아래의 표 1)와 같이 시스템 클럭(CLK)의 수에 따라 비트(SA3-SA0) 값으로 환산하여 저장한다.
[표 1]
이때, 임의의 I/O 디바이스를 선택하기 위해 아래 표 2)와 같은 임의의 3비트인 선택신호(SEL)의 값을 멀티플렉서(73)에 입력시킴으로써 셋업시간레지스터(71)의 출력(K0-K7)중 하나를 선택하여 셋업시간비교제어부(72)에 출력한다.
[표 2]
한편, 라이트신호(WR), 리드신호(RD)의 어드레스셋업시간에 대한 제한조건이 없는 I/O 디바이스와 제한조건이 있는 I/O 디바이스가 혼합된 경우 제7도에 도시한 바와 같이 구성한다.
이때, 셋업시간레지스터(71)의 비트(20-27)을 4비트씩 분할하여 I/O 디바이스(#5),(#6)의 최소 어드레스셋업시간을 시스템 클럭의 수로 환산하여 저장하고 시스템 버스의 데이타(D) 또는 I/O 디바이스의 데이타(IO-D)의 전송시 상기 I/O 디바이스(#5),(#6)이 선택할 경우 2×1 멀티플렉서(73)에 아래 표 3)와 같이 선택신호(SEL)를 입력시킨다.
[표 3]
따라서, 최소 어드레스셋업시간을 제한하여 제8도 (마)에 도시한 바와 같이 셋업시간비교제어부(72)는 선택신호(SEL)에 따라 멀티플렉서(73)로 셋업시간레지스터(71)에서 최소 어드레스셋업시간을 입력받고 제8도 (사)에 도시한 바와 같이 제어로직부(40)의 라이트신호(WR)를 검출한 후 복귀시간(Recovery Time)을 시스템 클럭으로 계수하여 비교하며 제8도 (바)에 도시한 바와 같이 어드레스스트로브신호(AS-OK)는 항상 저전위로 상기 제어로직부(40)에 출력한다.
또한, 최소 어드레스셋업시간을 제한하여 제8도 (차)에 도시한 바와 같은 I/O 디바이스의 데이타(IO-D)를 입력받는 경우 셋업시간비교제어부(72)는 선택신호(SEL)에 의해 멀티플렉서(73)로 선택한 셋업시간레지스터(71)의 최소 어드레스셋업시간을 입력받고 제8도 (자)에 도시한 바와 같은 제어로직부(40)의 리드신호(RD)의 인에이블 상태를 검출한 후 다시 인에이블되는 복귀시간(Recovery Time)을 시스템 클럭으로 환산하여 비교하며 어드레스스트로브신호(AS-OK)는 제8도 (아)에 도시한 바와 같이 항상 저전위로 상기 제어로직부(40)에 출력한다.
즉, 리드신호(RD) 또는 라이트신호(WR)의 최소 어드레스셋업시간을 제어할 필요없이 복귀시간(Recovery Time)을 계수하여 비교함으로써 I/O 디바이스를 제어하여 데이타(D),(IO-D)의 전송을 수행한다.
상기에서 상세히 설명한 바와 같이 본 고안 데이타 입출력장치의 셋업시간제어회로는 IOC(I/O Device Controller)로 I/O 디바이스를 제어할 때 동작중인 I/O 디바이스의 특성에 따라 어드레스셋업시간을 가변적으로 제어함으로 다수개의 I/O 디바이스와 데이타 송수신을 수행할 때 엑세스 시간을 줄일 수 있고 I/O 디바이스의 성능이 향상되어 최소 어드레스셋업시간이 더 짧아진 경우에도 셋업시간레지스터의 값만을 재저장함으로 모든 I/O 디바이스를 제어할 수 있으며 시스템 클럭이 바뀐 경우 주기에 따라 어드레스셋업시간을 다시 환산하여 저장함으로써 IOC의 처리속도를 향상시킬 뿐 아니라 많은 I/O 디바이스를 간편하게 제어할 수 있는 효과가 있다.

Claims (4)

  1. 어드레스스트로브신호(AS)가 인에이블되면 시스템 버스의 어드레스(ADD), 처리타입데이타(TYP) 및 처리크기데이타(SIZE)를 일시저장하는 어드레스레지스터(10)외, 이 데이타레지스터(50)의 어드레스(ADD)를 I/O 버스의 어드레스(IO-ADD)로 변환하는 어드레스변환부(20)와, 상기 어드레스레지스터(10)의 어드레스(ADD)를 디코딩하여 어드레스영역, 어드레스(ADD)의 입력순서, 처리타입데이타(TYP) 및 처리크기데이타(SIZE)가 정상인지 점검하는 어드레스상태점검부(30)와, 이 어드레스상태점검부(30)의 프로토콜판별신호(TTS)가 인에이블되면 I/O 버스에 선택신호(IO-CS), 라이트신호(WR) 또는 리드신호(RD)를 출력하는 제어로직부(40)와, 이 제어로직부(40)의 데이타제어신호(D-Ctl)에 따라 시스템 버스의 데이타(D)를 저장하는 데이타레지스터(50)와, 상기 제어로직부(40)의 데이타제어신호(D-Ctl)에 따라 상기 데이타레지스터(50)의 데이타(40)와 I/O 버스의 데이타(IO-D)를 양방향으로 전송하는 데이타전송부(60)와, 상기 제어로직부(40)의 라이트신호(WR) 또는 리드신호(RD)를 검출하여 시스템 클럭의 수로 환산한 후 I/O 디바이스의 최소 어드레스셋업시간과 비교하여 만족하면 어드레스스트로브신호(AS-OK)를 인에이블시켜 상기 제어로직부(40)에 출력하는 어드레스셋업시간제어부(70)로 구성한 것을 특징으로 하는 데이타 입출력장치의 엑세스 시간 제어회로.
  2. 제1항에 있어서, 어드레스셋업시간제어부(70)는 각 I/O 디바이스의 특성에 따른 최소 어드레스셋업시간을 시스템 클럭의 수로 환산하여 저장하는 셋업시간레지스터(71)와, 선택신호(SEL)에 따라 상기 셋업시간레지스터(71)에서 임의의 비트(Ki)를 선택출력하는 멀티플렉서(73)와, 이 멀티플렉서(73)의 출력(Ki)과 제어로직부(40)의 라이트신호(WR) 또는 리드신호(RD)를 시스템 클럭으로 환산한 값을 비교하여 만족하면 어드레스스트로브신호(AS-OK)를 인에이블시키는 셋업시간비교제어부(72)로 구성한 것을 특징으로 하는 데이타 입출력장치의 엑세스 시간 제어회로.
  3. 제2항에 있어서, 셋업시간레지스터(71)는비트인 레지스터를 M개 직렬접속하고 각 출력(K0-KM-1)을 멀티플렉서(73)에 접속하여 구성한 것을 특징으로 하는 데이타 입출력장치의 엑세스 시간 제어회로.
  4. 제2항에 있어서, 셋업시간비교제어부(72)는 일부 I/O 디바이스를 제어하여 최소 어드레스셋업시간을 제어할 필요가 없을 경우 어드레스스트로브신호(AS-OK)를 항상 인에이블시킨 상태에서 제어로직부(40)의 라이트신호(WR) 또는 리드신호(RD)의 복귀시간(Recovery)을 시스템 클럭의 수로 환산하여 멀티플렉서(73)의 출력과 비교하고 I/O 디바이스의 엑세스 시간을 제어하도록 구성한 것을 특징으로 하는 데이타 입출력장치의 엑세스 시간 제어회로.
KR92009728U 1992-06-02 1992-06-02 데이타 입출력장치의 엑세스 시간 제어회로 KR970007156Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92009728U KR970007156Y1 (ko) 1992-06-02 1992-06-02 데이타 입출력장치의 엑세스 시간 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92009728U KR970007156Y1 (ko) 1992-06-02 1992-06-02 데이타 입출력장치의 엑세스 시간 제어회로

Publications (2)

Publication Number Publication Date
KR940001732U KR940001732U (ko) 1994-01-03
KR970007156Y1 true KR970007156Y1 (ko) 1997-07-19

Family

ID=19334212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92009728U KR970007156Y1 (ko) 1992-06-02 1992-06-02 데이타 입출력장치의 엑세스 시간 제어회로

Country Status (1)

Country Link
KR (1) KR970007156Y1 (ko)

Also Published As

Publication number Publication date
KR940001732U (ko) 1994-01-03

Similar Documents

Publication Publication Date Title
JP3992871B2 (ja) 同期ランダムアクセスメモリのアクセス方法
US3470542A (en) Modular system design
US5524112A (en) Interface apparatus for transferring k*n-bit data packets via transmission of K discrete n-bit parallel words and method therefore
US4575796A (en) Information processing unit
KR970007156Y1 (ko) 데이타 입출력장치의 엑세스 시간 제어회로
US5402430A (en) Parity inversion test system
US5818789A (en) Device and method for memory access
JPH0218639A (ja) モジュール式メモリ
US5555560A (en) Request cancel system for cancelling a second access request having the same address as a first access request
JP2849804B2 (ja) メモリーアクセスのインターフェイス回路及びメモリーアクセスの方法
JPH05250310A (ja) データ処理装置
JPS6079445A (ja) 記憶制御装置
KR19980083459A (ko) 데이터버스 사이즈 조정 장치
KR0168832B1 (ko) 반도체기억장치
JPH05181784A (ja) データ転送装置
KR20050067324A (ko) 마스터/슬레이브 디바이스간의 인터페이스 장치 및 그 방법
JPH04101249A (ja) ビジーチェック方式
JPS62229452A (ja) 周辺モジユ−ルアクセス方式
JPS62226359A (ja) 周辺モジユ−ルアクセス方式
JPH02142223A (ja) パリティチェック方式
JPH02306725A (ja) コード変換方法及びその装置
JPS63142446A (ja) アドレス生成方式
JPH05298179A (ja) メモリ制御システム
JPH04358239A (ja) メモリ装置
JPH03223950A (ja) バス変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010314

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee