JPS62174956A - プラスチツク・モ−ルド型半導体装置 - Google Patents
プラスチツク・モ−ルド型半導体装置Info
- Publication number
- JPS62174956A JPS62174956A JP61017038A JP1703886A JPS62174956A JP S62174956 A JPS62174956 A JP S62174956A JP 61017038 A JP61017038 A JP 61017038A JP 1703886 A JP1703886 A JP 1703886A JP S62174956 A JPS62174956 A JP S62174956A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- metal frame
- light
- transmitting window
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004033 plastic Substances 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 abstract description 11
- 239000011347 resin Substances 0.000 abstract description 7
- 229920005989 resin Polymers 0.000 abstract description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 5
- 239000000956 alloy Substances 0.000 abstract description 3
- 229910045601 alloy Inorganic materials 0.000 abstract description 3
- 239000005388 borosilicate glass Substances 0.000 abstract description 2
- 239000004859 Copal Substances 0.000 abstract 1
- 241000782205 Guibourtia conjugata Species 0.000 abstract 1
- 230000000712 assembly Effects 0.000 abstract 1
- 238000000429 assembly Methods 0.000 abstract 1
- 238000010276 construction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 19
- 238000010438 heat treatment Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 238000001444 catalytic combustion detection Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910000833 kovar Inorganic materials 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000010137 moulding (plastic) Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/18—Circuits for erasing optically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
通常のＥＰＲＯＭ、ＣＣＤ等は光透過性窓を封着せるセ
ラミック・キャップと同じくセラミックよりなるベース
とがリードフレームを挟んで封着せれたサーディツプ（
Ｃａｒ−Ｄｉｐ）構造が主として使用されている。本発
明はプラスチック・モールド手法を適用し、半導体チッ
プに面する領域に環状の金属枠に封着された光透過性窓
を設け、その他の領域を全面プラスチックで埋込むこと
により低価格化と作業性の改善を図ったＥＰＲＯＭとＣ
ＣＤの構造を述べる。
ラミック・キャップと同じくセラミックよりなるベース
とがリードフレームを挟んで封着せれたサーディツプ（
Ｃａｒ−Ｄｉｐ）構造が主として使用されている。本発
明はプラスチック・モールド手法を適用し、半導体チッ
プに面する領域に環状の金属枠に封着された光透過性窓
を設け、その他の領域を全面プラスチックで埋込むこと
により低価格化と作業性の改善を図ったＥＰＲＯＭとＣ
ＣＤの構造を述べる。
本発明は、プラスチック・モールド型半導体装置の構造
に関する。
に関する。
ＥＰＲＯＭやＣＣＤパッケージは、その特性上から光透
過性の窓をチップ上の外囲器に設けることが必要で、こ
のパッケージの信頼性を保持するためセラミック構造、
即ちサーディツプ（Ｃｅｒ −Ｄｉｐ）構造が主として
用いられている。
過性の窓をチップ上の外囲器に設けることが必要で、こ
のパッケージの信頼性を保持するためセラミック構造、
即ちサーディツプ（Ｃｅｒ −Ｄｉｐ）構造が主として
用いられている。
セラミック部品は、モールド材料に比して部品費用が著
しく高価であり、更に封着には加熱炉を通すことが必要
で作業性が悪く、通常のＩＣパソケージに使用されてる
プラスチック・モールド手法の適用が要望されている。
しく高価であり、更に封着には加熱炉を通すことが必要
で作業性が悪く、通常のＩＣパソケージに使用されてる
プラスチック・モールド手法の適用が要望されている。
一般に広く使用されているセラミック型のＥＦＲＯＭの
構造を簡単に説明する。
構造を簡単に説明する。
第２図はその構造の断面図を示す。工はセラミック・ベ
ース、２はセラミック・キャップ、３はリードフレーム
、４は半導体チップ、５は光透過性窓、６はボンディン
グ・ワイヤを示す。
ース、２はセラミック・キャップ、３はリードフレーム
、４は半導体チップ、５は光透過性窓、６はボンディン
グ・ワイヤを示す。
半導体チップ４はセラミック・ベース１に搭載接着され
、低融点ガラスにより溶着されたリードフレーム３との
間はボンディング・ワイヤ６により接続されている。
、低融点ガラスにより溶着されたリードフレーム３との
間はボンディング・ワイヤ６により接続されている。
セラミック・キャップ２には光透過性窓５が封着されて
いて、上記の半導体チップを搭載し、ボンディングの終
わったセラミック・ベース１と低融点ガラスを封着材と
して加熱炉を通すことにより封着される。
いて、上記の半導体チップを搭載し、ボンディングの終
わったセラミック・ベース１と低融点ガラスを封着材と
して加熱炉を通すことにより封着される。
」二記に述べた、従来の技術による方法では、外囲器部
品として高価なるアルミナ系のセラミック部品が使用さ
れる。
品として高価なるアルミナ系のセラミック部品が使用さ
れる。
また、工程としてセラミック・ベース１にリードフレー
ム３を固定するには、先ずベース側に低融点ガラスを塗
布して加熱圧着することが必要であり、同様セラミック
・キャップ２に光透過性窓５を封着するにも同様に加熱
工程を必要とする。
ム３を固定するには、先ずベース側に低融点ガラスを塗
布して加熱圧着することが必要であり、同様セラミック
・キャップ２に光透過性窓５を封着するにも同様に加熱
工程を必要とする。
更に、アセンブリの終わったセラミックのヘー・スとキ
ャップの封着にも低融点ガラスを加熱溶融させて圧着す
る工程を必要とする。
ャップの封着にも低融点ガラスを加熱溶融させて圧着す
る工程を必要とする。
何れにしても高価なる部品を用い、加熱圧着のプロセス
を必要とするので工程が複雑化し、コストの上昇は避け
られない。
を必要とするので工程が複雑化し、コストの上昇は避け
られない。
上記問題点は、光透過性窓を封着せる金属枠をプラスチ
ック・モールドに埋込む構造よりなる本発明のプラスチ
ック・モールド型半導体装置によって解決される。
ック・モールドに埋込む構造よりなる本発明のプラスチ
ック・モールド型半導体装置によって解決される。
その構造としては、環状の金属枠、該金属枠の内面に封
着された光透過性窓、及びリードフレームのダイステー
ジを含む部材とにより中空部を形成し、該中空部内に少
なくとも前記ダイステージに搭載された半導体チップと
ワイヤ・ボンディング領域が収容される構造を用いる。
着された光透過性窓、及びリードフレームのダイステー
ジを含む部材とにより中空部を形成し、該中空部内に少
なくとも前記ダイステージに搭載された半導体チップと
ワイヤ・ボンディング領域が収容される構造を用いる。
上記構造は光透過性窓とリードフレームの外部リード部
を除いて、全面をプラスチック材料により埋込むことが
可能で、これにより半導体装置が完成する。
を除いて、全面をプラスチック材料により埋込むことが
可能で、これにより半導体装置が完成する。
光透過性窓の材料としては、ガラスあるいはアルミナ系
セラミック（半透明）が用いられるが、４２合金（Ａｌ
ｌｏｙ）またはコバール（Ｋ ｏｖａｒ）等よりなる金
属枠は上記窓材と比較的膨張係数が近く、なじみの良い
材料として知られている。
セラミック（半透明）が用いられるが、４２合金（Ａｌ
ｌｏｙ）またはコバール（Ｋ ｏｖａｒ）等よりなる金
属枠は上記窓材と比較的膨張係数が近く、なじみの良い
材料として知られている。
上記の材料よりなる金属枠は、プラスチック・モールド
との接着も良好で、パンケージにはトランスファ・モー
ルド装置を利用することが可能である。
との接着も良好で、パンケージにはトランスファ・モー
ルド装置を利用することが可能である。
光透過性窓を金属枠に封着する工程を除いて、アセンブ
リ作業に加熱工程は必要としない。
リ作業に加熱工程は必要としない。
本発明による一実施例を図面により詳細説明する。第１
図はその構造断面図を示す。従来の技術の項において用
いた符号と同一のものは説明を省略する。第１図の構造
を組立順にに説明する。
図はその構造断面図を示す。従来の技術の項において用
いた符号と同一のものは説明を省略する。第１図の構造
を組立順にに説明する。
４２合金あるいはコバールよりなる金属枠７に、硼珪酸
ガラスあるいはアルミナ（Ａ１２０３）の焼結体よりな
る光透過性窓５が封着された部品を準備する。上記でア
ルミナ焼結体は半透明の光透過特性を持っている。
ガラスあるいはアルミナ（Ａ１２０３）の焼結体よりな
る光透過性窓５が封着された部品を準備する。上記でア
ルミナ焼結体は半透明の光透過特性を持っている。
リードフレーム３のダイステージ８上にｉＥＰＲＯＭの
半導体チップ４が溶着され、ボンディング・ワイヤ６に
よりチップとリードフレームの内部リードとが接続され
る工程は通常のプラスチック・パッケージと変わらない
。
半導体チップ４が溶着され、ボンディング・ワイヤ６に
よりチップとリードフレームの内部リードとが接続され
る工程は通常のプラスチック・パッケージと変わらない
。
次いで、［１；１記光透過性窓が封着された金属枠を窓
面を下にして中空部９にＵＶ２過性樹脂１０の溶液を満
たし、チップのボンディング工程の終わったリードフレ
ーム３をチップ側を樹脂溶液に浸す方向で金属枠７に圧
着する。
面を下にして中空部９にＵＶ２過性樹脂１０の溶液を満
たし、チップのボンディング工程の終わったリードフレ
ーム３をチップ側を樹脂溶液に浸す方向で金属枠７に圧
着する。
リードフレームには有機絶縁テープ１１（例えばポリイ
ミド材料）が接着されているのでリードフレームと金属
枠とは固定される。
ミド材料）が接着されているのでリードフレームと金属
枠とは固定される。
温度約１５０°Ｃに加熱することによりＵＶ透過性樹脂
は固化する。
は固化する。
その後、上記アセンブリ部品を用いてトランスファ・モ
ールド装置により光透過性窓５と外部リート１２を除い
て、全面をプラスチック・モールド１３に埋込む工程は
特に変わらない。
ールド装置により光透過性窓５と外部リート１２を除い
て、全面をプラスチック・モールド１３に埋込む工程は
特に変わらない。
尚、上記実施例ではＥＰＲＯＭのパッケージについて説
明したが、本発明はＥＰＲＯＭの場合に限定されるもの
でなく、ＣＯＤ等の場合にも適用できる。
明したが、本発明はＥＰＲＯＭの場合に限定されるもの
でなく、ＣＯＤ等の場合にも適用できる。
以上に説明せるごとく本発明のプラスチック・モールド
型構造を適用するごとにより、従来のサーディンプ構造
に比し使用部品の材料費は大幅に低下させることが出来
ると共に、そのアセンブリ工程も著しく簡易化される。
型構造を適用するごとにより、従来のサーディンプ構造
に比し使用部品の材料費は大幅に低下させることが出来
ると共に、そのアセンブリ工程も著しく簡易化される。
第１図は本発明にかかわるプラスチック・モールド型Ｅ
ＦＲＯＭの構造断面図、 第２図は従来のサーディツブ構造のＥＦＲＯＭ断面図、 を示ず。 図面において、 １はセラミック・ベース、 ２はセラミック・キャンプ、 ３はリードフレーム、 ４は半導体チップ、 ５は光透過性窓、 ６はボンディング・ワイヤ、 ７は金属枠、 ８はダイステージ、 ９は中空部、 １０はＵＶ透過性樹脂、 １１は打機絶縁テープ、 １２は外部リード、 １３はプラスチック・モールド、 をそれぞれ示す。 第】閏 ＠ ２ ＠
ＦＲＯＭの構造断面図、 第２図は従来のサーディツブ構造のＥＦＲＯＭ断面図、 を示ず。 図面において、 １はセラミック・ベース、 ２はセラミック・キャンプ、 ３はリードフレーム、 ４は半導体チップ、 ５は光透過性窓、 ６はボンディング・ワイヤ、 ７は金属枠、 ８はダイステージ、 ９は中空部、 １０はＵＶ透過性樹脂、 １１は打機絶縁テープ、 １２は外部リード、 １３はプラスチック・モールド、 をそれぞれ示す。 第】閏 ＠ ２ ＠
Claims (1)
- 【特許請求の範囲】 環状の金属枠（７）、該金属枠の内面に封着された光透
過性窓（５）、及びリードフレーム（３）のダイステー
ジ（８）を含む部材とにより中空部（９）が形成され、
該中空部には少なくとも前記ダイステージに搭載された
半導体チップ（４）とワイヤ・ボンディング領域が収容
され、 前記、光透過性窓とリードフレームの外部リード部（１
２）を除いて、全面をプラスチック材料により埋込まれ
た構造を特徴とするプラスチック・モールド型半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61017038A JPS62174956A (ja) | 1986-01-28 | 1986-01-28 | プラスチツク・モ−ルド型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61017038A JPS62174956A (ja) | 1986-01-28 | 1986-01-28 | プラスチツク・モ−ルド型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62174956A true JPS62174956A (ja) | 1987-07-31 |
Family
ID=11932829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61017038A Pending JPS62174956A (ja) | 1986-01-28 | 1986-01-28 | プラスチツク・モ−ルド型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62174956A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2667982A1 (fr) * | 1990-10-15 | 1992-04-17 | Sgs Thomson Microelectronics | Boitier moule de circuit integre a fenetre et procede de moulage. |
| US5406699A (en) * | 1992-09-18 | 1995-04-18 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing an electronics package |
| US6121675A (en) * | 1997-09-22 | 2000-09-19 | Fuji Electric Co., Ltd. | Semiconductor optical sensing device package |
| US6692993B2 (en) | 1998-10-13 | 2004-02-17 | Intel Corporation | Windowed non-ceramic package having embedded frame |
| US7582954B1 (en) | 2008-02-25 | 2009-09-01 | National Semiconductor Corporation | Optical leadless leadframe package |
| US7728399B2 (en) | 2008-07-22 | 2010-06-01 | National Semiconductor Corporation | Molded optical package with fiber coupling feature |
| US20140077395A1 (en) * | 1998-02-06 | 2014-03-20 | Invensas Corporation | Integrated circuit device |
-
1986
- 1986-01-28 JP JP61017038A patent/JPS62174956A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2667982A1 (fr) * | 1990-10-15 | 1992-04-17 | Sgs Thomson Microelectronics | Boitier moule de circuit integre a fenetre et procede de moulage. |
| EP0499758A1 (fr) * | 1990-10-15 | 1992-08-26 | STMicroelectronics S.A. | Boîtier moulé de circuit intégré à fenêtre et procédé de moulage |
| US5406699A (en) * | 1992-09-18 | 1995-04-18 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing an electronics package |
| US6121675A (en) * | 1997-09-22 | 2000-09-19 | Fuji Electric Co., Ltd. | Semiconductor optical sensing device package |
| KR100589922B1 (ko) * | 1997-09-22 | 2006-10-24 | 후지 덴키 홀딩스 가부시키가이샤 | 반도체 광 센서 디바이스 |
| US20140077395A1 (en) * | 1998-02-06 | 2014-03-20 | Invensas Corporation | Integrated circuit device |
| US9530945B2 (en) * | 1998-02-06 | 2016-12-27 | Invensas Corporation | Integrated circuit device |
| US6692993B2 (en) | 1998-10-13 | 2004-02-17 | Intel Corporation | Windowed non-ceramic package having embedded frame |
| US7026707B2 (en) | 1998-10-13 | 2006-04-11 | Intel Corporation | Windowed package having embedded frame |
| US7223631B2 (en) | 1998-10-13 | 2007-05-29 | Intel Corporation | Windowed package having embedded frame |
| US7582954B1 (en) | 2008-02-25 | 2009-09-01 | National Semiconductor Corporation | Optical leadless leadframe package |
| US7728399B2 (en) | 2008-07-22 | 2010-06-01 | National Semiconductor Corporation | Molded optical package with fiber coupling feature |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2647194B2 (ja) | 半導体用パッケージの封止方法 | |
| JPS62174956A (ja) | プラスチツク・モ−ルド型半導体装置 | |
| JPH0469958A (ja) | 半導体装置 | |
| JPH03105950A (ja) | 半導体集積回路のパッケージ | |
| JPS60211962A (ja) | 半導体装置 | |
| JPS60113950A (ja) | 半導体装置 | |
| JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS5992552A (ja) | 半導体装置 | |
| JPS6222456B2 (ja) | ||
| JPS584952A (ja) | 半導体装置 | |
| JPS5889844A (ja) | 樹脂封止型半導体装置 | |
| JPS5932156A (ja) | 半導体装置のキヤツプ取付構造 | |
| JPS588586B2 (ja) | 半導体装置の封止方法 | |
| JPH04107955A (ja) | 電子回路素子の封止方法 | |
| JPS63152156A (ja) | 樹脂封止型パツケ−ジ | |
| JPS61189656A (ja) | 樹脂封止型半導体装置 | |
| JPH02103967A (ja) | 光センサ用パッケージ | |
| KR100206860B1 (ko) | 플라스틱 타입 고체 촬상소자 패키지 및 그 제조방법 | |
| JPS6269674A (ja) | 固体撮像素子およびその製造方法 | |
| JPH0455332B2 (ja) | ||
| JPH025553A (ja) | 半導体装置 | |
| JP2543661Y2 (ja) | マイクロ波トランジスタ | |
| KR940006183Y1 (ko) | 플라스틱 ccd반도체 패키지 | |
| JPH0469534A (ja) | 半導体圧力センサ | |
| JPS6242440A (ja) | 二重樹脂封止型パツケ−ジ及びその製造方法 |