JPS62206690A - ビデオメモリのアドレス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ビデオメモリのアドレス制御方式であって、文字読取装
置が帳票の指定された領域を読取った信号を２値化し、
ビデオメモリに該帳票の所定メモリ形式で格納すること
によって高速で且つ効果的な文字読取りを可能にする。

〔産業上の利用分野〕

本発明は文字読取装置に係り、読取るべき帳票の特定領
域を読取り、帳票の所定メモリ形式で格納する方式に関
するものである。

通常、光学文字読取装置は読取るべき文字が記録された
帳票を光学的走査して読取って光電変換し、ディジタル
信号に変換して帳票そのままの形式でビデオメモリに格
納する。

そして、その帳票の所要の内容をビデオメモリから読み
出して文字認識、あるいは文章読取り等を行う。

ビデオメモリには帳票そのままの形式で記憶されている
ので、後刻所要の内容が変わっても対応できるよう配慮
されている。

従って、帳票上の所要領域として、関係ずけられる部分
だけを読取るようにすると効果的である。

〔従来の技術〕

従来の光学文字読取装置は、必要な情報の多少に関わら
ず帳票の全領域を読取り、帳票の読取り画素とメモリの
１記憶単位とを対応させてビデオメモリに格納する。

そして、帳票の画像データはメモリ空間に写像した形で
ビデオメモリに格納される。

〔発明が解決しようとする問題点〕

この従来の方式では、光学文字読取装置は必要な情報の
多少に関わらず帳票の全てを読取っていたため、紙送り
時間は一定していて、従って１枚の帳票を読取り、ビデ
オメモリに格納する時間は、帳票の読取り領域の大小、
領域数の多少に関わらず同じであった。

即ち、読取り量が少なくても、読取り時間は変わらなか
った。

本発明は、このような点に鑑みて創作されたものであっ
て、帳票の読取り領域を限定して高速に読取りを行う方
式を提供することを目的としている。

〔問題点を解決するための手段〕

第１図は本発明のビデオメモリのアドレス制御方式の原
理構成ブロック図を示す。

ビデオメモリは仮想２次元領域をもつものとし、１はビ
デオメモリのＸ軸のスタートアドレスを格納したＸスタ
ートアドレスレジスタ（以下、ＸはＸ軸を意味する）、 ２はＸ軸のエンドアドレスレジスタで、Ｘエンドアドレ
スを格納する。

３はＸアドレスカウンタで、Ｘスタートアドレスレジス
タ１に接続され、アドレスカウント信号によって歩進す
る。

４は比較回路であって、Ｘアドレスカウンタ３の内容と
、Ｘエンドアドレスレジスタ２の内容を比較する。

５はＹアドレスカウンタ（以下、ＹはＹ軸を意味する）
で、比較回路４の出力信号によって歩進する。

６は出力マルチプレクサでＹアドレスカウンタ５とＸア
ドレスカウンタ３の内容を切り換え、ビデオメモリのア
ドレスを生成する。

〔作用〕

ビデオメモリに格納すべき信号のアドレスはビデオメモ
リのＸスタートアドレスとＸエンドアドレスをそれぞれ
のレジスタ１．２に、ＸスタートアドレスをＹアドレス
カウンタ５にセントし、起動すると、Ｘスタートアドレ
スがＸアドレスカウンタ３にセットされ、Ｘ、Ｙカウン
タの指示するビデオメモリのアドレスに格納され、Ｘア
ドレスカウンタ３はアドレスカウント信号によって歩進
して、順次入力する信号のビデオメモリのＸアドレスを
指示する。

そして、Ｘアドレスカウンタ３の内容が比較回路４によ
ってＸエンドアドレスカウンタ２の内容とか一致すると
、比較回路４は一致信号を出力してＹアドレスカウンタ
５に１を加算し、即ち歩進して次のＹアドレスを指示す
る。

このようにして帳票の一領域が処理されると、次の格納
領域を示すＸスタートアドレスと、Ｘエンドアドレスと
、Ｘスタートアドレスがそれぞれレジスタとカウンタに
セットされ、指示領域に格納される。

〔実施例〕

以下、図面を参照して本発明のビデオメモリのアドレス
制御方式の実施例を詳細に説明する。

第２図は本発明のビデオメモリのアドレス制御方式の一
実施例の構成ブロック図、 第３図はビデオメモリへの書込み説明図、第４図はレジ
スタのデータ割付は説明図、第５図はビデオメモリアド
レス説明図である。

なお、全図を通じて同一符号は同一対象物を示す。

第４図に示すように、レジスタ０〜６には入力データの
アドレスが格納され、例えば１６ビツトで構成される。

レジスタ０には光学読取装置の主走査方向、即ち、帳票
の送り方向と直角の方向のビデオ走査幅（ＳＭＤ）（帳
票のデータ取り込み幅に対応する）を指定し、ビット０
．１の２ビツトでそれぞれ１０２４．２０４８．３０７
２’、４０９６ビツトに分けて実行する入力幅を指定す
る。

レジスタ２．４にはビットＯ〜８に主走査方向に対応す
るＸ軸方向のＸスタートアドレス、Ｘエンドアドレスが
格納される。

レジスタ６には副走査方向（帳票の送り方向）に対応す
るＹ軸方向のビデオメモリ書込み開始アドレスが格納さ
れる。

光学読取装置の起動に先立って、レジスタ０は出力マル
チプレクサ６の出力フォーマットを指定し、レジスタ２
，４．６の内容はそれぞれＸスタートアドレスレジスタ
１、Ｘエンドアドレスレジスタ、Ｘアドレスカウンタ５
に入力する。

帳票上の読取り領域でオンとなる主走査方向の■ゲート
信号と副走査方向のＨゲート信号によって発生する読取
り開始信号（Ｆ　Ｖ　Ｓ　Ａ）が入力すると、Ｘエンド
アドレスレジスタ２のＸエンドアドレスが入力マルチプ
レクサ７を介し、Ｘアドレスカウンタ３を経て、出力マ
ルチプレクサ６に入力してＸアドレスを生成し、Ｘアド
レスカウンタ５のＹスタートアドレスがＹアドレスを生
成する。

第５図はビデオメモリに入力する出力マルチプレクサ６
の出力アドレスの例で、主走査方向の読取り幅が１０２
４あるいは２０４８ビツトの時（ＳＭＤ−００あるいは
０１）、ビットＯはダミービット、ビット１〜７はＸア
ドレス、ビット８〜２１はＹアドレスで構成される。

ビデオメモリの読取り開始すると、先ず第３図のＰ点の
アドレスで２値化カウンタに残留する読取り前のデータ
が書込まれる。

比較回路４の入力信号の一致条件が成立してＸアドレス
カウンタ５に１が加算され、入力マルチプレクサ７はＸ
スタートアドレスレジスタ１のＸスタートアドレスをＸ
アドレスカウンタ３に格納する。

即ち、次いでＱ点のアドレスを指示する。

Ｘアドレスカウンタ３には走査の進行に応じてアドレス
カウント信号が人力し、歩進してＸエンドアドレスレジ
スタ２の内容と一致すると、走査の１行が読取られたこ
とになり、比較回路４の一致信号によってＸアドレスカ
ウンタ５が歩進して次の行を読取る。

このような処理が繰り返され、帳票の読取り領域がビデ
オメモリに格納される。

副走査方向（Ｙ方向）の読取り領域が分かれている場合
は、■ゲート信号が低になっている時に次のＹ軸方向の
書込み開始アドレスを書き換える。

なお、上記した帳票の読取りでは最初の行のエンドデー
タとして２値化回路の前の読取り領域のデータが格納さ
れることになるが、帳票の約０．１Ｘ０．１ｍｍ”の１
画素データに過ぎないし、またダミーカウントによって
消去できる。

また、帳票の読取り領域間の送り速度を読取り時より速
くして、読取り処理を高速化されるのは云うまでもない
。

〔発明の効果〕

以上述べてきたように、本発明によれば、帳票の必要な
領域だけを読取ってビデオメモリ上に帳票の前領域を読
取った時と同一イメージで、しかも高速にデータを書込
むことができ、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明のビデオメモリのアドレス制御方式の原
理構成ブロック図、 第２図は本発明の実施例の構成ブロック図、第３図はビ
デオメモリへの書込み説明図、第４図はレジスタのデー
タ割付は説明図、第５図はビデオメモリアドレス説明図
である。 図において、 １はＸスタートアドレスレジスタ、 ２はＸエンドアドレスレジスタ、 ３はＸアドレスカウンタ、 ４は比較回路、 ５はＹアドレスカウンタである。 ＠　２　圀

Claims (1)

1. 【特許請求の範囲】 文字読取装置が帳票の１または複数の共通して特定され
   た領域を読取った信号を２値化し、ビデオメモリに該帳
   票の所定メモリ形式で格納する方式であって、 前記帳票の主走査方向を該ビデオメモリのＸ軸とし、該
   Ｘ軸のスタートアドレスを指定する手段（１）と、該Ｘ
   軸のエンドアドレスを指定する手段（２）と、前記Ｘ軸
   のスタートアドレスから歩進するＸ軸のアドレスカウン
   タ（３）と、前記帳票の副走査方向を該ビデオメモリの
   Ｙ軸とし、該Ｙ軸のスタートアドレスを指定する手段（
   ５）と、前記Ｘ軸のアドレスカウンタ（３）の内容が前
   記Ｘ軸のエンドアドレスに一致する毎に、前記Ｙ軸のス
   タートアドレスから歩進するＹ軸のアドレスカウンタ（
   ５）とを備えたことを特徴とするビデオメモリのアドレ
   ス制御方式。