JPS62205597A - 半導体感知増幅回路 - Google Patents
半導体感知増幅回路Info
- Publication number
- JPS62205597A JPS62205597A JP61047691A JP4769186A JPS62205597A JP S62205597 A JPS62205597 A JP S62205597A JP 61047691 A JP61047691 A JP 61047691A JP 4769186 A JP4769186 A JP 4769186A JP S62205597 A JPS62205597 A JP S62205597A
- Authority
- JP
- Japan
- Prior art keywords
- node
- transistor
- gate
- drain
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 230000035515 penetration Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体記憶装置におけるアドレス拳バッファ
回路等のような入力信号の”H#レベル。
回路等のような入力信号の”H#レベル。
″″L#L#レベルShランジスタのコンダクタンスの
違いにより検知する感知増幅回路に関する。
違いにより検知する感知増幅回路に関する。
本発明にかかわる感知増幅回路の一例としてダイナミッ
クRAMに一般的に用いられているアドレスバッファ回
路を第4図に示す。TTLアドレス入力信号人inと基
準電位Vref(’L’Th入力信号“H”レベル領域
の許容最小値2,4vと“L#レベル領域の許容最大値
0.8vの中間の約1.6vに設定されている)を比較
してVccレベルの相補アドレス信号に変換する回路で
ある。(Vccは電源電位である) AinにはTTL入力侶号” H”レベルが入力されて
いるとして第4図のアドレスバッファ回路ノ動作を説明
する。動作波形図は第2図に示す。
クRAMに一般的に用いられているアドレスバッファ回
路を第4図に示す。TTLアドレス入力信号人inと基
準電位Vref(’L’Th入力信号“H”レベル領域
の許容最小値2,4vと“L#レベル領域の許容最大値
0.8vの中間の約1.6vに設定されている)を比較
してVccレベルの相補アドレス信号に変換する回路で
ある。(Vccは電源電位である) AinにはTTL入力侶号” H”レベルが入力されて
いるとして第4図のアドレスバッファ回路ノ動作を説明
する。動作波形図は第2図に示す。
まずクロック信号φ1.φ2.φ5.φ4がそれぞれ“
H″、“H″、“L″、“L”とするとトランジスタQ
s。
H″、“H″、“L″、“L”とするとトランジスタQ
s。
Q、(MOspE”r、以下同様〕は導通状態になり、
ノードN、はアドレス入力端子レベルにノード凡は基準
電位に充電される。
ノードN、はアドレス入力端子レベルにノード凡は基準
電位に充電される。
一方、トランジスタQu * Qtt * Qssも導
通状態にN。
通状態にN。
なり、ノードN□う嬶は1H”(== Vcc −Vt
h 。
h 。
Vccは回路の電源電位、vthはトランジスタQ1.
。
。
Qll t Qrsのしきい値)に充電され、トランジ
スタQ? r Qs + Qrs r Qttも導通状
態になり、φ3.φ4が“L″(接地電位)のため、N
3 、 N、 、 Aout 、 Aoutはすべて接
地電位となる。このようにしてノードN、〜N、、 、
Aout 、 Aoutのリセット及びプリチャージ
が行なわれる。
スタQ? r Qs + Qrs r Qttも導通状
態になり、φ3.φ4が“L″(接地電位)のため、N
3 、 N、 、 Aout 、 Aoutはすべて接
地電位となる。このようにしてノードN、〜N、、 、
Aout 、 Aoutのリセット及びプリチャージ
が行なわれる。
次にChipがアクティブ動作に移ると、クロック信号
φ1.φ2が“H#から゛L″H″ルに変化し、ひき続
いてクロック信号φ3が”L′’から”H″になる。す
ると、トランジスタ’Jl 、Q−はそれぞれノードN
。
φ1.φ2が“H#から゛L″H″ルに変化し、ひき続
いてクロック信号φ3が”L′’から”H″になる。す
ると、トランジスタ’Jl 、Q−はそれぞれノードN
。
N4へφ3のレベルを転送し、ようとする。ところがノ
ードN、 、N2はトランジスタQ+ 、Qxを4通さ
せるのに光分なレベルであり、またノードN、とノード
N!にはレベル差があるため、トランジスタQ、とトラ
ンジスタQ8にはコンダクタンスの差が生ずるためノー
ドN3とノード凡にはレベル差が生じる。ここではA1
n=“H″のためN、“H″N、L″となる。この電位
差をトランジスタQ、、Q、からなるフリップフロップ
が増幅し、それと同時にトランジスタq。
ードN、 、N2はトランジスタQ+ 、Qxを4通さ
せるのに光分なレベルであり、またノードN、とノード
N!にはレベル差があるため、トランジスタQ、とトラ
ンジスタQ8にはコンダクタンスの差が生ずるためノー
ドN3とノード凡にはレベル差が生じる。ここではA1
n=“H″のためN、“H″N、L″となる。この電位
差をトランジスタQ、、Q、からなるフリップフロップ
が増幅し、それと同時にトランジスタq。
Qlo かノードN、、N、ヘノードN3.N、の状態
を伝達する。N4“H’、N3“L#であるからトラン
ジスタQ9は非導通、Q、oは導通しノードN、″H″
のまま、ノードN、”H″から“L″となる、ノードN
、、N、はそれぞれトランジスタQ、 、Q、のゲート
にそれぞれ接続されているためノードN6“L″となる
とトランジスタqのコンダクタンスがさがすN3″″L
n 、 N、“H″のレベル差が大きくなるのをたす
ける。以上のようなフィトバック系によりN3.N6は
接地レベルとなり、N、、N、は“)■”となる。
を伝達する。N4“H’、N3“L#であるからトラン
ジスタQ9は非導通、Q、oは導通しノードN、″H″
のまま、ノードN、”H″から“L″となる、ノードN
、、N、はそれぞれトランジスタQ、 、Q、のゲート
にそれぞれ接続されているためノードN6“L″となる
とトランジスタqのコンダクタンスがさがすN3″″L
n 、 N、“H″のレベル差が大きくなるのをたす
ける。以上のようなフィトバック系によりN3.N6は
接地レベルとなり、N、、N、は“)■”となる。
次にクロック信号φ4がL″からH″へと変化すると、
N、、N、かそれぞれ“H″、”L”であるためトラン
ジスタQtaは導通Q1tは非導通状態であるためAo
ut へφ4のレベルが転送されさらにAou tが1
H”となるためトランジスタQtJJt導通状態になり
Aoutは接地レベルとなり、Aout”H” 、 A
out”L”が出力される。
N、、N、かそれぞれ“H″、”L”であるためトラン
ジスタQtaは導通Q1tは非導通状態であるためAo
ut へφ4のレベルが転送されさらにAou tが1
H”となるためトランジスタQtJJt導通状態になり
Aoutは接地レベルとなり、Aout”H” 、 A
out”L”が出力される。
しかしながら、この第4図に示すバッファ回路には以下
に述べるような欠点を有する。
に述べるような欠点を有する。
ひとつはAin 、 Vrefの電位がMO8レベルで
はないため、トランジスタQ−,Qzは常時導通状態で
ある。(ただしトランジスタQ1はTTL入力信号のL
4L”レベルがトランジスタQ8を非導通にする場合は
ある。)したがってφ3が1H#である限り、Ainが
”H″の場合はトランジスタQ、とQ2を介してAin
が”L″の場合はトランジスタQ、とQ、を介して(た
だしT T L入力信号の”L″レベルトランジスタQ
1を非導通にする場合は除く。)1A通電流が流れて消
費電流がふえる。
はないため、トランジスタQ−,Qzは常時導通状態で
ある。(ただしトランジスタQ1はTTL入力信号のL
4L”レベルがトランジスタQ8を非導通にする場合は
ある。)したがってφ3が1H#である限り、Ainが
”H″の場合はトランジスタQ、とQ2を介してAin
が”L″の場合はトランジスタQ、とQ、を介して(た
だしT T L入力信号の”L″レベルトランジスタQ
1を非導通にする場合は除く。)1A通電流が流れて消
費電流がふえる。
そして、Ainが“H”のときはトランジスタQ2 。
、Atnが“°L”のときはトランジスタQ+ (ただ
しTTL入力(、T Qの“L#レベルかトランジスタ
(l!4を非導通にする場合は除く)はφ、が”Iゼで
ある限り、へ極管で動作し続ける。ところで電源電圧の
許容範囲である4、5v〜5.5vの範囲でトランジス
タQ2はφ3が“H″であるかぎりAin =”H″の
とき基板電流の最大値をとるようなドレイン電圧、ゲー
ト電圧で動作する(第5図)、(第6図)。
しTTL入力(、T Qの“L#レベルかトランジスタ
(l!4を非導通にする場合は除く)はφ、が”Iゼで
ある限り、へ極管で動作し続ける。ところで電源電圧の
許容範囲である4、5v〜5.5vの範囲でトランジス
タQ2はφ3が“H″であるかぎりAin =”H″の
とき基板電流の最大値をとるようなドレイン電圧、ゲー
ト電圧で動作する(第5図)、(第6図)。
第5図はゲート幅20μm、ゲート長1,2μmのトラ
ンジスタの基板電流(l5ub )とゲート電流の関係
を示している。図中、点線はA1n=”H″、φ3=゛
H″のときのトランジスタqの軌跡を表わす。第6図は
同じトランジスタのゲート−ソース間電圧’G5とドレ
イン−ソース間電圧VD、に対し、馬鷺単位ゲート幅当
りの基板電流に直して示したものである。点線は、上記
例のトランジスタQ、の動作軌跡を表わしており、Q2
のサイクルタイムは220n8である。
ンジスタの基板電流(l5ub )とゲート電流の関係
を示している。図中、点線はA1n=”H″、φ3=゛
H″のときのトランジスタqの軌跡を表わす。第6図は
同じトランジスタのゲート−ソース間電圧’G5とドレ
イン−ソース間電圧VD、に対し、馬鷺単位ゲート幅当
りの基板電流に直して示したものである。点線は、上記
例のトランジスタQ、の動作軌跡を表わしており、Q2
のサイクルタイムは220n8である。
基板電流はホットキャリアに起因するものであるから基
板電流の量はホットキャリアの発生量のめやすとなりつ
る。
板電流の量はホットキャリアの発生量のめやすとなりつ
る。
したがってトランジスタQ2はA1n=“H#のとき、
φ3=“H#であるかぎりホットキャリアの発生量の多
い領域で動作を続けることIこなる。ホットキャリアは
トランジスタのしきい値の変動やコンダクタンスの劣化
をまねくといわれている。トランジスタQ2はVret
の電位をゲート電位として入力し、このバッファ回路に
おいてトランジスタQ1とのコンタクタンスの差をもっ
て初期センス動作を行なうトランジスタであるため、こ
のトランジスタがしきい値の変動をおこしたり、コンダ
クタンスの劣化をおこすことは、このバッファ回路の感
度の劣化につながる。このためこの回路形式では長期信
頼性に耐えられない。
φ3=“H#であるかぎりホットキャリアの発生量の多
い領域で動作を続けることIこなる。ホットキャリアは
トランジスタのしきい値の変動やコンダクタンスの劣化
をまねくといわれている。トランジスタQ2はVret
の電位をゲート電位として入力し、このバッファ回路に
おいてトランジスタQ1とのコンタクタンスの差をもっ
て初期センス動作を行なうトランジスタであるため、こ
のトランジスタがしきい値の変動をおこしたり、コンダ
クタンスの劣化をおこすことは、このバッファ回路の感
度の劣化につながる。このためこの回路形式では長期信
頼性に耐えられない。
本発明は上記した点に鑑みなされたもので、低消費電力
及び回路動作の信頼性向上を図った半導体感知増幅回路
を提供することを目的とする。
及び回路動作の信頼性向上を図った半導体感知増幅回路
を提供することを目的とする。
この発明は、伝送ゲート回路で入力部をきりはなすこと
ができ、伝送ゲート回路の開閉が内部の状態でおこなわ
れ、さらに内部状態に正帰還がかかるようにおこなわれ
ることを特徴とする。
ができ、伝送ゲート回路の開閉が内部の状態でおこなわ
れ、さらに内部状態に正帰還がかかるようにおこなわれ
ることを特徴とする。
本発明によれば、伝送ゲート回路によって入力部をきり
はなし、入力部を流れる電流をカットできるため、上記
した点はすべて解決される。
はなし、入力部を流れる電流をカットできるため、上記
した点はすべて解決される。
即ちQ、、Q、を通る貫通電流あるいはQt 、 Qt
を通る貫通電流がカットでき低消費電力化が連成される
と共に、ホットキャリアによるqの特性変動の防止が図
られ、Vrefのレベルの検出が安定化し感知樗鴨回路
のマージンの著しい向上ができる。
を通る貫通電流がカットでき低消費電力化が連成される
と共に、ホットキャリアによるqの特性変動の防止が図
られ、Vrefのレベルの検出が安定化し感知樗鴨回路
のマージンの著しい向上ができる。
第1図に本発明による1実施例を示す。トランジスタQ
□、 Qlllはそれぞれ伝送ゲート回路であり、トラ
ンジスタQ4のゲートはノードN、に、ドレインは第1
人出力端子であるノードN3に、ソースはトランジスタ
Q1のドレインに接続され、トランジスタQseのゲー
トはノードN6に、ドレインは第2人出力端子であるノ
ードN4にソースは第2のトランジスタであるトランジ
スタQgのドレインに接続されている。この回路の動作
は第2図に示したタイミング図と同じである。
□、 Qlllはそれぞれ伝送ゲート回路であり、トラ
ンジスタQ4のゲートはノードN、に、ドレインは第1
人出力端子であるノードN3に、ソースはトランジスタ
Q1のドレインに接続され、トランジスタQseのゲー
トはノードN6に、ドレインは第2人出力端子であるノ
ードN4にソースは第2のトランジスタであるトランジ
スタQgのドレインに接続されている。この回路の動作
は第2図に示したタイミング図と同じである。
トランジスタQ、とQ、llのゲートはノードN6に、
トランジスタQ、とQ8.のゲートはノードNs#こ接
続されているため、トランジスタQ、とQsa及びトラ
ンジスタもとQ、。はφ3が”L″から“H#になると
相補的な動作をする。
トランジスタQ、とQ8.のゲートはノードNs#こ接
続されているため、トランジスタQ、とQsa及びトラ
ンジスタもとQ、。はφ3が”L″から“H#になると
相補的な動作をする。
したがってAinが“H”のときにはノードN6がL″
となってトランジスタQ1蒔非導通状態にするためトラ
ンジスタQ2が導通状態であってもトランジスタQ、に
は電流が流れない。したがって貫通電流が流れなくなり
消費電流の問題もホットキャリアによる問題も解決され
る。第3図にトランジスタQ2の本回路による動作軌跡
を示す。さらにいままでノードNs、N番のレベルはト
ランジスタQ、、Q。
となってトランジスタQ1蒔非導通状態にするためトラ
ンジスタQ2が導通状態であってもトランジスタQ、に
は電流が流れない。したがって貫通電流が流れなくなり
消費電流の問題もホットキャリアによる問題も解決され
る。第3図にトランジスタQ2の本回路による動作軌跡
を示す。さらにいままでノードNs、N番のレベルはト
ランジスタQ、、Q。
によって放電されていて、ノードN3 、N4のうち°
H″となる方は“H#となるスピードがおそかったが、
I・ランジスタQts t QlllによってH”側は
放電パスがなくなるため“H#となるスピードがはやく
なった。これ、により回路の動作スピードがあがる七い
う効果もある。
H″となる方は“H#となるスピードがおそかったが、
I・ランジスタQts t QlllによってH”側は
放電パスがなくなるため“H#となるスピードがはやく
なった。これ、により回路の動作スピードがあがる七い
う効果もある。
本発明は上記した実施列に限られるものではなく、Qu
−Q+sは各ノードの充電に用いられ、Q、4〜Ql?
はノードN、、N6の反転出力の後を為しているが、か
かる機能は種々変形し得これらに限らない。また、Q=
、 Qtのソースは共に接地としたが、両者を共通線
で結びトランスファゲート用トランジスタを介して接地
させてもよい。その他その趣旨を逸脱しない範囲で種々
変形して実施することができる。
−Q+sは各ノードの充電に用いられ、Q、4〜Ql?
はノードN、、N6の反転出力の後を為しているが、か
かる機能は種々変形し得これらに限らない。また、Q=
、 Qtのソースは共に接地としたが、両者を共通線
で結びトランスファゲート用トランジスタを介して接地
させてもよい。その他その趣旨を逸脱しない範囲で種々
変形して実施することができる。
@1図は本発明にかかわるアドレス−バッファ回路の回
路図、第2図は第1図及び第3図のアドレス・バッファ
回路の動作を説明するための動作波形図、第3図はゲー
ト長1.2μmのトランジスタの基板電流の2次元マツ
プと第1図回路内トランジスタq2のAfn = ”H
″のときの動作軌跡(サイクルタイム220nS )を
示す図、第4図は従来のアドレス・バッファ回路の回路
図、第5図はゲート長1.2μm、ゲート幅20μIn
のトランジスタの基板電流及びゲート電流と第4図回路
内トランジスタqのAin = ’H″、φ3=゛H″
のときのt源電圧の変動による軌跡を示す図、第6図は
ゲート長1.2μmのトランジスタの基板電流の2次元
マツプと第4図回路内トランジスタQ2のA1n=“H
#のときの動作軌跡(サイクルタイム220n8 )を
示す図である。図において、 Q、 −・・第1のMOSFET Q6 ・・・第2 〃 Q7 ・・・第3 〃 Q、 ・・・?J4 〃 Q4・・・第5 〃 Ql、・・・第6 〃 Q、 ・・・第7 〃 Q! ・・・第8 〃 Q、・・・第11 tt Ql。・・・第12 〃 Q、、Q、・・・転送手段 N、 ・・・第1のノード N4 ・・・第2のノード N、・・・第3のノード N6 ・・・第4の7−ド 第1図 1閘 第2図 ””””f”ト−、/’1Fjl’1t)H(V)第8
図 ヘ へ 第4図 第5図
路図、第2図は第1図及び第3図のアドレス・バッファ
回路の動作を説明するための動作波形図、第3図はゲー
ト長1.2μmのトランジスタの基板電流の2次元マツ
プと第1図回路内トランジスタq2のAfn = ”H
″のときの動作軌跡(サイクルタイム220nS )を
示す図、第4図は従来のアドレス・バッファ回路の回路
図、第5図はゲート長1.2μm、ゲート幅20μIn
のトランジスタの基板電流及びゲート電流と第4図回路
内トランジスタqのAin = ’H″、φ3=゛H″
のときのt源電圧の変動による軌跡を示す図、第6図は
ゲート長1.2μmのトランジスタの基板電流の2次元
マツプと第4図回路内トランジスタQ2のA1n=“H
#のときの動作軌跡(サイクルタイム220n8 )を
示す図である。図において、 Q、 −・・第1のMOSFET Q6 ・・・第2 〃 Q7 ・・・第3 〃 Q、 ・・・?J4 〃 Q4・・・第5 〃 Ql、・・・第6 〃 Q、 ・・・第7 〃 Q! ・・・第8 〃 Q、・・・第11 tt Ql。・・・第12 〃 Q、、Q、・・・転送手段 N、 ・・・第1のノード N4 ・・・第2のノード N、・・・第3のノード N6 ・・・第4の7−ド 第1図 1閘 第2図 ””””f”ト−、/’1Fjl’1t)H(V)第8
図 ヘ へ 第4図 第5図
Claims (1)
- ゲートとドレインが交差接続されたドライバ用の第1、
第2のMOSFETと、この交差接続部に夫々接続され
た負荷用の第3、第4のMOSFETと、前記交差接続
部により形成される第1、第2のノードに夫々接続され
た転送ゲートを為す第5、第6のMOSFETと、この
第5、第6のMOSFETの他端に接続された第7、第
8のMOSFETと、この第7、第8のMOSFETの
ゲートに夫々論理信号及び基準電位を転送する手段と、
前記第1、第2のノードをゲート入力とする第9、第1
0のMOSFETと、前記第1、第5のMOSFETの
ゲートと第9のMOSFETのドレイン同志、前記第2
、第6のMOSFETのゲートと第10のMOSFET
のドレイン同志を接続してなる夫々の接続部により構成
された夫々前記第1、第2のノードと相補動作をする第
3、第4のノードとを備えたことを特徴とする半導体感
知増幅回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61047691A JPS62205597A (ja) | 1986-03-05 | 1986-03-05 | 半導体感知増幅回路 |
US06/934,785 US4931675A (en) | 1986-03-05 | 1986-11-25 | Semiconductor sense amplifier |
KR1019870001974A KR910003386B1 (ko) | 1986-03-05 | 1987-03-05 | 반도체 감지증폭기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61047691A JPS62205597A (ja) | 1986-03-05 | 1986-03-05 | 半導体感知増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62205597A true JPS62205597A (ja) | 1987-09-10 |
Family
ID=12782312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61047691A Pending JPS62205597A (ja) | 1986-03-05 | 1986-03-05 | 半導体感知増幅回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4931675A (ja) |
JP (1) | JPS62205597A (ja) |
KR (1) | KR910003386B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0316092A (ja) * | 1988-12-30 | 1991-01-24 | Samsung Electron Co Ltd | 集積回路素子の出力フィードバック制御回路 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU1841895A (en) * | 1994-02-15 | 1995-08-29 | Rambus Inc. | Delay-locked loop |
KR0146532B1 (ko) * | 1995-05-25 | 1998-11-02 | 김광호 | 반도체 메모리 장치의 다이나믹 레벨 컨버터 |
US5627484A (en) * | 1995-09-08 | 1997-05-06 | International Business Machines Corporation | CMOS sense amplifier |
US5955894A (en) * | 1997-06-25 | 1999-09-21 | Sun Microsystems, Inc. | Method for controlling the impedance of a driver circuit |
US5982191A (en) * | 1997-06-25 | 1999-11-09 | Sun Microsystems, Inc. | Broadly distributed termination for buses using switched terminator logic |
US6085033A (en) * | 1997-06-25 | 2000-07-04 | Sun Microsystems, Inc. | Method for determining bit element values for driver impedance control |
US5942918A (en) * | 1997-06-25 | 1999-08-24 | Sun Microsystems, Inc. | Method for resolving differential signals |
US5942919A (en) * | 1997-06-25 | 1999-08-24 | Sun Microsystems, Inc. | Differential receiver including an enable circuit |
US6060907A (en) * | 1997-06-25 | 2000-05-09 | Sun Microsystems, Inc. | Impedance control circuit |
US5990701A (en) * | 1997-06-25 | 1999-11-23 | Sun Microsystems, Inc. | Method of broadly distributing termination for buses using switched terminators |
US6366139B1 (en) | 1999-06-07 | 2002-04-02 | Sun Microsystems, Inc. | Method for an output driver with improved impedance control |
US6281729B1 (en) | 1999-06-07 | 2001-08-28 | Sun Microsystems, Inc. | Output driver with improved slew rate control |
US6278306B1 (en) | 1999-06-07 | 2001-08-21 | Sun Microsystems, Inc. | Method for an output driver with improved slew rate control |
US6339351B1 (en) | 1999-06-07 | 2002-01-15 | Sun Microsystems, Inc. | Output driver with improved impedance control |
US6297677B1 (en) | 1999-09-20 | 2001-10-02 | Sun Microsystems, Inc. | Method for a dynamic termination logic driver with improved slew rate control |
US6420913B1 (en) | 1999-09-20 | 2002-07-16 | Sun Microsystems, Inc. | Dynamic termination logic driver with improved impedance control |
US6316957B1 (en) | 1999-09-20 | 2001-11-13 | Sun Microsystems, Inc. | Method for a dynamic termination logic driver with improved impedance control |
US6294924B1 (en) | 1999-09-20 | 2001-09-25 | Sun Microsystems, Inc. | Dynamic termination logic driver with improved slew rate control |
US6484293B1 (en) | 2000-07-14 | 2002-11-19 | Sun Microsystems, Inc. | Method for determining optimal configuration for multinode bus |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6037996B2 (ja) * | 1980-02-20 | 1985-08-29 | 沖電気工業株式会社 | バツフア回路 |
JPS5794986A (en) * | 1980-12-02 | 1982-06-12 | Nec Corp | Semiconductor circuit |
JPS57147194A (en) * | 1981-03-05 | 1982-09-10 | Fujitsu Ltd | Address buffer |
JPS58133024A (ja) * | 1982-02-03 | 1983-08-08 | Nec Corp | バツフア回路 |
SE451596B (sv) * | 1983-06-22 | 1987-10-19 | Excorim Kb | Forfarande for utvinning av protein g |
JPS6076087A (ja) * | 1983-09-30 | 1985-04-30 | Nec Corp | アドレスバツフア回路 |
JPS628614A (ja) * | 1985-07-05 | 1987-01-16 | Nec Corp | 入力インバ−タ回路 |
-
1986
- 1986-03-05 JP JP61047691A patent/JPS62205597A/ja active Pending
- 1986-11-25 US US06/934,785 patent/US4931675A/en not_active Expired - Lifetime
-
1987
- 1987-03-05 KR KR1019870001974A patent/KR910003386B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0316092A (ja) * | 1988-12-30 | 1991-01-24 | Samsung Electron Co Ltd | 集積回路素子の出力フィードバック制御回路 |
Also Published As
Publication number | Publication date |
---|---|
US4931675A (en) | 1990-06-05 |
KR870009386A (ko) | 1987-10-26 |
KR910003386B1 (ko) | 1991-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62205597A (ja) | 半導体感知増幅回路 | |
EP0254212B1 (en) | Mos semiconductor circuit | |
JP2570471B2 (ja) | クロックドライバー回路 | |
JPH02161692A (ja) | バイト―ワイドメモリのデータ出力バッファ回路 | |
JP2816727B2 (ja) | シングルエンデッドセンス増幅器 | |
JPH0229123A (ja) | 出力段の電流を防止するフィードバックを有する高速論理回路 | |
US4894559A (en) | Buffer circuit operable with reduced power consumption | |
EP0642226A2 (en) | Translator circuits with symmetrical switching delays | |
JPS61276197A (ja) | Cmosアドレス遷移検出器および回路 | |
JPH03192915A (ja) | フリップフロップ | |
KR880011805A (ko) | 반도체 집적회로 | |
KR0159324B1 (ko) | 데이터 출력회로 | |
US6489815B2 (en) | Low-noise buffer circuit that suppresses current variation | |
JPH08172348A (ja) | 出力バッファ回路 | |
US4742253A (en) | Integrated insulated-gate field-effect transistor circuit for evaluating the voltage of a node to be sampled against a fixed reference voltage | |
JPS6129496A (ja) | 半導体記憶装置 | |
JPH0344692B2 (ja) | ||
JPS6182532A (ja) | インバ−タ回路 | |
JPH07221605A (ja) | ラッチ回路並びにそれを用いたレジスタ回路およびパイプライン処理回路 | |
JP2745697B2 (ja) | 半導体集積回路 | |
JP2546894B2 (ja) | クロックド同相回路 | |
JPS5821236Y2 (ja) | 集積回路装置 | |
JPS63104300A (ja) | 電圧判定回路 | |
KR910005489Y1 (ko) | 다이나믹 논리 익스클루시브 노아 집적회로 | |
JPS63246916A (ja) | インバ−タ回路 |