JPH08335703A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH08335703A JPH08335703A JP13970695A JP13970695A JPH08335703A JP H08335703 A JPH08335703 A JP H08335703A JP 13970695 A JP13970695 A JP 13970695A JP 13970695 A JP13970695 A JP 13970695A JP H08335703 A JPH08335703 A JP H08335703A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor active
- film transistor
- active layer
- film forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 従来よりも優れた移動度を有する薄膜トラン
ジスタ及びその製造方法を提供すること。 【構成】 シリコンからなる半導体能動層と、不純物が
添加されたシリコンからなる不純物層とが積層されてお
り、前記半導体能動層の前記不純物層と接する面には希
ガス元素が添加されていることを特徴とする。基体表面
に、シリコンからなる半導体能動層を形成する第１の成
膜工程と、少なくとも希ガスを含む雰囲気中で前記半導
体能動層の表面をプラズマにさらすプラズマ処理工程
と、前記半導体能動層表面に、不純物が添加されたシリ
コンからなる不純物層を積層形成する第２の成膜工程と
を有することを特徴とする。
ジスタ及びその製造方法を提供すること。 【構成】 シリコンからなる半導体能動層と、不純物が
添加されたシリコンからなる不純物層とが積層されてお
り、前記半導体能動層の前記不純物層と接する面には希
ガス元素が添加されていることを特徴とする。基体表面
に、シリコンからなる半導体能動層を形成する第１の成
膜工程と、少なくとも希ガスを含む雰囲気中で前記半導
体能動層の表面をプラズマにさらすプラズマ処理工程
と、前記半導体能動層表面に、不純物が添加されたシリ
コンからなる不純物層を積層形成する第２の成膜工程と
を有することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ及び
その製造方法に係る。
その製造方法に係る。
【０００２】
【従来の技術】従来、薄膜トランジスタは図２に示す方
法により製造していた。すなわち、ガラス等の基板１０
上にゲート電極１を形成後、ゲート電極１を覆って絶縁
膜（例えば窒化シリコン膜）２を形成し、次いで、この
絶縁膜２上に半導体能動層となるｉ層３を形成する（図
２（ａ））。次ぎに、半導体能動層（ｉ層）３の表面
に、不純物が添加された不純物層（ｎ+層）４を積層す
る（図２（ｂ））。
法により製造していた。すなわち、ガラス等の基板１０
上にゲート電極１を形成後、ゲート電極１を覆って絶縁
膜（例えば窒化シリコン膜）２を形成し、次いで、この
絶縁膜２上に半導体能動層となるｉ層３を形成する（図
２（ａ））。次ぎに、半導体能動層（ｉ層）３の表面
に、不純物が添加された不純物層（ｎ+層）４を積層す
る（図２（ｂ））。
【０００３】不純物層４形成後は、半導体能動層３、不
純物層４を所定形状に加工後、ソース電極７、ドレイン
電極６を形成し、最後にパッシベーション膜８を形成し
て薄膜トランジスタとする。
純物層４を所定形状に加工後、ソース電極７、ドレイン
電極６を形成し、最後にパッシベーション膜８を形成し
て薄膜トランジスタとする。
【０００４】ところで、近時、薄膜トランジスタの特性
に対する要求が厳しくなっており、特に、従来よりもよ
り一層優れた移動度を有する薄膜トランジスタが要請さ
れている。
に対する要求が厳しくなっており、特に、従来よりもよ
り一層優れた移動度を有する薄膜トランジスタが要請さ
れている。
【０００５】しかるに、上述した従来の薄膜トランジス
タではその特性には限界があり、上記要請には答えるこ
とができない。
タではその特性には限界があり、上記要請には答えるこ
とができない。
【０００６】
【発明が解決しようとする課題】本発明は、従来よりも
優れた移動度を有する薄膜トランジスタ及びその製造方
法を提供することを目的とする。
優れた移動度を有する薄膜トランジスタ及びその製造方
法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
の薄膜トランジスタは、シリコンからなる半導体能動層
と、不純物が添加されたシリコンからなる不純物層とが
積層されており、前記半導体能動層の前記不純物層と接
する面には希ガス元素が添加されていることを特徴とす
る。
の薄膜トランジスタは、シリコンからなる半導体能動層
と、不純物が添加されたシリコンからなる不純物層とが
積層されており、前記半導体能動層の前記不純物層と接
する面には希ガス元素が添加されていることを特徴とす
る。
【０００８】また、上記課題を解決するための薄膜トラ
ンジスタの製造方法は、基体表面に、シリコンからなる
半導体能動層を形成する第１の成膜工程と、少なくとも
希ガスを含む雰囲気中で前記半導体能動層の表面をプラ
ズマにさらすプラズマ処理工程と、前記半導体能動層表
面に、不純物が添加されたシリコンからなる不純物層を
積層形成する第２の成膜工程とを有することを特徴とす
る。
ンジスタの製造方法は、基体表面に、シリコンからなる
半導体能動層を形成する第１の成膜工程と、少なくとも
希ガスを含む雰囲気中で前記半導体能動層の表面をプラ
ズマにさらすプラズマ処理工程と、前記半導体能動層表
面に、不純物が添加されたシリコンからなる不純物層を
積層形成する第２の成膜工程とを有することを特徴とす
る。
【０００９】
【作用】以下に本発明の作用を本発明の実施態様ととも
に説明する。従来は、半導体能動層（ｉ層）成膜後、直
ちに不純物層（ｎ+層）の成膜を行っておりｎ+成膜前は
ｉ層に対して何らの処理を施していなかった。またパッ
シベーション膜成膜前もｉ層に対しては何も処理を加え
ていなかった。
に説明する。従来は、半導体能動層（ｉ層）成膜後、直
ちに不純物層（ｎ+層）の成膜を行っておりｎ+成膜前は
ｉ層に対して何らの処理を施していなかった。またパッ
シベーション膜成膜前もｉ層に対しては何も処理を加え
ていなかった。
【００１０】しかるに本発明者は、ｉ層成膜後、ｉ層表
面に希ガスプラズマを照射し、その後にｎ+層をを成膜
すると、完成された薄膜トランジスタの移動度は従来よ
り著しく向上することを見いだした。その理由は明かで
はない。ただ、ｎ+層成膜に先立ち、ｉ層表面に希ガス
プラズマを照射し、その後ｎ+層を成膜すると、ｉ層と
ｎ+層との界面には希ガス元素が存在することが確認さ
れ、さらに、ｉ層とｎ+層との界面に希ガス元素が存在
した場合に限り移動度の著しい向上が認められることか
ら、この希ガス元素が移動度向上の原因となっていると
考えられる。
面に希ガスプラズマを照射し、その後にｎ+層をを成膜
すると、完成された薄膜トランジスタの移動度は従来よ
り著しく向上することを見いだした。その理由は明かで
はない。ただ、ｎ+層成膜に先立ち、ｉ層表面に希ガス
プラズマを照射し、その後ｎ+層を成膜すると、ｉ層と
ｎ+層との界面には希ガス元素が存在することが確認さ
れ、さらに、ｉ層とｎ+層との界面に希ガス元素が存在
した場合に限り移動度の著しい向上が認められることか
ら、この希ガス元素が移動度向上の原因となっていると
考えられる。
【００１１】結局、ｉ層とｎ+層との界面に希ガス元素
を存在せしめることにより移動度の著しい向上を図るこ
とができる。なお、ここでいう「界面」はｉ層の表面か
ら１０ｎｍ程度の深さの部分をも含む。
を存在せしめることにより移動度の著しい向上を図るこ
とができる。なお、ここでいう「界面」はｉ層の表面か
ら１０ｎｍ程度の深さの部分をも含む。
【００１２】なお、希ガスを存在せしめるには、Ｈ2ガ
ス、ＰＨ3ガス、Ｆ2ガスを希ガスに混合しておくほうが
希ガス単独の場合よりもｉ層とｎ+層との界面に希ガス
元素が存在しやすくなるため好ましい。その理由は明か
ではない。
ス、ＰＨ3ガス、Ｆ2ガスを希ガスに混合しておくほうが
希ガス単独の場合よりもｉ層とｎ+層との界面に希ガス
元素が存在しやすくなるため好ましい。その理由は明か
ではない。
【００１３】また、第１の成膜工程、プラズマ処理工
程、第２の成膜工程は３５０℃以下で行うことが好まし
い。３５０℃以下とした場合にｉ層とｎ+層との界面に
希ガス元素が存在しやすくなり、移動度もより良好とな
る。その理由も不明である。なお、３００℃以下で行う
ことがより好ましい。
程、第２の成膜工程は３５０℃以下で行うことが好まし
い。３５０℃以下とした場合にｉ層とｎ+層との界面に
希ガス元素が存在しやすくなり、移動度もより良好とな
る。その理由も不明である。なお、３００℃以下で行う
ことがより好ましい。
【００１４】特に、希ガス元素の含有率が０．０１原子
％を境として移動度が急激に向上するため、０．０１原
子％以上含有せしめることが好ましい。なお、０．５原
子％を超えると移動度は減少を始める。従って、０．０
１原子％〜０．５原子％が好ましい（請求項２）。
％を境として移動度が急激に向上するため、０．０１原
子％以上含有せしめることが好ましい。なお、０．５原
子％を超えると移動度は減少を始める。従って、０．０
１原子％〜０．５原子％が好ましい（請求項２）。
【００１５】なお、希ガス元素の含有量は、例えば、プ
ラズマの照射時間を長くすることにより多くすることが
でき、また、希ガスを他のガス（例えば水素ガス）によ
り希釈し、この希釈したガスによりプラズマを発生させ
れば希ガス元素の含有量を少なくすることができる。従
って、希ガスの希釈率やプラズマ照射時間を適宜制御す
ることにより所望の希ガス元素の含有率を得ることがで
きる。
ラズマの照射時間を長くすることにより多くすることが
でき、また、希ガスを他のガス（例えば水素ガス）によ
り希釈し、この希釈したガスによりプラズマを発生させ
れば希ガス元素の含有量を少なくすることができる。従
って、希ガスの希釈率やプラズマ照射時間を適宜制御す
ることにより所望の希ガス元素の含有率を得ることがで
きる。
【００１６】なお、希ガスとしては、Ｈｅガス、Ｎｅガ
ス、Ａｒガス、Ｘｅガス、Ｋｒガスが適宜用いられる。
ス、Ａｒガス、Ｘｅガス、Ｋｒガスが適宜用いられる。
【００１７】また、半導体能動層を形成する工程（第１
の成膜工程）と不純物層を積層する工程（第２の成膜工
程）とは、プラズマＣＶＤ成膜法により行うことが好ま
しい（請求項４）。第１の成膜工程、第２の成膜工程を
プラズマＣＶＤ成膜法により行う場合には、両成膜工程
を同じ成膜装置で行うことができ、プラズマ処理工程
（半導体能動層の表面をプラズマにさらす工程）も同じ
装置で導入ガスを換えるだけで行うことができる。この
ように、導入ガスを換えるだけで、同じ成膜装置で、第
１の成膜工程とプラズマ処理工程と第２の成膜工程とを
行うことができるということはそれぞれの工程後におけ
る層表面を大気にさらすことなく連続した成膜を行うこ
とができる（請求項５）ということであるから各層の表
面は、自然酸化物、水分などにより汚染されることがな
くより優れた特性の薄膜トランジスタを製造することが
できる。
の成膜工程）と不純物層を積層する工程（第２の成膜工
程）とは、プラズマＣＶＤ成膜法により行うことが好ま
しい（請求項４）。第１の成膜工程、第２の成膜工程を
プラズマＣＶＤ成膜法により行う場合には、両成膜工程
を同じ成膜装置で行うことができ、プラズマ処理工程
（半導体能動層の表面をプラズマにさらす工程）も同じ
装置で導入ガスを換えるだけで行うことができる。この
ように、導入ガスを換えるだけで、同じ成膜装置で、第
１の成膜工程とプラズマ処理工程と第２の成膜工程とを
行うことができるということはそれぞれの工程後におけ
る層表面を大気にさらすことなく連続した成膜を行うこ
とができる（請求項５）ということであるから各層の表
面は、自然酸化物、水分などにより汚染されることがな
くより優れた特性の薄膜トランジスタを製造することが
できる。
【００１８】
【実施例】以下に本発明の実施例を説明する。ただ、本
発明範囲は以下の実施例に限定されるものでないことは
いうまでもない。
発明範囲は以下の実施例に限定されるものでないことは
いうまでもない。
【００１９】（実施例１）図１に基づき実施例１を説明
する。本実施例では、まずガラス基板１０上にゲート電
極１を形成した。次に、ゲート電極１を覆って絶縁膜
（窒化シリコン膜）２を３００ｎｍの厚さで成膜した。
なお、基板温度は２５０℃とした。次に、第１の成膜工
程を次ぎなる条件のプラズマＣＶＤ法により行うことに
より厚さ１００ｎｍのａ−Ｓｉ（ｉ）層を形成した。
する。本実施例では、まずガラス基板１０上にゲート電
極１を形成した。次に、ゲート電極１を覆って絶縁膜
（窒化シリコン膜）２を３００ｎｍの厚さで成膜した。
なお、基板温度は２５０℃とした。次に、第１の成膜工
程を次ぎなる条件のプラズマＣＶＤ法により行うことに
より厚さ１００ｎｍのａ−Ｓｉ（ｉ）層を形成した。
【００２０】 原料ガス：ＳｉＨ4 １００ｓｃｃｍ、 Ｈ2 ４００ｓｃｃｍ ガス圧力：１００Ｐａ 基体温度：２５０℃ ＲＦ電力：１００Ｗ 基 板 ：４インチ角×１６枚 電 極 ：６０ｃｍ角
【００２１】第１の成膜工程終了後、基体を大気にさら
すことなく同じ装置内でプラズマ処理工程を次なる条件
で行った。 原料ガス：Ａｒ ６００ｓｃｃｍ Ｈ2 ４００ｓｃｃｍ ガス圧力：７０Ｐａ ＲＦ電力：４００Ｗ 基体温度：２５０℃ 処理時間：３０分
すことなく同じ装置内でプラズマ処理工程を次なる条件
で行った。 原料ガス：Ａｒ ６００ｓｃｃｍ Ｈ2 ４００ｓｃｃｍ ガス圧力：７０Ｐａ ＲＦ電力：４００Ｗ 基体温度：２５０℃ 処理時間：３０分
【００２２】プラズマ処理工程終了後、第２の成膜工程
を次なる条件のプラズマＣＶＤ法により行うことにより
厚さ２０ｎｍのａ−Ｓｉ（ｎ+）層を形成した。 原料ガス：ＳｉＨ4 ９９ｓｃｃｍ、 Ｈ2 ４００ｓｃｃｍ ＰＨ3 １ｓｃｃｍ ガス圧力：１００Ｐａ 基体温度：２５０℃ ＲＦ電力：１００Ｗ 最終的には、ソース電極７、ドレイン電極６を形成後、
パッシベーション膜８を形成し、図１（ｄ）に示す薄膜
トランジスタを作製した。
を次なる条件のプラズマＣＶＤ法により行うことにより
厚さ２０ｎｍのａ−Ｓｉ（ｎ+）層を形成した。 原料ガス：ＳｉＨ4 ９９ｓｃｃｍ、 Ｈ2 ４００ｓｃｃｍ ＰＨ3 １ｓｃｃｍ ガス圧力：１００Ｐａ 基体温度：２５０℃ ＲＦ電力：１００Ｗ 最終的には、ソース電極７、ドレイン電極６を形成後、
パッシベーション膜８を形成し、図１（ｄ）に示す薄膜
トランジスタを作製した。
【００２３】この薄膜トランジスタにつき移動度を測定
したところ、移動度は０．６（ｃｍ 2／Ｖｓｅｃ）であ
った。また、ｉ層とｎ+層との界面における希ガス元素
の含有率をＴＲＥＸ（全蛍光Ｘ線分析装置）およびＳＩ
ＭＳにより測定したところ、０．７原子％であった。
したところ、移動度は０．６（ｃｍ 2／Ｖｓｅｃ）であ
った。また、ｉ層とｎ+層との界面における希ガス元素
の含有率をＴＲＥＸ（全蛍光Ｘ線分析装置）およびＳＩ
ＭＳにより測定したところ、０．７原子％であった。
【００２４】（比較例１）実施例１におけるプラズマ処
理工程を行わず、他の点は実施例１と同様にして薄膜ト
ランジスタを作製し、移動度を測定したところ、移動度
は０．３（ｃｍ2／Ｖｓｅｃ）であった。
理工程を行わず、他の点は実施例１と同様にして薄膜ト
ランジスタを作製し、移動度を測定したところ、移動度
は０．３（ｃｍ2／Ｖｓｅｃ）であった。
【００２５】なお、ｉ層とｎ+層との界面における希ガ
ス元素の含有率をＴＲＥＸおよびＳＩＭＳにより測定し
たところ、ほぼ０原子％であった
ス元素の含有率をＴＲＥＸおよびＳＩＭＳにより測定し
たところ、ほぼ０原子％であった
【００２６】（実施例２）本例では、希ガス元素の含有
率が移動度に与える影響について調べた。すなわち、本
例では、Ａｒガスと水素ガスとの割合を変化させるとと
もにプラズマの照射時間を制御することによりＡｒの含
有率を変え、それぞれについて移動度を測定した。その
結果を表１に示す。
率が移動度に与える影響について調べた。すなわち、本
例では、Ａｒガスと水素ガスとの割合を変化させるとと
もにプラズマの照射時間を制御することによりＡｒの含
有率を変え、それぞれについて移動度を測定した。その
結果を表１に示す。
【００２７】
【表１】 （＊）前述した比較例１の場合である。 表１から明らかな通り、０．０１原子％を境として移動
度の向上はより顕著となている。また、０．５原子％を
超えても移動度はそれ以上は向上せず、飽和している。
度の向上はより顕著となている。また、０．５原子％を
超えても移動度はそれ以上は向上せず、飽和している。
【００２８】（実施例３）本例では、プラズマ処理工程
を２００℃〜３６０℃で行った。他の点は実施例１と同
様とした。その結果を表２に示す。
を２００℃〜３６０℃で行った。他の点は実施例１と同
様とした。その結果を表２に示す。
【００２９】
【表２】 本例では、表２から明らかなように、移動度は、０．４
〜０．６（ｃｍ2／Ｖｓｅｃ）であり、３６０℃でのプ
ラズマ処理工程では、比較例１よりは良好ではあった
が、実施例１よりは悪かった。
〜０．６（ｃｍ2／Ｖｓｅｃ）であり、３６０℃でのプ
ラズマ処理工程では、比較例１よりは良好ではあった
が、実施例１よりは悪かった。
【００３０】（比較例２）本例では、プラズマ処理工程
において、原料ガスを（Ｈ2 １０００ｓｃｃｍ）とし
た。他の点は実施例１と同様とした。
において、原料ガスを（Ｈ2 １０００ｓｃｃｍ）とし
た。他の点は実施例１と同様とした。
【００３１】本例ではＡｒの含有率は当然０％であっ
た。移動度は０．３５（ｃｍ2／Ｖｓｅｃ）であり、比
較例１よりは良好であったが、ＡｒガスあるいはＡｒガ
スとＨ 2ガスとの混合ガスよりは劣っている。これは、
水素のみによるプラズマ処理も移動度の向上に若干寄与
することを示す一方、ＡｒガスとＨ2ガスとの混合ガス
を用いた場合には、それぞれを単独で用いた場合に比べ
著しい移動度の向上があることをも示している。
た。移動度は０．３５（ｃｍ2／Ｖｓｅｃ）であり、比
較例１よりは良好であったが、ＡｒガスあるいはＡｒガ
スとＨ 2ガスとの混合ガスよりは劣っている。これは、
水素のみによるプラズマ処理も移動度の向上に若干寄与
することを示す一方、ＡｒガスとＨ2ガスとの混合ガス
を用いた場合には、それぞれを単独で用いた場合に比べ
著しい移動度の向上があることをも示している。
【００３２】上記実施例では逆スタガー構造の薄膜トラ
ンジスタを例にとり説明したが、スタガー構造、コプラ
ナー構造、逆コプラナー構造であっても本発明は適用で
きることはいうまでもない。本発明の薄膜トランジスタ
は例えば、液晶表示装置、太陽電池、その他の電子素
子、電子部品に好適に応用することができる。
ンジスタを例にとり説明したが、スタガー構造、コプラ
ナー構造、逆コプラナー構造であっても本発明は適用で
きることはいうまでもない。本発明の薄膜トランジスタ
は例えば、液晶表示装置、太陽電池、その他の電子素
子、電子部品に好適に応用することができる。
【００３３】
（請求項１、請求項３）請求項１に係る薄膜トランジス
タは従来よりも優れた移動度を有する。 （請求項２）請求項２に係る薄膜トランジスタは他の場
合よりも移動度はより優れている。
タは従来よりも優れた移動度を有する。 （請求項２）請求項２に係る薄膜トランジスタは他の場
合よりも移動度はより優れている。
【００３４】（請求項３）従来よりも移動度が優れた薄
膜トランジスタを製造することができる。 （請求項４、請求項５）より簡易に、また、界面の汚染
のない膜を有する薄膜トランジスタを製造でき、より一
層、移動度が優れた薄膜トランジスタを製造することが
できる。
膜トランジスタを製造することができる。 （請求項４、請求項５）より簡易に、また、界面の汚染
のない膜を有する薄膜トランジスタを製造でき、より一
層、移動度が優れた薄膜トランジスタを製造することが
できる。
【図１】実施例に係る薄膜トランジスタの製造工程を示
す概念図である。
す概念図である。
【図２】従来例に係る薄膜トランジスタの製造工程を示
す概念図である。
す概念図である。
１ ゲート電極、 ２ 絶縁膜（窒化シリコン膜）、 ３ 半導体能動層（ｉ層）、 ４ 不純物層（ｎ+層）、 ５ 希ガス元素、 ６ ドレイン電極、 ７ ソース電極、 ８ パッシベーション膜、 １０ 基板。
Claims (5)
- 【請求項１】 シリコンからなる半導体能動層と、 不純物が添加されたシリコンからなる不純物層とが積層
されており、 前記半導体能動層の前記不純物層と接する面には希ガス
元素が添加されていることを特徴とする薄膜トランジス
タ。 - 【請求項２】 前記希ガス元素の含有量が０．０１原子
％〜０．５原子％であることを特徴とする請求項１記載
の薄膜トランジスタ。 - 【請求項３】 基体表面に、シリコンからなる半導体能
動層を形成する第１の成膜工程と、 少なくとも希ガスを含む雰囲気中で前記半導体能動層の
表面をプラズマにさらすプラズマ処理工程と、 前記半導体能動層表面に、不純物が添加されたシリコン
からなる不純物層を積層形成する第２の成膜工程とを有
することを特徴とする薄膜トランジスタの製造方法。 - 【請求項４】 前記第１の成膜工程と前記第２の成膜工
程とが、プラズマＣＶＤ成膜法によりなされることを特
徴とする請求項３記載の薄膜トランジスタの製造方法。 - 【請求項５】 前記第１の成膜工程と前記プラズマ処理
工程と前記第２の成膜工程とが、前記基体を大気中にさ
らすことなく連続してなされることを特徴とする請求項
３又は４記載の薄膜トランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13970695A JPH08335703A (ja) | 1995-06-06 | 1995-06-06 | 薄膜トランジスタ及びその製造方法 |
| KR19960019911A KR970004084A (ja) | 1995-06-06 | 1996-06-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13970695A JPH08335703A (ja) | 1995-06-06 | 1995-06-06 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08335703A true JPH08335703A (ja) | 1996-12-17 |
Family
ID=15251529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13970695A Pending JPH08335703A (ja) | 1995-06-06 | 1995-06-06 | 薄膜トランジスタ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH08335703A (ja) |
| KR (1) | KR970004084A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166828A (ja) * | 2001-06-01 | 2008-07-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US7598159B2 (en) | 2006-11-07 | 2009-10-06 | Samsung Electronics Co., Ltd. | Method of fabricating thin film transistor substrate and thin film transistor substrate produced using the same |
| JP2010287618A (ja) * | 2009-06-09 | 2010-12-24 | Mitsubishi Electric Corp | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置 |
| JP2011205090A (ja) * | 2010-03-05 | 2011-10-13 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
-
1995
- 1995-06-06 JP JP13970695A patent/JPH08335703A/ja active Pending
-
1996
- 1996-06-05 KR KR19960019911A patent/KR970004084A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166828A (ja) * | 2001-06-01 | 2008-07-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2011211214A (ja) * | 2001-06-01 | 2011-10-20 | Semiconductor Energy Lab Co Ltd | 半導体膜の作製方法 |
| US7598159B2 (en) | 2006-11-07 | 2009-10-06 | Samsung Electronics Co., Ltd. | Method of fabricating thin film transistor substrate and thin film transistor substrate produced using the same |
| JP2010287618A (ja) * | 2009-06-09 | 2010-12-24 | Mitsubishi Electric Corp | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置 |
| JP2011205090A (ja) * | 2010-03-05 | 2011-10-13 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970004084A (ja) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7714318B2 (en) | Electronic device including a transistor structure having an active region adjacent to a stressor layer | |
| JPH07153969A (ja) | 分離型多結晶シリコン内構成体の製造方法 | |
| US6639279B1 (en) | Semiconductor transistor having interface layer between semiconductor and insulating layers | |
| JPH06196702A (ja) | 薄膜トランジスタの製造方法 | |
| JP2570179B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH08335703A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07162002A (ja) | 半導体膜の製造方法及び薄膜トランジスタの製造方法 | |
| JPH05275702A (ja) | 薄膜トランジスタ | |
| JPH04154162A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH03227024A (ja) | 半導体装置の製造方法 | |
| JP3064363B2 (ja) | Ｓｉ薄膜の形成方法 | |
| JPH09252135A (ja) | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JPH07249772A (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JP3461348B2 (ja) | 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JP2000101077A (ja) | 半導体装置の製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| JP2009267425A (ja) | 半導体装置の製造方法 | |
| JPH05326938A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0380542A (ja) | 半導体集積回路装置 | |
| JPH04142080A (ja) | 半導体装置及びその製造方法 | |
| JPH08107214A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01169962A (ja) | 半導体装置 |