JP2538830B2 - セラミックのバリヤ層を利用したシリコンの部分的酸化方法 - Google Patents

セラミックのバリヤ層を利用したシリコンの部分的酸化方法

Info

Publication number
JP2538830B2
JP2538830B2 JP5106196A JP10619693A JP2538830B2 JP 2538830 B2 JP2538830 B2 JP 2538830B2 JP 5106196 A JP5106196 A JP 5106196A JP 10619693 A JP10619693 A JP 10619693A JP 2538830 B2 JP2538830 B2 JP 2538830B2
Authority
JP
Japan
Prior art keywords
ceramic material
silicon
partial oxidation
barrier layer
field oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5106196A
Other languages
English (en)
Other versions
JPH07283211A (ja
Inventor
トロン・トライ・ドーン
グルテジ・シン・サンドゥ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JPH07283211A publication Critical patent/JPH07283211A/ja
Application granted granted Critical
Publication of JP2538830B2 publication Critical patent/JP2538830B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/106Masks, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はセラミックをバリヤ層と
して利用する半導体の製造法、さらに詳しく言えば半導
体用シリコンの部分的酸化(LOCOS)方法に関する
ものである。
【0002】
【発明の背景】マイクロチップの製造においては、半導
体基板上に集積回路(IC)を形成する必要があり、通
常、多数の半導体素子(デバイス)やICが単結晶シリ
コンからなるモノリシック(monolithic)基板上に形成
される。こうした半導体素子は、基板にドーピングを施
したりパターン付けしたり、基板上に導体や絶縁体など
の層を堆積させるなど、さまざまな工程を経て作られ
る。シリコン基板の活性化領域を分離するのに使われる
方法として、LOCOS(部分的な酸化膜生成)という
方法が知られている。この方法を実施するにあたって
は、まず、窒化珪素のようなバリヤ材料を基板上に堆積
させる。次いで、このバリア層を、パターン付けし、エ
ッチングし、基板のある一定の領域だけを露出させる。
次にこのシリコン基板に熱酸化膜生成処理を施す。すな
わち、シリコン基板上の上記露出領域を高温の酸化膜生
成雰囲気に晒すことにより、比較的厚いフィールド酸化
膜(FOX)を露出領域上にのみ成長させる。次いで、
先に堆積させたバリヤ層を取り除き、次工程へと送り、
半導体素子を形成する。
【0003】図2〜図5はこのような従来技術のLOC
OS法を説明したものである。この方法では、まず、図
2に示すシリコン基板(10)に図3に示すような露出
領域(14)を残して、マスクとして窒化珪素層(1
2)を堆積させる。次に水蒸気などの酸化性雰囲気の中
で熱酸化膜生成処理を施し、基板(10)の露出領域
(14)にフィールド酸化膜(FOX)(16)を形成
する。次いで、窒化珪素(12)のマスクを取り除き、
そのあとの堀(moat)領域(18)に活性半導体素子を
形成する。各堀領域(18)はフィールド酸化膜(FO
X)(16)によって分離されている。こうして、フィ
ールド酸化膜(FOX)(16)は、完成した半導体構
造における活性素子間の絶縁を行なう役割を果たすわけ
である。
【0004】図4に示すように、フィールド酸化膜(F
OX)(16)は、シリコン基板(10)の露出領域
(14)に垂直方向に成長するだけでなく、窒化珪素マ
スク(12)の縁部の下に向かって横方向にも成長す
る。窒化物マスク(12)の下に侵入したこの酸化物層
は「バーズビーク(鳥のくちばし)」(20)として知
られ、通常、フィールド酸化膜(16)の厚みのおよそ
半分ぐらいの厚さまで成長することがある。「バーズビ
ーク」ができると活性な半導体素子として使用できる堀
領域(18)の面積が少なくなるため、フィールド酸化
膜(FOX)の厚さをできるだけ薄くする必要がある
が、フィールド酸化膜(FOX)の厚みを薄くすると完
成した半導体素子の性能を低下させることもある。例え
ば、フィールド酸化膜の厚みが薄いため、半導体素子間
の相互接続のキャパシタンスが増えたり、隣接する堀領
域(18)のそれぞれに形成された半導体素子間にフィ
ールド酸化膜の下を通ってリーク電流が流れることがあ
る。通常の半導体ダイには何千ものフィールド酸化膜の
領域があるために、こういった問題は複合して発生す
る。加えて、回路の密度が増してきたため、フィールド
酸化膜の厚みを更に薄くする必要性も出てきた。
【0005】従来、LOCOS法を改良する様々な半導
体製造方法が提案されてきた。ダーレイ(Darley)等の
米国特許第 4,466,174号、ダンカン(Duncan)の米国特
許第4,909,897号、ウィドマン( Widmann)の米国特許
第 4,313,256号、チャップマン( Chapman)等の米国特
許第 4,892,614号、バスマン(Bussmann)の米国特許第
4,564,394号は、代表的な改良LOCOS法を開示して
いる。これらは、図2から図5に示すような標準的なL
OCOS法を改良したものだと述べられている。
【0006】一般的に、これらのいずれの方法において
も、図2から図5に示すような標準的なLOCOS法と
同様、窒化珪素をマスクあるいはバリヤ材料として用
い、酸化膜生成プロセスにおいて堀領域を保護してい
る。窒化珪素は酸素拡散に対するバリアとして有効であ
り、シリコンと適合する適当な熱膨張率を有するため、
こうしたアプリケーションでは好んで使われている。そ
の上、窒化珪素は低圧の化学的気相堆積法(LPCV
D)を用いて簡単に堆積させることができる。すなわ
ち、シランまたはジクロロシランから、組成がSi3
4 (窒化シリコン)の膜が得られる。こうした方法で
は、酸化珪素もまた用いられるが、一般的には窒化珪素
の方が好まれる。
【0007】窒化珪素膜の使用上の問題点として、窒化
珪素の熱膨脹係数とシリコンの熱膨脹係数とが完全に一
致しないため、窒化珪素膜中、特にシリコンと窒化膜の
接面にかなりのストレスが発生するということである。
この高ストレスによって、クラックやピンホールが形成
され、酸化膜生成プロセスにおけるバリヤ層の効果を制
限することがある。また、これが窒化珪素膜の厚さを比
較的薄いものに限定する理由にもなっている。他にバリ
ヤ材料としての窒化珪素膜に関連する問題として、窒化
珪素膜を比較的薄く形成すると、それに従い、イオン阻
止力が低くなるということがある。この結果として、L
OCOSプロセスの後、窒化珪素膜のバリヤ層を取り除
き、フィールド酸化膜(FOX)にドーピングを行なう
ためのイオン注入工程に備えるべく別のマスクを堆積し
なければならない。
【0008】
【発明が解決しようとする課題】本発明は、LOCOS
法でバリヤ層として使われる窒化珪素膜や酸化珪素膜に
対して、性能的に優れた特質を持つ材料の使用を提案す
るものである。すなわち、本発明の目的は、半導体LO
COS法においてバリヤ層として有用な、より優れた材
料を提供することにある。また、本発明の目的は、より
優れたLOCOS法、特にLOCOS法におけるバリヤ
層形成のためのより優れた方法を提供することにある。
さらに、本発明は、バリヤ層として堆積した材料を、L
OCOSプロセスに引き続いて施されるフィールド酸化
膜のイオン注入でも同じくマスク材料として使うことの
できるLOCOS法を提供する。さらにまた、本発明
は、フィールド酸化の後にイオン注入を実行し、そうす
ることでフィールド酸化膜の生成中にイオンが横方向に
侵入するという問題を解消したLOCOS法を提供す
る。
【0009】
【課題を解決するための手段】本発明に従えば、シリコ
ン上に堆積された際にストレスの少ない材料でバリヤ層
を形成することができ、かつ次工程のイオン注入でも同
じマスク材料を使うことのできるLOCOS法が提供さ
れる。このバリヤ層は、LOCOSプロセス中の酸素拡
散に対するバリヤとして効果のある材料で、かつフィー
ルド酸化膜にイオン注入をする際、イオンに対するバリ
ヤとしても効果のある材料で形成することができる。更
に、このバリヤ層は、シリコン基板上に堆積した際のス
トレスが低く、クラックの発生がないような材料で形成
されなければならない。
【0010】一般的には、セラミックとして分類される
材料がこうした基準を満たす。通常、セラミックとは、
非金属無機材料として定義される。セラミックは非伝導
性あるいは絶縁性であり、バリヤ層に必要な前述の要求
を満たす。こういった特徴を持つ材料には、金属酸化
物、強誘電体、炭化物、ガラス、チタン酸塩に分類され
るものが含まれ、具体的な例としては、TiO2 、Ta
x 、WOx 、ZrOxがある。こういった材料は窒化
珪素よりもイオンを止める能力が高く、中には窒化珪素
の3倍のイオン阻止力を持つものもある。このためにL
OCOSプロセス中のバリヤ層として、かつ、フィール
ド酸化膜ヘのイオン注入時のマスクとして、セラミック
のバリヤ層を利用することが可能になる。加えて、イオ
ン注入をフィールド酸化膜の生成前ではなく、むしろ後
に実行することも可能となる。こういった2重の機能は
窒化珪素では得ることができない。なぜなら、窒化珪素
では、イオンを遮断するのに充分な厚さにすると、スト
レスが高くなりクラックが発生するからである。本発明
の上記以外の目的、利点および有効性は、以下の記述に
よってより明らかになるであろう。
【0011】
【発明の構成】本発明は 1)シリコン基板上に、高いイオン阻止能力を持つセラ
ミック材料からなるストレスの低いバリヤ層を堆積させ
る工程; バリヤ層をパターン付けし、エッチングして、露出領域
とセラミック材料で被覆された素子形成用保護領域とを
基板上に画成する工程; 湿式酸化処理により、露出領域にフィールド酸化膜を成
長させる工程; フィールド酸化膜を貫通するがバリヤ層を貫通しないエ
ネルギーを有するイオンをフィールド酸化膜を通して注
入する工程;および前記保護領域から セラミックのバリヤ層を除去する工程
を有することを特徴とする、半導体製造用シリコンの部
分的酸化方法、
【0012】2)セラミック材料がチタン酸塩である前
記1に記載のシリコンの部分的酸化方法、 3)セラミック材料が強誘電性材料である前記1に記載
のシリコンの部分的酸化方法、 4)セラミック材料がガラスである前記1に記載のシリ
コンの部分的酸化方法、 5)セラミック材料がカーバイトである前記1に記載の
シリコンの部分的酸化方法、
【0013】6)セラミック材料が、TiO2 、TaO
x 、WOx 、ZrOx からなる群から選択される前記1
に記載のシリコンの部分的酸化方法、 7)セラミック材料が化学的気相堆積法(CVD)によ
り堆積される前記1に記載のシリコンの部分的酸化方
法、 8)セラミック材料が湿式エッチングにより除去される
前記1に記載のシリコンの部分的酸化方法、 9)セラミック材料が乾式エッチングにより除去される
前記1に記載のシリコンの部分的酸化方法、
【0014】10)窒化珪素より高いイオン阻止能力を
持ち、熱膨脹係数がシリコンのそれに整合し、従って低
いストレスで堆積できるセラミック材料で形成されたバ
リヤ層をシリコン基板上に堆積する工程; セラミック材料のバリヤ層をフォトパターン付けし、エ
ッチングして、露出領域とセラミック材料で被覆された
素子形成用保護領域とを基板上に画成する工程; 湿式酸化処理により露出領域にフィールド酸化膜を形成
させる工程; フィールド酸化膜を貫通するがバリヤ層を貫通しないエ
ネルギーを有するイオンをフィールド酸化膜を通して注
入する工程;および エッチングによりセラミック材料のバリヤ層を除去する
工程を有することを特徴とする、半導体製造用シリコン
の部分的酸化方法、
【0015】11)セラミック材料が、金属酸化物、チ
タン酸塩、カーバイト、ガラス、強誘電体からなる群か
ら選ばれる前記10に記載のシリコンの部分的酸化方
法、 12)セラミック材料が窒化珪素のおよそ3倍のイオン
阻止能力を持つ前記11に記載のシリコンの部分的酸化
方法、 13)セラミック材料が化学気相堆積法(CVD)によ
って堆積される前記10に記載のシリコンの部分的酸化
方法、 14)セラミック材料がスパッタリングによって堆積さ
れる前記10に記載のシリコンの部分的酸化方法、 15)セラミック材料が500オングストロームから5,
000 オングストロームの厚さに堆積される前記10に記
載のシリコンの部分的酸化方法、および 16)フィールド酸化膜が2,000 オングストロームから
6,000 オングストロームの厚さに形成される前記10に
記載のシリコンの部分的酸化方法に関する。
【0016】
【発明の具体例な開示】図1を参照すると、本発明の方
法によるLOCOS法が示されている。概括的に言え
ば、このLOCOS法では、窒化珪素ではなくセラミッ
ク材料を使ってバリヤ層を生成する。こうしたセラミッ
ク材料は、低いストレスでシリコン上に堆積することが
容易で、窒化珪素膜よりもイオンを阻止する能力が高
く、従って、次工程のフィールド酸化膜へのイオン注入
においてもマスクとして使うことができる材料である。
【0017】より具体的に述べれば、本発明のLOCO
S法は、以下の工程を含む。シリコン基板上にセラミッ
ク材料のバリヤ層を堆積させる工程(ステップ22); バリヤ層をパターン付けして基板上に露出領域を画成す
る工程(ステップ24); 湿式酸化処理を行い、前記露出領域にフィールド酸化膜
を成長させる工程(ステップ26); フィールド酸化膜を貫通するに充分なエネルギーを有す
るイオンを前記フィールド酸化膜を通して基板中に注入
する工程(ステップ28); 乾式エッチングまたは湿式エッチングで活性化領域から
バリヤ層を取り除く工程(ステップ30)。
【0018】セラミック材料でできたバリヤ層を生成す
るには、化学的気相堆積法(CVD)またはスパッタリ
ングで行うのが好ましい。一般的に、先に挙げたような
セラミック材料は、シリコン上に堆積させるのが容易
で、その熱膨張係数はシリコンのそれに非常に近い。こ
のために、低ストレスでセラミック材料をシリコン上に
堆積させることができるわけである。加えて、セラミッ
ク材料の中には窒化珪素膜の数倍(例えば、3倍)もの
イオン阻止能力を持つものがある。先に挙げた材料に加
えて、Al2 3 、CrOx 、Bax Ti Ox 、Bax
Srx CuOx が好適に用いられる。こういったセラミ
ック材料を使ったバリヤ層は、例えば、500オングス
トロームから5,000 オングストロームの厚さに堆積させ
ることができる。
【0019】バリヤ層をパターン付けして基板上に露出
領域を形成する工程(ステップ24)は、標準的なリソ
グラフィー技術によって行なうことができる。例えば、
レジストのような感光性材料を堆積し、次いで、これを
フォトパターニングし、更にエッチングする工程を含む
ような方法である。エッチングでは、基板に達する開口
部をバリヤ層に開け、シリコンを露出させる。基板上の
この露出した部分が次工程でフィールド酸化膜が堆積さ
れる領域で、バリヤ層で保護された部分が堀領域であ
り、最終的に半導体素子が形成されるところである。こ
れは基本的には図3に示されるプロセスと同一で、セラ
ミック材料のバリヤ層は参照番号12で示されているも
のである。基板に達する開口部は参照番号14で示され
ている。
【0020】この露出領域(14)に堆積するフィール
ド酸化膜(FOX)は、湿った酸素雰囲気で成長させる
ことができる(ステップ26)。これは基本的に、基板
上の露出領域(14)にフィールド酸化膜(16)を形
成する図4に示されるプロセスである。例えば、フィー
ルド酸化膜は、800℃〜1,200 ℃の湿った酸素雰囲気
中で、約6〜10時間で成長させることができる。この
フィールド酸化膜の厚さは、およそ2,000 オングストロ
ーム〜6,000 オングストロームである。
【0021】イオン注入はフィールド酸化膜(FOX)
の成長後に行うため、イオンが横に侵入することが少な
い。通常、フィールド酸化膜はイオン注入の後に生成さ
れるため、注入された原子はフィールド酸化膜の生成中
に拡散し、結果的に横方向に侵入してしまう。こうした
従来技術に対する本発明の特徴は、図3と図4とを比較
することによって示される。図3は、フィールド酸化膜
(FOX)の生成に先だって、保護されていない露出領
域(14)にイオン(32)を注入した先行技術を示す
ものであるが、これらの注入されたイオンはフィールド
酸化膜(16)の生成中に拡散し、横方向へ侵入する。
一方、本発明では、イオンはフィールド酸化膜の生成後
に、基板(10)のフィールド酸化膜の下の領域に注入
される。これらのイオンは図5では参照番号34で示さ
れている。横方向への侵入が少ないのに加えて、堀領域
がフィールド酸化膜(16)の表面からそれほど引っ込
んでいないため、次工程である活性半導体素子の平坦化
が行ない易い。
【0022】フィールド酸化膜(16)へのイオン注入
(ステップ28)は、標準のイオン注入装置とイオン化
チャンバを使って行なうことができる。細かいプロセス
は素子の要求条件によって異なる。例えば、n型トラン
ジスタ間のフィールドを隔離するには高エネルギーのボ
ロンを注入すればよく、p型トランジスタのフィールド
隔離にはリンを注入すればよい。セラミック材料を使っ
たバリヤ層はイオンの阻止能力が高いため、セラミック
層の下の基板でイオン注入がフィールドの横方向に侵入
する量を最少限に抑えつつ、ドーパントの利用効率をよ
り高くすることが可能となる。
【0023】フィールド酸化膜ヘのイオン注入の後、セ
ラミック材料のバリヤ層を取り除く。セラミックバリヤ
層の除去(ステップ30)は、湿式エッチング(化学反
応を用いたエッチング)あるいは乾式エッチング(プラ
ズマを利用したエッチング)のいずれを用いても行なう
ことができる。セラミック材料の湿式エッチングに適し
た試薬には、H2 SO4 、NH4 OH、H2 2 、HN
3 がある。乾式エッチングに適したガスにはSF6
CF4 がある。
【0024】このように、本発明の方法は、半導体製造
においてLOCOSプロセスおよび次工程のフィールド
イオン注入を実行するための、セラミック材料でできた
バリヤ層を用いた、簡単ではあるが自明でない方法を提
供する。要約すると、本発明のプロセスは、対応する先
行技術の半導体製造プロセスに対して、次のような特徴
を持つものである。 1)LOCOSプロセスでのセラミック・バリヤ層がフ
ィールド酸化膜へのイオン注入でのマスクとして機能す
るために、工程数が少なくて済む。 2)バリヤ層として使用されていた窒化珪素の高ストレ
スに起因する方法上の限界が克服できる。 3)フィールドへ注入されたイオンが絶縁領域に侵入す
ることに伴なう問題が低減できる。 4)横方向へのイオンの侵入を抑え、かつ、次いで行な
われる平坦化工程を容易にしながらドーパントの利用効
率を大きくすることができるため、フィールド酸化膜の
厚みを薄くすることができる。
【0025】以上、本発明の方法を、好適実施態様を参
照しながら説明したが、当業者にとっては自明なよう
に、特許請求の範囲で規定した発明の範囲から逸脱する
ことなく、変更や改良を加えることもできる。
【図面の簡単な説明】
【図1】本発明の工程を説明するブロック図である。
【図2】シリコン基板の断面図である。
【図3】フィールド酸化膜(FOX)の生成に先だっ
て、保護されていない露出領域にイオンを注入した先行
技術を示すシリコン基板の断面図である。
【図4】エッチング後の露出領域にフィールド酸化膜を
生成したシリコン基板の断面図である。
【図5】フィールド酸化膜の生成後にイオン注入したシ
リコン基板の断面図である。
【符号の説明】
10 シリコン基板 12 窒化珪素膜 14 露出領域 16 フィールド酸化膜 18 堀領域 20 バーズビーク 32 イオン 34 イオン

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項1】 シリコン基板上に、高いイオン阻止能力
    を持つセラミック材料からなるストレスの低いバリヤ層
    を堆積させる工程; バリヤ層をパターン付けし、エッチングして、露出領域
    とセラミック材料で被覆された保護領域とを基板上に画
    成する工程; 湿式酸化処理により、露出領域にフィールド酸化膜を成
    長させる工程; フィールド酸化膜を貫通するがバリヤ層を貫通しないエ
    ネルギーを有するイオンをフィールド酸化膜を通して注
    入する工程;および前記保護領域から セラミックのバリヤ層を除去する工程
    を有することを特徴とする、半導体製造用シリコンの部
    分的酸化方法。
  2. 【請求項2】 セラミック材料がチタン酸塩である請求
    項1に記載のシリコンの部分的酸化方法。
  3. 【請求項3】 セラミック材料が強誘電性材料である請
    求項1に記載のシリコンの部分的酸化方法。
  4. 【請求項4】 セラミック材料がガラスである請求項1
    に記載のシリコンの部分的酸化方法。
  5. 【請求項5】 セラミック材料がカーバイトである請求
    項1に記載のシリコンの部分的酸化方法。
  6. 【請求項6】 セラミック材料が、TiO2 、Ta
    x 、WOx 、ZrOxからなる群から選択される請求
    項1に記載のシリコンの部分的酸化方法。
  7. 【請求項7】 セラミック材料が化学的気相堆積法(C
    VD)により堆積される請求項1に記載のシリコンの部
    分的酸化方法。
  8. 【請求項8】 セラミック材料が湿式エッチングにより
    除去される請求項1に記載のシリコンの部分的酸化方
    法。
  9. 【請求項9】 セラミック材料が乾式エッチングにより
    除去される請求項1に記載のシリコンの部分的酸化方
    法。
  10. 【請求項10】 窒化珪素より高いイオン阻止能力を持
    ち、熱膨脹係数がシリコンのそれに整合し、従って低い
    ストレスで堆積できるセラミック材料で形成されたバリ
    ヤ層をシリコン基板上に堆積する工程; セラミック材料のバリヤ層をフォトパターン付けし、エ
    ッチングして、露出領域とセラミック材料で被覆された
    素子形成用保護領域とを基板上に画成する工程; 湿式酸化処理により露出領域にフィールド酸化膜を形成
    させる工程; フィールド酸化膜を貫通するがバリヤ層を貫通しないエ
    ネルギーを有するイオンをフィールド酸化膜を通して注
    入する工程;および エッチングによりセラミック材料のバリヤ層を除去する
    工程を有することを特徴とする、半導体製造用シリコン
    の部分的酸化方法。
  11. 【請求項11】 セラミック材料が、金属酸化物、チタ
    ン酸塩、カーバイト、ガラス、強誘電体からなる群から
    選ばれる請求項10に記載のシリコンの部分的酸化方
    法。
  12. 【請求項12】 セラミック材料が窒化珪素のおよそ3
    倍のイオン阻止能力を持つ請求項11に記載のシリコン
    の部分的酸化方法。
  13. 【請求項13】 セラミック材料が化学気相堆積法(C
    VD)によって堆積される請求項10に記載のシリコン
    の部分的酸化方法。
  14. 【請求項14】 セラミック材料がスパッタリングによ
    って堆積される請求項10に記載のシリコンの部分的酸
    化方法。
  15. 【請求項15】 セラミック材料が500オングストロ
    ームから5,000 オングストロームの厚さに堆積される請
    求項10に記載のシリコンの部分的酸化方法。
  16. 【請求項16】 フィールド酸化膜が2,000 オングスト
    ロームから6,000 オングストロームの厚さに形成される
    請求項10に記載のシリコンの部分的酸化方法。
JP5106196A 1992-04-22 1993-04-08 セラミックのバリヤ層を利用したシリコンの部分的酸化方法 Expired - Fee Related JP2538830B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/872,015 US5212111A (en) 1992-04-22 1992-04-22 Local-oxidation of silicon (LOCOS) process using ceramic barrier layer
US07/872015 1992-04-22

Publications (2)

Publication Number Publication Date
JPH07283211A JPH07283211A (ja) 1995-10-27
JP2538830B2 true JP2538830B2 (ja) 1996-10-02

Family

ID=25358640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5106196A Expired - Fee Related JP2538830B2 (ja) 1992-04-22 1993-04-08 セラミックのバリヤ層を利用したシリコンの部分的酸化方法

Country Status (3)

Country Link
US (1) US5212111A (ja)
JP (1) JP2538830B2 (ja)
DE (1) DE4307580C2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654227A (en) * 1996-01-23 1997-08-05 Micron Technology, Inc. Method for local oxidation of silicon (LOCOS) field isolation
US5874346A (en) * 1996-05-23 1999-02-23 Advanced Micro Devices, Inc. Subtrench conductor formation with large tilt angle implant
US5767000A (en) * 1996-06-05 1998-06-16 Advanced Micro Devices, Inc. Method of manufacturing subfield conductive layer
KR100245096B1 (ko) * 1996-12-31 2000-03-02 김영환 반도체소자의 필드 산화막 제조방법
TW418475B (en) * 1999-02-22 2001-01-11 Mosel Vitelic Inc Configuration method for thin film cracking parameters and the application using the same
WO2002014915A2 (en) * 2000-08-17 2002-02-21 Mcmaster University Silicon-on-insulator optical waveguide fabrication by local oxidation of silicon

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US456394A (en) * 1891-07-21 Samuel jas
JPS5286083A (en) * 1976-01-12 1977-07-16 Hitachi Ltd Production of complimentary isolation gate field effect transistor
DE2902665A1 (de) * 1979-01-24 1980-08-07 Siemens Ag Verfahren zum herstellen von integrierten mos-schaltungen in silizium-gate- technologie
NL186886C (nl) * 1980-11-28 1992-03-16 Philips Nv Halfgeleiderinrichting.
DE3133841A1 (de) * 1981-08-27 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4466174A (en) * 1981-12-28 1984-08-21 Texas Instruments Incorporated Method for fabricating MESFET device using a double LOCOS process
JPS5943545A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd 半導体集積回路装置
JPS59139643A (ja) * 1983-01-31 1984-08-10 Hitachi Ltd 半導体装置およびその製造方法
DE3329074A1 (de) * 1983-08-11 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Verhinderung der oxidationsmitteldiffusion bei der herstellung von halbleiterschichtanordnungen
US4679303A (en) * 1983-09-30 1987-07-14 Hughes Aircraft Company Method of fabricating high density MOSFETs with field aligned channel stops
US4685198A (en) * 1985-07-25 1987-08-11 Matsushita Electric Industrial Co., Ltd. Method of manufacturing isolated semiconductor devices
US4675982A (en) * 1985-10-31 1987-06-30 International Business Machines Corporation Method of making self-aligned recessed oxide isolation regions
US4909897A (en) * 1986-06-17 1990-03-20 Plessey Overseas Limited Local oxidation of silicon process
US4892614A (en) * 1986-07-07 1990-01-09 Texas Instruments Incorporated Integrated circuit isolation process
US4987093A (en) * 1987-04-15 1991-01-22 Texas Instruments Incorporated Through-field implant isolated devices and method
US4963505A (en) * 1987-10-27 1990-10-16 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
JP2812388B2 (ja) * 1988-01-18 1998-10-22 富士通株式会社 Soi半導体装置の製造方法
JPH01194436A (ja) * 1988-01-29 1989-08-04 Nec Yamaguchi Ltd 半導体装置
US4966858A (en) * 1989-11-02 1990-10-30 Motorola, Inc. Method of fabricating a lateral semiconductor structure including field plates for self-alignment
US5091332A (en) * 1990-11-19 1992-02-25 Intel Corporation Semiconductor field oxidation process

Also Published As

Publication number Publication date
DE4307580A1 (de) 1993-10-28
DE4307580C2 (de) 1998-07-23
JPH07283211A (ja) 1995-10-27
US5212111A (en) 1993-05-18

Similar Documents

Publication Publication Date Title
US5151381A (en) Method for local oxidation of silicon employing two oxidation steps
KR970002266B1 (ko) 반도체 장치 및 집적 회로와 그 제조 방법
JP2670563B2 (ja) 半導体装置の製造方法
US20040033678A1 (en) Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
JPS6010773A (ja) 1素子型fet−記憶キヤパシタ回路の形成方法
US5700733A (en) Semiconductor processing methods of forming field oxide regions on a semiconductor substrate
US6268296B1 (en) Low temperature process for multiple voltage devices
US5681778A (en) Semiconductor processing method of forming a buried contact and conductive line
JPH0851144A (ja) 半導体集積回路の一部の構成体及びその製造方法
US5374584A (en) Method for isolating elements in a semiconductor chip
JP2538830B2 (ja) セラミックのバリヤ層を利用したシリコンの部分的酸化方法
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
KR20000021503A (ko) 플래쉬 메모리 소자의 제조방법
US5877073A (en) Modified poly-buffered locos forming technology avoiding the positive charge trapping at the beak of field oxide
US5763316A (en) Substrate isolation process to minimize junction leakage
US5966621A (en) Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate
JPH0313745B2 (ja)
KR940005611B1 (ko) 반도체 메모리 장치의 소자분리방법
JP2853791B2 (ja) 半導体記憶装置の製造方法
KR100975974B1 (ko) 이이피롬에서 플로팅 게이트의 버즈빅 현상의 감소방법
JP3229790B2 (ja) 半導体集積回路の製造方法
KR940006082B1 (ko) 반도체 소자의 분리(isolation) 방법
KR0167239B1 (ko) 반도체 소자의 격리막 제조방법
JPH01214142A (ja) 半導体装置の製造方法
KR100365420B1 (ko) 반도체소자의분리방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070708

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees