JPS62173917A - 回路しや断器 - Google Patents
回路しや断器Info
- Publication number
- JPS62173917A JPS62173917A JP1625686A JP1625686A JPS62173917A JP S62173917 A JPS62173917 A JP S62173917A JP 1625686 A JP1625686 A JP 1625686A JP 1625686 A JP1625686 A JP 1625686A JP S62173917 A JPS62173917 A JP S62173917A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- circuit breaker
- outputs
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は開離動作の信頼性を向上させるように改良し
た回路しゃ断器に関する。
た回路しゃ断器に関する。
第３図は、例えば特開昭６０−８２２１１号第４図に示
された従来の回路しゃ断器の例を示す。
された従来の回路しゃ断器の例を示す。
第３図に示した従来の回路しゃ断器は次のように動作す
る。
る。
短絡事故でな号一般の規模の事故電流が流れた時の動作
は次の通りである。ｉｌＬ源端子１０１．１０２゜１０
８が接続されている交流電路に各相に対応する変流器２
１．２２．２８はそれらに固有の変流比で上記事故電流
を検出し二次側に出力電流を誘起する。その各出力電流
はそれぞれ余波整流回路８１．８２．８８により直流化
され、それらの直流化された電流は各対応する負担回路
４１．４２．４８にそれぞれ供給される。
は次の通りである。ｉｌＬ源端子１０１．１０２゜１０
８が接続されている交流電路に各相に対応する変流器２
１．２２．２８はそれらに固有の変流比で上記事故電流
を検出し二次側に出力電流を誘起する。その各出力電流
はそれぞれ余波整流回路８１．８２．８８により直流化
され、それらの直流化された電流は各対応する負担回路
４１．４２．４８にそれぞれ供給される。
この時負担回路４１．４２．４８に誘起する信号電圧波
形は周知の絶対値波形になる。各負担回路４１．４２．
４８の出力信号は各相毎に波形変換回路９１．９２．９
１によってそれらの実効値（または平均値）に対応する
信号に変換される。波形変換回路９１．９２．９３の実
効値（または平均値）出力はダイオード１６１．１６２
゜１６３からなるＯＲ回路１６０を経てそれらの最大値
がＡ／Ｄ変換回路１００に入力される。Ａ／′Ｄ変換回
路１００はこのようにして入力されたアナログ信号をデ
ィジタル信号に変換し、このディジタル信号はマイクロ
コンピュータ１１０に供給される。マイクロコンピュー
タ１１０は所定のプログラムに従いこのディジタル入力
信号のレベル判別を実行し、更にこのレベル判別の結果
に基づいて所定の特性曲線の限時動作を行ない、その出
力ポート１１６から出力信号を発する。マイクロコンピ
ュータ１１０の出力ポート１１６から発せられた出力信
号はサイリスタ１２０のゲートに印加される。サイリス
タ１２０はこの信号によりトリガされターンオンし、釈
放形電磁引外し装置８０を駆動する。従って釈放型電磁
例外し装置８０と作動装置及び釈放可能装置を介して機
械的に連動するＤ０離接点２０１．２０２．２０８が開
離し、電路がしゃ断される。したがって一般の事故電流
の場合には何れかの相のうち最大の電流カマイクロコン
ピュータ１１０時限特性に基いて判断されて電路しゃ断
が行なわれる。
形は周知の絶対値波形になる。各負担回路４１．４２．
４８の出力信号は各相毎に波形変換回路９１．９２．９
１によってそれらの実効値（または平均値）に対応する
信号に変換される。波形変換回路９１．９２．９３の実
効値（または平均値）出力はダイオード１６１．１６２
゜１６３からなるＯＲ回路１６０を経てそれらの最大値
がＡ／Ｄ変換回路１００に入力される。Ａ／′Ｄ変換回
路１００はこのようにして入力されたアナログ信号をデ
ィジタル信号に変換し、このディジタル信号はマイクロ
コンピュータ１１０に供給される。マイクロコンピュー
タ１１０は所定のプログラムに従いこのディジタル入力
信号のレベル判別を実行し、更にこのレベル判別の結果
に基づいて所定の特性曲線の限時動作を行ない、その出
力ポート１１６から出力信号を発する。マイクロコンピ
ュータ１１０の出力ポート１１６から発せられた出力信
号はサイリスタ１２０のゲートに印加される。サイリス
タ１２０はこの信号によりトリガされターンオンし、釈
放形電磁引外し装置８０を駆動する。従って釈放型電磁
例外し装置８０と作動装置及び釈放可能装置を介して機
械的に連動するＤ０離接点２０１．２０２．２０８が開
離し、電路がしゃ断される。したがって一般の事故電流
の場合には何れかの相のうち最大の電流カマイクロコン
ピュータ１１０時限特性に基いて判断されて電路しゃ断
が行なわれる。
地方、短絡電流などの大きな事故電流が生じたときは下
記の動作により電路がしゃ断される。先ず事故電流に対
応して負担回路４１．４２．４８に誘起された電圧信号
は、ダイオード１８１．１８２．１ｆ３８よりなるＯＲ
回路１８０に入力される。ＯＲ回路１８０の出力側はツ
ェナーダイオード１４０を介して時限発生回路１５０に
接続されているので、ＯＲ回路１８０の出力レベルがツ
ェナーダイオード１４０のツェナー電圧を越えると時限
発生回路１５０に信号が入力さはサイリスタ１２０のゲ
ートをトリガして釈放形電磁引外し装置８０を駆動する
。したがってこの事故電流の場合には回路しゃ断器はよ
りすみやかに電路をしゃ断する。
記の動作により電路がしゃ断される。先ず事故電流に対
応して負担回路４１．４２．４８に誘起された電圧信号
は、ダイオード１８１．１８２．１ｆ３８よりなるＯＲ
回路１８０に入力される。ＯＲ回路１８０の出力側はツ
ェナーダイオード１４０を介して時限発生回路１５０に
接続されているので、ＯＲ回路１８０の出力レベルがツ
ェナーダイオード１４０のツェナー電圧を越えると時限
発生回路１５０に信号が入力さはサイリスタ１２０のゲ
ートをトリガして釈放形電磁引外し装置８０を駆動する
。したがってこの事故電流の場合には回路しゃ断器はよ
りすみやかに電路をしゃ断する。
従来の回路しゃ断器は以上の様に構成されてい° るが
、回路素子の不具合または外来ノイズ等によりディジタ
ル処理手段の出力が釈放可能装置駆動用サイリスタのゲ
ートに誤出力を出した場合、回路しゃ断器が誤開離する
可能性があった。
、回路素子の不具合または外来ノイズ等によりディジタ
ル処理手段の出力が釈放可能装置駆動用サイリスタのゲ
ートに誤出力を出した場合、回路しゃ断器が誤開離する
可能性があった。
本発明は上記のような問題点を解消するためになされた
もので、ディジタル処理手段の出力の一部が誤出力を出
した場合でも接点が誤開離しないよう改良した回路しゃ
断器を得ることを目的とする。
もので、ディジタル処理手段の出力の一部が誤出力を出
した場合でも接点が誤開離しないよう改良した回路しゃ
断器を得ることを目的とする。
回路しゃ断器の作動装置を駆動するための制御手段から
複数の信号を出力させ、その出力の論理積により作動装
置を駆動する信号を出すようにした。
複数の信号を出力させ、その出力の論理積により作動装
置を駆動する信号を出すようにした。
〔作用１
このように構成することにより、作動装置への駆動信号
は、複数の信号がすべてアクティブとなった時だけ有効
に出力され、複数の信号のうちの一部が誤ってアクティ
ブとなった場合には回路しゃ断器の接点が誤開離するこ
とはない。
は、複数の信号がすべてアクティブとなった時だけ有効
に出力され、複数の信号のうちの一部が誤ってアクティ
ブとなった場合には回路しゃ断器の接点が誤開離するこ
とはない。
この発明の一実施例を第１図と第２図を参照して説明す
る。第１図において８相電源に接続される前記電源側端
子１０１．１０２．１０８はそれぞれ開離接点２０１．
２０２．２０８を介して各対応する負荷側端子８０１、
８０２．８０８に接続されている。前記電源側端子１０
１、１０２．１０８と負荷側端子８０１．８０２． ｉ
３Ｈとの間の各電路には各相毎に電流検出用の変流器２
１．２２．２８がそれぞれ設けられている。各変流器２
１．２２．２１の二次側には二次出力の絶対値を得るた
めの全波整流回路８１．３２．８３がそれぞれ接続され
、さらにこれら各余波整流回路８１．８２．８８の出力
側に負担回路４１、４２．４８がそれぞれ接続されてい
る。これらの各負担回路４１．４２．４８の各第１の出
力端子は、各対応する負担回路４１．４２．４８に誘起
する出力信号の実効値または平均値を得るための、波形
変換回路９１゜９２．９８にそれぞれ接続されている。
る。第１図において８相電源に接続される前記電源側端
子１０１．１０２．１０８はそれぞれ開離接点２０１．
２０２．２０８を介して各対応する負荷側端子８０１、
８０２．８０８に接続されている。前記電源側端子１０
１、１０２．１０８と負荷側端子８０１．８０２． ｉ
３Ｈとの間の各電路には各相毎に電流検出用の変流器２
１．２２．２８がそれぞれ設けられている。各変流器２
１．２２．２１の二次側には二次出力の絶対値を得るた
めの全波整流回路８１．３２．８３がそれぞれ接続され
、さらにこれら各余波整流回路８１．８２．８８の出力
側に負担回路４１、４２．４８がそれぞれ接続されてい
る。これらの各負担回路４１．４２．４８の各第１の出
力端子は、各対応する負担回路４１．４２．４８に誘起
する出力信号の実効値または平均値を得るための、波形
変換回路９１゜９２．９８にそれぞれ接続されている。
波形変換回路９１．９２．９８の各出力信号は各対応す
るダイオード１６１、１６２．１６８よりなるＯＲ回路
１６０に入力される。
るダイオード１６１、１６２．１６８よりなるＯＲ回路
１６０に入力される。
前記負担回路４１．４２．４３の各第２の出力端子はそ
れぞれダイオード１１１，１３２．１３８よりなる最大
値検出手段としてのＯＲ回路１８０の各入力端子に接続
されている。尚、前記各負担回路４１．４２．４８の前
記第２の出力端子とは反対側の端部は共通電位点（接地
点）に接続されている。ＯＲ回路１３０は交流電路１０
に流れる電流の最大値に対応する信号を出力する。ＯＲ
回路１８０の出力側は一個以上のツェナーダイオード１
４０を介して時限発生回路１５０に接続されている。時
限発生回路１５０の出力端子はサイリスタ１２０のゲー
トに接続されている。また、前記波形変換回路９１．９
２．９１の各出力信号のうち最大のものを前記ＯＲ回路
１６０を介して受はディジタル信号に変換するＡ／Ｄ変
換回路１００が設けられている。Ａ／′Ｄ変換回路１０
０の各出力はマイクロコンピュータ１１０に入力される
ようになされている。尚、この回路ではＡ ／ Ｄ変換
回路１００及びマイクロコンピュータ１１０の作動用電
源としてＯＲ回路１８０出力にもとづいて動作する電源
回路５００が設けられている。そしてマイクロコンピュ
ータ１１０の出力信号がサイリスタ１２０のゲートに直
接与えられるように接続されている。このサイリスタ１
２０には直列に釈放形過電流引外し装置８０が接続され
、この釈放形過電流引外し装置は前述の開離接点２０１
．２０２．２０８と機械的に連動するように構成されて
いる。さらに本発明の特徴的構成として、マイクロコン
ピュータ１１０はの第１の出力ポート及び第２の出力ポ
ート４０３は論理積回路４０Ｂの入力端子に接続されて
いる。
れぞれダイオード１１１，１３２．１３８よりなる最大
値検出手段としてのＯＲ回路１８０の各入力端子に接続
されている。尚、前記各負担回路４１．４２．４８の前
記第２の出力端子とは反対側の端部は共通電位点（接地
点）に接続されている。ＯＲ回路１３０は交流電路１０
に流れる電流の最大値に対応する信号を出力する。ＯＲ
回路１８０の出力側は一個以上のツェナーダイオード１
４０を介して時限発生回路１５０に接続されている。時
限発生回路１５０の出力端子はサイリスタ１２０のゲー
トに接続されている。また、前記波形変換回路９１．９
２．９１の各出力信号のうち最大のものを前記ＯＲ回路
１６０を介して受はディジタル信号に変換するＡ／Ｄ変
換回路１００が設けられている。Ａ／′Ｄ変換回路１０
０の各出力はマイクロコンピュータ１１０に入力される
ようになされている。尚、この回路ではＡ ／ Ｄ変換
回路１００及びマイクロコンピュータ１１０の作動用電
源としてＯＲ回路１８０出力にもとづいて動作する電源
回路５００が設けられている。そしてマイクロコンピュ
ータ１１０の出力信号がサイリスタ１２０のゲートに直
接与えられるように接続されている。このサイリスタ１
２０には直列に釈放形過電流引外し装置８０が接続され
、この釈放形過電流引外し装置は前述の開離接点２０１
．２０２．２０８と機械的に連動するように構成されて
いる。さらに本発明の特徴的構成として、マイクロコン
ピュータ１１０はの第１の出力ポート及び第２の出力ポ
ート４０３は論理積回路４０Ｂの入力端子に接続されて
いる。
第１図の実施例装の動作のうち変流器２１．２２．２８
の動作にもとづいてマイクロコンピュータ１１０を動作
さぜること、及び時限発生回路１５０を動作させること
は第３図の従来例と同様である。こうして従来と同様な
動作によりマイクロコンピュータ１１０はレベル判別及
び時限発生動作を行ない、出力ポート４０１及び４０２
に出力信号を発する。論理積回路４０８は、出力ポート
４０１ 、４０２の両方に出力が発生した時にのみサイ
リスタ１２０にゲートトリガか信号を発しサイリスタ１
２０をターンオンさせる。
の動作にもとづいてマイクロコンピュータ１１０を動作
さぜること、及び時限発生回路１５０を動作させること
は第３図の従来例と同様である。こうして従来と同様な
動作によりマイクロコンピュータ１１０はレベル判別及
び時限発生動作を行ない、出力ポート４０１及び４０２
に出力信号を発する。論理積回路４０８は、出力ポート
４０１ 、４０２の両方に出力が発生した時にのみサイ
リスタ１２０にゲートトリガか信号を発しサイリスタ１
２０をターンオンさせる。
上記の論理積回路はたとえば第２図に示すようにマイク
ロコンピュータ１１０の出力ポート４０１゜４０２の間
を１つの抵抗４０４によってつなぐことによって構成さ
れる。ここで出力ポート４０１はＰ−ＭＯ５出力であり
常時はＬ出力つまりＯＦＦ状態である。出力ポート４０
２はＮ−ＭＯ８出力であり、常時はＬ出力つまりＯＮ状
態である。
ロコンピュータ１１０の出力ポート４０１゜４０２の間
を１つの抵抗４０４によってつなぐことによって構成さ
れる。ここで出力ポート４０１はＰ−ＭＯ５出力であり
常時はＬ出力つまりＯＦＦ状態である。出力ポート４０
２はＮ−ＭＯ８出力であり、常時はＬ出力つまりＯＮ状
態である。
ノイズその他の原因でディジタル処理手段、すなわちマ
イクロコンピュータ１１０に異常が発生し出力ポート４
０１．４０２のどちらか一方の出力状態が反転しても、
論理積が出力されないのでサイリスタ１２０のゲートト
リガ信号は発生しない。そしてサイリスタ１２０のトリ
ガリングはポート４０１がＯＮかつポート４０２がＯＦ
Ｆの時のみ行なわれる。
イクロコンピュータ１１０に異常が発生し出力ポート４
０１．４０２のどちらか一方の出力状態が反転しても、
論理積が出力されないのでサイリスタ１２０のゲートト
リガ信号は発生しない。そしてサイリスタ１２０のトリ
ガリングはポート４０１がＯＮかつポート４０２がＯＦ
Ｆの時のみ行なわれる。
なお抵抗４０４は出力ポート４０１．４０２両方がＯＮ
状態になった場合の過電流を防止する。
状態になった場合の過電流を防止する。
なお、上記実施例では論理積回路４０３にマイクロコン
ピュータの出力ポート ４０１．４０２を直接接続した
が、その代りにトランジスタ、ＦＥＴ等の能動素子を介
して接続してもよい。
ピュータの出力ポート ４０１．４０２を直接接続した
が、その代りにトランジスタ、ＦＥＴ等の能動素子を介
して接続してもよい。
また上記実施例では論理積回路を正論理で表わしている
が負論理でも、正負論理混在でも同様に構成できること
は勿論である。また上記実施例では制御装置としてのマ
イクロコンピュータ１１０の２出力の論理積をとったが
３以上の出力の論理積を用いてもよい。
が負論理でも、正負論理混在でも同様に構成できること
は勿論である。また上記実施例では制御装置としてのマ
イクロコンピュータ１１０の２出力の論理積をとったが
３以上の出力の論理積を用いてもよい。
本発明によれば作動装置の駆動信号として、その制御装
置の２以上の出力の論理積を用いるので回路素子の故障
、ノイズ等により、復数の出力のうちの一部に誤信号が
発生しても回路しゃ断器の誤開離にいたらず、信頼性の
扁い作動装置の駆動機能が安価な回路により得られる。
置の２以上の出力の論理積を用いるので回路素子の故障
、ノイズ等により、復数の出力のうちの一部に誤信号が
発生しても回路しゃ断器の誤開離にいたらず、信頼性の
扁い作動装置の駆動機能が安価な回路により得られる。
第１図は、本発明の一実施例としての回路しゃ断器ケ示
すブロック図、第２図は第１図における論理積回路の１
例の図、第３図は従来の回路しゃ断器を示すブロック図
である。
すブロック図、第２図は第１図における論理積回路の１
例の図、第３図は従来の回路しゃ断器を示すブロック図
である。
Claims (3)
- （１）電路に挿入される開離可能な接点、前記接点を開
離させるための釈放装置、前記釈放装置に釈放動作をさ
せるための作動装置及び所定の事故電流に応動し前記作
動装置を作動させる制御装置を具備した回路しゃ断器に
おいて、 前記制御装置は、少くともディジタル処理手段を具備し
、かつ複数の出力を出すように構成され、前記複数出力
の論理積である制御出力を前記作動装置に与える手段を
具備した 回路しゃ断器。 - （２）前記の複数出力は１つ以上の出力からなる第１の
出力群と前記第１の出力群とは相補的（コンプリメンタ
リー）な能動素子による１つ以上の出力からなる第２の
出力群を含むことを特徴とする特許請求範囲第（１）項
記載の回路しゃ断器。 - （３）前記ディジタル処理手段が少くともマイクロコン
ピュータを含んで構成されたことを特徴とする特許請求
範囲第（１）項又は第（２）項記載の回路しゃ断器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61016256A JPH0669262B2 (ja) | 1986-01-27 | 1986-01-27 | 回路しや断器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61016256A JPH0669262B2 (ja) | 1986-01-27 | 1986-01-27 | 回路しや断器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62173917A true JPS62173917A (ja) | 1987-07-30 |
| JPH0669262B2 JPH0669262B2 (ja) | 1994-08-31 |
Family
ID=11911482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61016256A Expired - Lifetime JPH0669262B2 (ja) | 1986-01-27 | 1986-01-27 | 回路しや断器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669262B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57151570U (ja) * | 1981-03-19 | 1982-09-22 | ||
| JPS6032211A (ja) * | 1983-07-29 | 1985-02-19 | 三菱電機株式会社 | 回路しや断器 |
| JPS6059915A (ja) * | 1983-09-09 | 1985-04-06 | 株式会社日立製作所 | 事故電流保護装置および事故電流保護システム |
-
1986
- 1986-01-27 JP JP61016256A patent/JPH0669262B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57151570U (ja) * | 1981-03-19 | 1982-09-22 | ||
| JPS6032211A (ja) * | 1983-07-29 | 1985-02-19 | 三菱電機株式会社 | 回路しや断器 |
| JPS6059915A (ja) * | 1983-09-09 | 1985-04-06 | 株式会社日立製作所 | 事故電流保護装置および事故電流保護システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669262B2 (ja) | 1994-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63274321A (ja) | 回路しや断器 | |
| GB2178255A (en) | Solid state power controller with leakage current shunt circuit | |
| JPS61260508A (ja) | 接点溶着検出装置 | |
| US4736264A (en) | Primary switched-mode power supply unit | |
| US6163444A (en) | Circuit breaker | |
| JPS62173917A (ja) | 回路しや断器 | |
| US6072674A (en) | Motor controller having automatic swapped lead wiring detection capability | |
| JPH09182463A (ja) | 電圧形インバータのアーム短絡検出装置 | |
| JPS6331418A (ja) | 回路しや断器 | |
| JPS62173918A (ja) | 回路しや断器 | |
| JPS6217852Y2 (ja) | ||
| JP4006144B2 (ja) | 地絡方向継電器と継電装置 | |
| SU1764169A1 (ru) | Устройство защиты цифрового передатчика | |
| JPH0732531B2 (ja) | 電力変換器の故障検出装置 | |
| WO2023151869A1 (en) | Circuit breaker | |
| JP2878606B2 (ja) | Ｄ／ａ変換回路 | |
| JPH0729697Y2 (ja) | 開閉器の引外し装置 | |
| RU2214645C2 (ru) | Гибридный коммутационный аппарат постоянного тока | |
| SU1583992A1 (ru) | Устройство дл многоступенчатой защиты с блоком контрол ее исправности | |
| JPS62196015A (ja) | 回路しや断器の制御装置 | |
| JPS62173916A (ja) | 回路しや断器 | |
| SU1636921A1 (ru) | Устройство дл контрол и защиты вентильного преобразовател | |
| JPH01129794A (ja) | チョッパ制御直流モータ装置の異常検出装置 | |
| JPH0789695B2 (ja) | 限時動作時間切換回路 | |
| JPH08298785A (ja) | 電力変換回路の保護回路 |