JPS63274321A

JPS63274321A - 回路しや断器

Info

Publication number: JPS63274321A
Application number: JP62109332A
Authority: JP
Inventors: Kazuhiro Ishii; 和宏石井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1987-04-30
Filing date: 1987-04-30
Publication date: 1988-11-11
Anticipated expiration: 2010-09-20
Also published as: DE3884259T2; ZA883050B; EP0289042B1; KR910008532B1; KR880013284A; EP0289042A3; DE3884259D1; JPH0787667B2; EP0289042A2; US4849848A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は過電流用外し装置を備えた回路しゃ断器に関
するものである。

［従来の技術１第１４図は例えば特開昭ｆｌｉｏ−３２２１１号に示さ
れた従来の回路しゃ断器の回路図である。

図にオイテ、　（１０１）、（１０２）、（１０３）　
ハ３相電源に接続される電源側端子で、この電源側端子
（１０１）。

（１０２）　、　（１０３）はそれぞれ負荷開閉接点（
２０１）、（２０２）、（２０３）を介して各対応する
負荷側端子（３０１）、（３０２）　、　（３０３）に
接続されている。

（２１）　、（２２）　、　（２３）は電源側端子（１
０１）、（１０２）、（１０３）と負荷側端子（３０１
）　、　（３０２）　、　（３ｏ３）との間の各電路（
ＩＩ）　、　（１２）　、　（１３）に介挿された各相
ごとの電流検出用の変流器で、各変流器（２１）、（２
２）　、（２３）の２次側には２次出力の絶対値を得る
ための全波整流回路（３１）、（３２）、（３３）がそ
れぞれ接続されている。

（４１）、（４２）、（４３）は各余波整流回路（３１
）　、（３２）　、　（３３）の出力側にそれぞれ接続
された分流回路で、たとえば抵抗体を各余波整流回路（
３１）　、（３２）　、　（３３）の直流出力端子間に
接続して構成され、各分流回路（４１）、（４２）、（
４３）の出力端子は対応する信号変換回路（！３１）、
（９２）、（ｉ３３）にそれぞれ接続されている。これ
ら各信号変換回路（９１）　、　（９２）　、　（９３
）は分流回路（４１）、（４２）、（４３）に誘起され
る出力信号の実効値またはモ均値な得るためのものであ
る。

（１８０）は信号変換回路（９１）、（ｆ３２）、（９
３）の各出力信号が入力されるダイオード（１８１）　
、（１ｅ２）　、（１ｅ３）からなるＯＲ回路で、この
ＯＲ回路（ｌＨ）の出力端子はその出力信号をデジタル
信号に変換するＡ／Ｄ変換回路（１００）に接続され、
上記信号変換回路（９１）　、　（９２）　、　（９３
）の各出力信号のうち最大のものがＯＲ回路（ＩＨ）を
介してＡ／Ｄ変！！！！回路（２００）に入力される。

さらに、このＡ／Ｄ変換回路（１００）の出力はマイク
ロコンピュータ（１１０）に入力される。

（１２０）は上記マイクロコンピュータ（１１０）の出
力信号によってトリガされるサイリスタで、このサイリ
スタ（１２０）のターンオンにより釈放形過電流引外し
装置（８０）が駆動されて、開成状態にある負荷開閉接
点（２０１）、（２０２）、（２０３）を機械的に開放
するように構成されている。

（１３０）は各全波整流回路（３１）　、（３２）、（
３３）の正電位の出力端子にそれぞれｖｃ続されたＯＲ
回路で。

このＯＲ回路（１３０）はダイオード（１３１）　、（
１３２）　、（１３３）から構成されている。また、上
記各余波整流回路（３１）　、　（３２）　、　（３３
）の負電位の出力端子は共通電位点（接地点）に接続さ
れている。

上記ＯＲ回路（１３０）の出力端子はＡ／Ｄ変換回路（
１００）およびマイクロコンピュータ（１１０）の電源
回路（５００）に接続されて、これらの作動用電源を構
成する。このＯＲ回路（１３０）は交ｌｌＬ電路（１１
）　、　（１２）　、　（１３）に流れる電流の最大値
に対応する信号を出力する。さらに、上記ＯＲ回路（１
３０）の出力側はツェナダイオード（１４０）を介して
時限発生回路（１５０）に接続され、この時限発生回路
（１５０）の出力端子はサイリスタ（１２０）のゲート
に接続されている。

いま、負荷開閉接点（２０１）　、　（２０２）　、（
２０３）が閉成されて、電源側端子（１０１）、（１０
２）　、（１０３）から負荷開閉接点（２０１）、（２
０２）、（２０３）を介し各対応する負荷側端子（３０
１）　、（３０２）　、（３０３）に電力が供給されて
いる状ｊｆｆ＝、において、各交流電路（１１）　、　
（１２）　、　（１３）に」バ故電流が流れると、各相
に対応する変流器（２１）　、　（２２）　、　（２３
）はそれらに固有の変流比で上記事故電流を検出し、２
次側に出力電流を誘起する。

この各出力電流はそれぞれ余波整流回路（３１）、（３
２）　、（３３）により直流化されて、各対応する分流
回路（４１）　、　（４２）　、　（４３）にそれぞれ
供給される。このとき、分流回路（４１）、（４２）、
（４３）に誘起する信号電圧波形は周知の絶対値波形と
なり、各分流回路（４１）、　（４２）　、　（４３）
の出力信号は、各相ごとに信号変換回路（９１）　、（
９２）　、（９３）によって、それらの実効値または平
均値に対応する信号に変換される。

信号変換回路（９１）　、（９２）、（９３）の実効値
または平均値出力は、ＯＲ回路（１１３０）を介して、
それらの最大値がＡ／Ｄ変換回路（１００）に入力され
る。Ａ／Ｄ変換回路（１０Ｇ）はこのようにして人力さ
れたアナログ信号をデジタル信号に変換する。このデジ
タル信号はマイクロコンピュータ（１１０）に入力され
、マイクロコンピュータ（１１０）は所定のプログラム
にしたがって、このデジタル信号入力のレベル判別を実
行する。

さらに、このレベル判別の結果にもとづいて、所定の時
限動作を行ない、その出カポ−）　（１１Ｂ）から出力
信号を出す、上記マイクロコンピュータ（１１０）の出
力ポート（ｔｔｅ）から出された出力信号は、サイリス
タ（１２０）のゲートに印加される。サイリスタ（１２
０）はこの信号によりトリガされてターンオンし、釈放
形過電流引外し装ｍ　（８０）を駆動する。その結果、
図示を省略した作動装置および釈放０４能装置を介して
釈放形過電流引外し装置（８０）と機械的に連動する負
荷開閉接点（２０１）、（２０２）　、（２０３）が開
離し、各交流電路（１１）　、　（１２）　、　（１３
）がしゃ断される。

他方、分流回路（４１）、（４２）、（４３）に誘起さ
れた事故電流に対応した電圧信号は、ダイオード（１３
１）、（１３２）、（１３３）からなるＯＲ回路（１３
０）に入力される。このＯＲ回路（１３０）の出力側は
ツェナダイオード（１４Ｇ）を介して時限発生回路（＋
５０）に接続されているので、ＯＲ回路（１３０）の出
力レベルがツェナダイオード（１４０）のツェナ電圧を
越えると時限発生回路（１５０）に信号が入力される。

上記時限発生回路（１５０）はこの信号にもとづいて所
定の限時動作を行ない、サイリスタ（１２Ｇ）のゲート
をトリガして釈放形過電流引外し装２２　（８０）を駆
動し、その結果、回路しゃ断器は迅速に電路をしゃ断す
る。この従来例において、電源回路（５００）は各分流
回路（４１）　、（４２）　、（４３）に並列に接続さ
れており、各相の最大電圧が電源回路（５０Ｇ）に供給
され、その電力はマイクロコンピュータ（１１０）およ
びＡ／Ｄ変換回路（１００）に供給されている。

［発明が解決しようとする問題点］従来の回路しゃ断器は以上のように構成されているので
、電流検出手段である変流器（２＋）、（２２）。

（２３）の２次側電流の一部が電源回路（５００）に流
れる。そのため、分流回路（４１）、（４２）、（４３
）に流れる電流が、各交流電路（１１）　、　（１２）
　、　（１３）の各相を流れる電流に対応しなくなって
、事故電流のレベル検出に誤差が生じる。しかも、上記
電源回路（５００）に流入する一耽流は一定でないから
、事故電流のレベル検出誤差の補正が困難であった。

また、負荷開閉接点（２０１）　、（２０２）　、（２
０３）を閉成した投入瞬間においては、上記電源回路（
５００）の出力が、マイクロコンピュータ（１１０）や
Ａ／Ｄｉ換回路（１００）を駆動するのに不十分である
から、これらの制御回路が誤動作する欠点があった。

この発明は上記の問題点を解決するためになされたもの
で、薯故電流のレベル検出精度を高めるとともに、負荷
開閉接点の投入瞬間のように、電源回路が不十分な出方
状態にあるとき、その制御回路の誤動作を防止すること
ができる回路しゃ断器を提供することを目的とする。

［問題点を解決するための手段］この発明による回路遮断器は、交流電路の電流を検出す
る変流器の出力を整流回路で単一方向の電流に変換し、
この整流回路の出力端子に′電源回路と電流検出抵抗体
を直列に接続し、」−２電流検出抵抗体の両端間の電位
差を増幅する差動増幅器を設けるとともに、上記差動増
幅器や蒔限回路の正常な動作に不十分な時には開閉回路
が開より閉に動作させない不足電圧動作禁止回路を設け
たことを特徴とする。

［作用］変流器で検出された交流電路の電流は整流回路で単一方
向の電流に変換されて、電源回路と電流検出抵抗体にそ
の全電流が流れる。このように、全電流が上記検出抵抗
体を通るため、検出電流の誤差が生じない、そのため、
２１９故電流のレベル検出精度を高めることができる。

また、不足電圧動作禁止回路を設けたことによって、回
路しゃ断器の電流が小さい時でも誤った動作をすること
はない。

［発明の実施例］第１図はこの発明による回路しゃ断器の一例を示す回路
図である。同図において、第１図と同一または相当部分
には同一の符号を付して、その詳しい説明を省略する。

また、この実施例においては、説明を簡略化するために
、２相の交流電路（１１）　、　（１２）をしゃ断する
回路しゃ断器について説明する。

各変流器（２１）　、（２２）の２次側には、２次出力
電流を単一方向に変える整流回路（３ｏ）が接続され、
この整流回路（３０）はダイオード（３１）、（３２）
の直列回路と、ダイオード（３３）　、（３４）の直列
回路と、ダイオード（３５）　、（３８）の直列回路よ
り構成されている。

（５００）は整流回路（３０）の正側出力端子に接続さ
れた直流電源回路で、正側端子（５ａ）、基準端子（５
ｂ）、中間端子（５ｃ）および負側端子（５ｄ）をもっ
ている。

第２図は上記電源回路（５００）の−例を示し１図にお
いて、（５０１）は電磁引外しコイル（８０）の動作を
容易にするインピーダンス回路で、このインピーダンス
回路（５０１）は、抵抗体Ｒ４と抵抗体Ｒ５の直列回路
をトランジスタＴｒｉのコレクタに接続するとともに、
旧記抵抗体Ｒ４と抵抗体Ｒ５の接続点と、上記トランジ
スタＴｒｉのベースとに抵抗体Ｒ６を接続し、さらに、
」二記抵抗体Ｒ４と抵抗体Ｒ５の接続点と、上記トラン
ジスタＴｒ１のエミッタにツェナダイオードＺＤＩを接
続して構成されている。

（５０２）は上記インピーダンス回路（５０１）に直夕
鴫接続された、たとえばツェナダイオードからなる電圧
制限素子、（５０３）はインピーダンス回路（５０１）
と電圧制限素子（５０２）の接続点にアノード側が接続
されたダイオード、　（５０４）はダイオード（５０３
）のカソード側と電源回路（５００）の負側端子（５ｄ
）の間に接続された平滑用コンデンサであり、上記ダイ
オード（５０３）のカンードは１し源回路（５００）の
正側端子（５ａ）に接続されている。

（５０５）は上記正側端子（５ａ）に接続された基べＩ
￥電圧発生回路、（５０Ｂ）は基準電圧発生回路（５０
５）に直列接続された電圧制限素子で、この電圧制限素
子（５Ｈ）と基や電圧発生回路（５０５）の接続点はに
記’ｉ１３：源回路（５００）の負側端子（５ｄ）に接
続されている。さらに、上記基準電圧発生回路（５０５
）の出力端子は電源回路（５００）のノ１（準端子（５
ｂ）に接続されている。

１−記電源回路（５００）の負側端子（５ｄ）は、第１
図で示すように、電流検出抵抗体（４０）に接続され、
この電流検出抵抗体（４０）の他端は電波検出抵抗体（
４１）、（４２）の一端に接続されている。これら電流
検出抵抗体（４０）　、　（４１）、（４２）の共通の
接続点Ｉよ整流回路（３０）のダイオード（３６）のカ
ソードに接続され、上記電流検出抵抗体（４１）、（４
２）の他端は整流回路（３０）のダイオード（３２）、
（３４）のカソードにそれぞれ接続されている。Ｆ記構
成によって、検出抵抗体（４０）には各相の負荷電流に
対応する全波整流波形電流が流れ、検出抵抗体（４１）
、（４２）には各相の負荷電流に対応する半波整流波形
電流が流れる。

（８０）、（Ｅｉｌ）　、　（１３２）は電流検出抵抗
体（４０）、（４１）、（４２）の電圧降下を電源回路
（５００）の中間電位Ｖｏを基憎とする信号に変換する
差動増幅回路である。

上記差動増幅器（８０）は演算増幅器（６３）と４つの
抵抗体（８４）、（８５）、（ＢＥｉ）、（８７）から
構成されている。また、差動増幅器（６１）は演算増幅
器（Ｅ１３１）と４つの抵抗体（８Ｎ）、（８５＋）、
（［１）、（ｉ３７１）から構成されている。さらに、
差動増幅器（６２）は演算増幅器（’Ｅ１３２）と４つ
の抵抗体（６４２）、（８５２）　、（８Ｇ２）　、（
８７２）から構成されている。

上記差動増幅器（ＥＩＯ）、（８１）、（８２）の電源
は電源回路（５００）より供給され、差動増幅器（Ｇｏ
）　、　（８１）　、　（６２）の人力は電流検出抵抗
体（４０）、（４１）　、（４２）に接続されている。

上記差動増幅器（ＥＩＯ）、（８１）、（１３２）の各
利得は電源回路（５００）に近い方が小さく設定されて
いる。

すなわち、差動増幅器（６０）の利得く差動増幅器（６
１）の利得＝差動増幅器　（６２）の利得に設定されて
いる。

（７０）は時限回路で、この時限回路（７０）は瞬時引
外し回路（２３０）　、短限時中外し回路（２２０）お
よび長限時引外し回路（１７０）を備え、各回路（２３
０）　　。

（２２０）　　、　（１７０）の出力端子は並列接続さ
れて、時限回路（７０）の出力端子（７ｏａ）となって
いる。

すなわち、差動増幅器（６０）の出力端子には、瞬時引
外し回路（２３０）が接続され、この瞬時引外し回路（
２３０）にはピーク値変換回路（２１０）と短限時中外
し回路（２２０）の直列回路が並列接続されている。（
ＩＥＩＯ）は差動増幅器（８１）、（８２）の出力端子
に接続された最大相選択回路、（９１）は最大相選択回
路（１８０）の出力端子に接続された実効値変換回路で
、上記長限時引外し回路（１７０）は実効値変換回路（
８１）の出力端子に接続されている。

−に記最大相選択回路（１８０）は第３図で示すように
、差動増幅器（６１）、（８２）の出力端子に接続され
たＤＣ変換回路（１８１）　、（１Ｂ２）と、各ＤＣ変
換回路（１１３１）　Ｊ（ｘｅ２）の出力端子に入力端
子が接続された比較器（１Ｂ４）と、この比較器（１８
４）の出力で制御されて最大相を選択する選択スイッチ
（１１３５）とで構成されている。

（８０）は整流回路（３０）の正側出力端子に接続され
た電磁引外しコイル、（１２０）は電磁引外しコイル（
８０）に直列接続された開閉回路で、この開閉回路（１
２０）の他端は１°「源回路（５００）の負側端子（５
ｄ）に接続されている。上記電磁引外しコイル（８ｏ）
は開閉接点（２０１）、（２θ２）としゃ新機構（１０
０）を介して機械的に連動しており、開閉回路（１２０
）が開より閉に切換ることにより、上記開閉接点（２０
１）、（２０２）が開放されるように構成されている。

（５０）は時限回路（７０）の出力と開閉回路（１２０
）の入力の間に接続された不足電圧動作禁止回路で、こ
の不足電圧動作禁１ト回路（５０）は、第２図で示すよ
うに比較器（５３）と電圧分割回路（５１）とから構成
され、抵抗体Ｒ７とＲ８からなる電圧分割回路（５１）
は電源回路（５００）の正側端子（５ａ）と中間端子（
５ｃ）に接続されるとともに、ト記抵抗体Ｒ７とＲ８の
接続点が上記比較器（５３）の一方の入力端子に接続さ
れ、比較器（５３）の他方の入力端子は基準端子（５ｂ
）に接続されている。　（５４）は不足電圧動作禁１Ｆ
回路（５０）の出力スイッチである。

つぎに、上記構成の動作について説明する。

交流電路（１１）　、　（１２）に電流が流れると、変
流器（２１）、（２２）の２次巻線に固有の変流比で定
まった２次電流が流れる。この２次電流を整流回路（３
０）で単一方向の電流に変換し、整流回路（３０）の出
力電流が電源回路（５００）と検出抵抗体（４０）、（
４１）、（４２）を通って′！Ｉｉ流回路（３０）に帰
る。この時、電源回路（５００）と検出抵抗体（４０）
には各電路（１１）　、　（１２）における各相の負荷
電流に対応する余波整流波形電流が流れ、また、他の各
検出抵抗体（４１）、（４２）には各相の負荷電流に対
応する半波整流波形電流が流れる。

上記電源回路（５００）に全波整流波形電流が流れ込む
と、この電源回路（５００）は第２図で示す構成とする
ことにより、その各出力端子（５ａ）、（５ｂ）、（５
ｃ）および（５ｄ）には、第４図で示すような接地され
た中間端子（５Ｃ）の電位ｖＯを基準とした電圧（＋Ｖ
）　　、　　（Ｖｒｅｆ　）　、　（Ｖ）　力発生する
。その場合、上記出力端子（５ａ）の出力電圧（＋Ｖ）
にはリップル分が含まれていてもよい、出力電圧（＋Ｖ
）と出力電圧（Ｖｒｅｆ）の関係は（＋　Ｖ）　＞　（Ｖｒｅｆ　）である。

また、電源回路（５００）の出力電圧は不足電圧動作禁
１回路（５０）に供給され、ヒステリシスを持った比較
器（５３）のため出力電圧（＋Ｖ）が第４　ＩＩのＯＮ
レベルより大きくなれば出力スイッチ（５４）を閉じ、
出力電圧（＋Ｖ）がＯＦＦレベルより小さくなれば出力
スイッチ（５４）を開く。

このＯＮレベルとＯＦＦレベルの差は、出力電圧（＋■
）のリップル分より大きく設定されており、リップル分
により出力スイッチ（５４）がＯＮ。

ＯＦＦを繰返さないように設定されている。

すなわち、出力電圧（＋Ｖ）が規定値以上で。

出力電圧（’Ｖｒｅｆ）が十分安定し、出力電圧（−Ｖ
）が規定値のときのみ、不足電圧動作禁１Ｆ回路（５０
）の出力スイッチ（５４）が閉じる。

他方、上記差動増幅器（６０）　、　（８１）　、　（
８２）の電力は電源回路（５００）から供給され、差動
増幅器（８０）、（８１）　、（８２）の各入力は電流
検出抵抗体（４０）、（４１）、（４２）から供給され
る。

ト述したように、上記差動増幅器（８０）、（６１）、
（８２）の各利得は差動増幅器（６０）の利得く差動増幅器（６１）の利得
＝差動増幅器（６２）の利得に設定されているから、第５図で示すように差動増幅器
（８０）の出力電圧特性Ａを長限時用外し領域において
高くすることができる。つまり、長限時用外し領域にお
ける微弱な電流変化を精度良く検出することができる。

なお、他方の差動増幅器（８１）、（８２）は出力電圧
特性Ｂは電流変化の大きな短限時引外し領域を受けもつ
から、従来と同様の特性Ｃであってもよい。

ところで、上記差動増幅器（８０）　、　（８１）　、
　（１１１２）を適正に動作させるためには、つぎの条
件を満足させることが肝要である。

これを第６図で示す電源回路（５００）と差動増幅器（
Ｇｏ）、（８１）の等両回路で説明すると、まず、上記
回路が差動増幅器として働くには、演算増幅器（Ｇｏ）
（７）入力電位Ｖ　ｏｐ＋ｔ　、　Ｖ　０Ｐ−１が電源
回路（５００）の出力電圧（＋Ｖ）と出力電圧（−■）
に間の電位である必要がある。（第７図参照）差動増幅
器（６０）の入力側抵抗体Ｒｉｎと出力側抵抗体Ｒｏｕ
ｔはこの条件を満たすように設定される。

また、差動増幅器（１３１）、（Ｂ２）についても同様
の条件で定められる。差動増幅器（Ｂ１）は短限時引外
し領域では、入力電位Ｖ　ＯＰ＋２　、　Ｖ　０Ｐ−２
が電源回路（５００）の出力電圧（−Ｖ）より外れて、
動作不能となるが、その時、差動＃ＩＩ幅器（８０）が
機能しているので問題はない。

上記差動増幅器（６０）の出力の瞬時値が、第８図で示
す瞬時引外し電流領域を越えたとき、瞬時引外し回路（
２３０）から時限回路（７０）としての出力（、ｉ４号
を出す。

また、上記差動増幅器（６０）の出力はピーク値変換回
路（２１０）に印加され、このピーク値変換回路（２１
０）の入出力電圧波形はたとえば第９図で示すようにな
る。このピーク値変換回路（２１０）の役目は同図（ａ
）に示す単相での引外し特性と、同図（ｂ）に示す多相
での引外し特性に差を生じさせないためである。

このピーク値変換回路（２１０）の出力は短限時引外し
回路（２２０）に入力され、その出方電流が第７図で示
す短限時引外し電流領域を越えたとき、上記引外し回路
（２２０）かも時限回路（７ｏ）としての出力信号を出
す。

他方、差動増幅回路（６１）、（Ｌ’）の出力は、第３
図および第１０図で示すように、それぞれ最大相選択回
路（Ｉｎ）の入力となる。ｒｆｆｔ人相選択回路（１６
０）の入力はそれぞれＤＣ変換回路（１８１）、　（１
Ｂ２）に印加され、この入力はＤＣ変換回路（１８１）
、（ＩＥｉ２）により多少リップルを持ったＤ　Ｃ４３
号電圧に変換される。比較器（１６４）はヒステリシス
をもっており、一度選択された相が同一信号電圧でも一
番優位になる。第１０図の例では、差動増幅回路（６１
）の出力電圧ＶＡが選択されているので、ＶＢ倍信号ＶＢ信吟は＞ＶＡ信号となるまで、ＶＢ信−）が選択されない。

これは数サイクルでの高頻度のＶＡ、ＶＢのす」り換り
を防ぐためのもので、高頻度の切り換え動作が後の実効
値変換回路（３１）の誤差の原因となるからである。

上記最大相選択回路（１１３０）で選択された相の信号
は、実効値変換回路（９１）に入力され、その出力はＤ
Ｃ信号に変換される。実効値変換回路（９１）の出力信
号は長限時例外し回路（１７（＋）に入力され、その出
力電流が第７図で示す長限時例外し電流領域を越えたと
き、上記引外し回路（２２０）から時限回路（７０）と
しての出力信号を出す。

時限回路（７０）の出力は不足電圧動作禁止回路（５０
）の出力スイッチを経由して開閉回路（１２０）の入力
をトリガし、開閉回路（１２０）の出力を開より閉にし
、電磁引外し装置（１２０）を励磁する。電磁引外し装
２１（１２０）は開閉接点（２０１）　、　（２０２）
を閉より開に操作し事故電流を遮断する。この動作特性
曲線は前述した第８図の通りである。

なお、開閉接点（２０１）　、　（２０２）を流れる電
流が定格電流の１０％〜２０％程度の小さい電流の時に
は、電源回路（５００）の出力電圧は時限回路（７ｏ）
の動作に不十分な状態がある。その状態で時限回路（７
０）が誤った出力を出すのを防ぐため、不足電圧動作禁
止回路（５０）の出力スイッチが開となって開閉回路（
１２０）の動作を防ぐ。

第１１図に他の実施例を示す。この例では最大相選択回
路（１８０）の前に実効値変換回路（９１）、（９２）
を接続した例である。

また、第１２図は余波整流回路（３１）、（３２）を直
列にした回路であり、実効値検出はできないが。

安価な回路しゃ断器を提供できる。

さらに、第１３図は余波整流回路（３１）、（３２）を
それぞれ検出抵抗体（４１）、（４２）と直列接続し、
各直列回路を並列接続したものである。

なお、上記実施例においては、便宜上、２相の交流電路
（１１）　、　（＋２）をしゃ断する回路しゃ断器につ
いて説明したけれども、単相もしくは３相の交流電路を
しゃ断する回路しゃ断器であってもよいことはいうまで
もない。

［発明の効果］以上のように、この発明によれば、回路しゃ断器の制御
回路が電源回路と電流検出抵抗体を直列に接触し、差動
増幅器により電流検出抵抗体の両端電位差を電源回路内
にシフトし、また電源回路電圧が制御回路の動作に十分
な時のみ出力可能としたので、高精度な引外し特性を安
価に実現できる。

【図面の簡単な説明】

第１図はこの発明による回路しゃ断器の一例を示す回路
図、第２図は電源回路と不足電圧動作禁止回路の一例を
示す回路図、第３図は最大相選択回路の一例を示す回路
図、第４図は電源回路と不足電圧動作禁止回路の動作説
明図、第５図は差動増幅器の動作説明図、第６図は電源
回路と差動槽＠器の等価回路図、第７図は電源回路と差
動増幅器の動作説明図４第８図は回路しゃ断器の引外し
特性図、第９図（ａ）はピーク値変換回路の単相での人
出力’ＩＩＫ圧波形図、第９図（ｂ）はピーク値変換回
路の多相での入出力電圧波形図、第１０図は最大相選択
回路の動作説明図、第１１図ないし第１３図はこの発明
による回路しゃ断器のそれぞれ異なる例を示する回路図
、第１４図は従来の回路しゃ断器の一例を示す回路図で
ある。（１１）　、　（１２）・・・交流電路、＜２１）　、
（２２）・・・変流器、（３０）・・・整流回路、（４
０）　、　（４１）　、　（４２）・・・電流検出抵抗
体、（５０）・・・不足電圧動作禁止回路、（６０）　
、（８１）　、（１３２）・・・差動増幅器、（７０）
・・・時限回路、（８０）・・・電磁別姓し装置、（９
１）・・・実効値変換回路、（１２０）・・・開閉回路
、（１８０）・・・最大相選択回路、　（１７０）・・
・長限時引外し回路、（２０１）　、（２０２）・・・
負荷開閉接点、（２１０）・・・ピーク値変換回路、（
２２０）・・・短限時車外し回路、（２３０）・・・瞬
時中外し回路、（５００）・・・電源回路。なお１図中の同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

（１）交流電路に挿入された負荷開閉接点と、この接点
に流れる電流を検出する変流器と、この変流器の２次巻
線に接続され前記変流器の交流２次電流を単方向電流に
変換する整流回路と、この整流回路の出力端子間に接続
されかつ正側・中間・負側の各出力端子に正電位・中間
電位・負電位を出力する直流電圧電源回路と、この電源
回路に直列接続された電流検出抵抗体と、上記電源回路
の出力により電力が供給されかつ前記単方向電流に比例
する前記電流検出抵抗体の電圧降下を前記電源回路の出
力の正電位と負電位の間でかつ中間電位を基準とする出
力信号に変換する差動増幅回路と、前記電源回路から電
力が供給されかつ前記単方向電流に比例する前記差動増
幅回路の出力信号を入力とするように接続されかつ前記
単方向電流の所定の大きさに対して所定の時間遅れを生
じさせる時限回路と、前記時限回路の出力により開より
閉に操作される開閉回路と、この開閉回路に直列接続さ
れかつその直列回路が前記整流回路と前記電源回路の接
続点と前記電源回路と前記電流検出抵抗体の接続点との
間に接続された電磁引外しコイルと、前記開閉回路が閉
じることによつて励磁されとともに前記電磁引外しによ
り駆動されて前記負荷開閉接点を閉より開にするしや断
機構と、前記直流電圧電源回路の出力電圧が前記差動増
幅器や前記時限回路の正常な動作に不十分な時には前記
開閉回路が開より閉に誤動作しないように接続された不
足電圧動作禁止回路とを具備したことを特徴とする回路
しや断器。
（２）上記電流検出抵抗体は複数の直列抵抗体からなり
、各検出抵抗体の電圧降下を前記直流電圧電源回路の出
力の正側と負側の間でかつ中間電位を基準とする出力信
号に変換する複数の差動増幅器とを備え、上記電源回路
より離れた側の差動増幅器の利得を他の差動増幅器の利
得よりもを大きくした特許請求の範囲第１項に記載の回
路しや断器。
（３）上記時限回路は、電源回路より近い側の差動増幅
器の出力端子に接続された瞬時引外し回路と、この瞬時
引外し回路に並列接続されたピーク値変換回路と短限時
引外し回路との直列回路と、上記電源回路より離れた側
の差動増幅器の出力端子に接続された実効値変換回路と
長限時引外し回路との直列回路を含む特許請求の範囲第
２項に記載の回路しや断器。
（４）多相の各交流電路に挿入された複数の負荷開閉接
点と、各交流電路に流れる電流を検出する複数の変流器
と、上記各接点を流れる電流の瞬時値のうち一番大きい
値に比例する単方向電流が流れるように電源回路の負側
の端子に接続された検出抵抗体と、前記各接点を流れる
電流に比例する単方向電流が流れるように上記検出抵抗
体の他端に接続された複数の検出抵抗体と、前記電源回
路より離れた側の複数の前記検出抵抗の各電圧降下を中
間電位を基準とする出力信号に変換する複数の差動増幅
器と、各差動増幅器の出力端子に接続されて前記各接点
を流れる電流に比例する単方向電流が最大となる相を選
択して１つの実効値変換回路に出力電圧を印加する最大
相選択回路とを具備した特許請求の範囲第１項に記載の
回路しや断器。
（５）多相の各交流電路に挿入された複数の負荷開閉接
点と、各交流電路に流れる電流を検出する複数の変流器
と、上記各接点を流れる電流の瞬時値のうち一番大きい
値に比例する単方向電流が流れるように電源回路の負側
の端子に接続された検出抵抗体と、前記各接点を流れる
電流に比例する単方向電流が流れるように上記検出抵抗
体の他端に接続された複数の検出抵抗体と、前記電源回
路より離れた側の複数の前記検出抵抗の各電圧降下を中
間電位を基準とする出力信号に変換する複数の差動増幅
器と、各差動増幅器の出力端子に接続された複数の実効
値変換回路と、この各実効値変換回路の出力端子に接続
されて前記各接点を流れる電流に比例する単方向電流が
最大となる相を選択する最大相選択回路と、この最大相
選択回路の出力端子に接続された長限時引外し回路とを
具備した特許請求の範囲第１項に記載の回路しや断器。