JP2878606B2

JP2878606B2 - Ｄ／ａ変換回路

Info

Publication number: JP2878606B2
Application number: JP18503094A
Authority: JP
Inventors: 邦子若城
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1994-08-05
Filing date: 1994-08-05
Publication date: 1999-04-05
Anticipated expiration: 2014-04-05
Also published as: JPH0851365A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は重み付きインピーダン
スを用いたＤ／Ａ変換回路に関するものである。

【０００２】

【従来の技術】図８は例えば特開平４―１５０２２９号
公報に示された従来の重み付きインピーダンスを用いた
Ｄ／Ａ変換回路である。図において、１及び２は入力端
子、３及び４は出力端子、５〜７及び８〜１０は抵抗、
１１〜１３は抵抗５〜７の両端をショートさせるか否か
を制御するためのｂ接点（常閉接点）を有するスイッチ
（ｂ接点スイッチ）、１４〜１６は抵抗８〜１０の両端
をショートさせるか否かを制御するためのａ接点（常開
接点）を有するスイッチ（ａ接点スイッチ）であり、上
記抵抗５〜７とスイッチ１１〜１３とで回路＃１を、上
記抵抗８〜１０とスイッチ１４〜１６とで回路＃２を構
成している。３２、１９、２０はスイッチ１１〜１６の
オン、オフを制御するスイッチドライバ、２１はスイッ
チドライバ３２、１９、２０に制御信号２９〜３１を出
力する制御回路である。

【０００３】次に動作について説明する。先ず、制御回
路２１より制御信号２９〜３１が出力される。その信号
がスイッチドライバ３２、１９、２０に入力されると、
スイッチドライバ３２はスイッチ１１、１４のオン、オ
フを、スイッチドライバ１９はスイッチ１２、１５のオ
ン、オフを、またスイッチドライバ２０はスイッチ１
３、１６のオン、オフを制御する。ここで、スイッチ１
１〜１３はｂ接点スイッチであり、スイッチ１４〜１６
はａ接点スイッチであるため、抵抗５と抵抗８、抵抗６
と抵抗９、抵抗７と抵抗１０の一方のみの抵抗の両端が
ショートされる。このようにして、回路＃１と回路＃２
の抵抗値を変化させることにより、入力端子１と２の間
の電圧を８通りの値に分圧した電圧が出力端子３と４と
の間に得られる。

【０００４】

【発明が解決しようとする課題】以上のような従来の回
路では、スイッチのばらつきによって一瞬全てのスイッ
チがオンになってしまい、入力端子１と入力端子２の間
が短絡し、過電流が流れることにより、抵抗やスイッチ
が破損してしまう可能性がある。例えば、制御信号２９
〜３１が「Ｌ、Ｌ、Ｌ」から「Ｈ、Ｈ、Ｈ」へ変化した
とき、回路＃１の全てのスイッチの復帰時間が回路＃２
の全てのスイッチの復帰時間より速ければ、入力端子１
と２の間が短絡してしまう。また、制御信号２９〜３１
が「Ｈ、Ｈ、Ｈ」から「Ｌ、Ｌ、Ｌ」へ変化したとき、
回路＃２の全てのスイッチの動作時間が回路＃１の全て
のスイッチの動作時間よりも速ければ、入力端子１と２
の間が短絡してしまうという問題があった。

【０００５】この発明は、上記のような問題点を解消す
るためになされたものであり、入力端子１と２との間
に、両端がショートされていない抵抗を常に存在させる
ことにより、入力端子１と２との間の短絡によるスイッ
チや抵抗の破損を防ぎ、重み付きインピーダンスを用い
たＤ／Ａ変換回路の信頼性を向上させることを目的とし
ている。

【０００６】

【課題を解決するための手段】この発明に係るＤ／Ａ変
換回路は、第１の入力端子と第１の出力端子との間に接
続され、重みを持った抵抗をｎ個直列に接続してなる第
１の抵抗群、上記第１の出力端子と第２の入力端子との
間に接続され、上記第１の抵抗群と同様に構成された第
２の抵抗群、上記第１の抵抗群の各々の抵抗に並列に接
続されたｂ接点を有する第１のスイッチ、上記第２の抵
抗群の各々の抵抗に並列に接続されたａ接点を有する第
２のスイッチ、上記第１または第２のスイッチのいずれ
か一方を閉、他方を開にすることによりいずれか一方の
抵抗の両端をショートさせるように制御するスイッチド
ライバ、上記各抵抗の両端が全て同時にショートされる
ことを防止する保護手段を備え、上記第１と第２の入力
端子間の電圧を上記抵抗により分圧した電位を、上記第
１の出力端子と、上記第２の入力端子と同じ電位を持つ
第２の出力端子との間に出力するよう構成したものであ
る。

【０００７】また、上記保護手段を、第１の抵抗群の内
の一つの抵抗に接続された第１のスイッチと、その抵抗
に対応する第２の抵抗群の内の一つの抵抗に接続された
第２のスイッチとを、２対の接点を有するスイッチで構
成したものである。

【０００８】また、上記保護手段を、スイッチを制御す
る信号が変化したとき、第１の抵抗群の内の一つの抵抗
に接続されたｂ接点スイッチのオフの開始からオフの終
了時間内に、その抵抗に対応する第２の抵抗群の内の一
つの抵抗に接続されたａ接点スイッチのオンの時間を収
める遅延回路で構成したものである。

【０００９】また、保護手段を、スイッチを制御する信
号が変化したとき、第１の抵抗群の内の一つの抵抗に接
続されたｂ接点スイッチのオフの開始からオフの終了時
間内に、その抵抗に対応する第２の抵抗群の内の一つの
抵抗に接続されたａ接点スイッチのオンの時間を収める
制御を行うマイクロプロセッサ装置（ＭＰＵ）で構成し
たものである。

【００１０】さらにまた、Ｄ／Ａ変換回路に電源断が発
生したときの保護手段として、第１の抵抗群の内の一つ
の抵抗に接続されたｂ接点スイッチのオンへの復帰時間
より、第２の抵抗群の内の一つの抵抗に接続されたａ接
点スイッチのオフへの復帰時間を速くする電圧低下検出
回路を設けたものである。

【００１１】

【作用】この発明におけるＤ／Ａ変換回路は、スイッチ
の動作時間や復帰時間を制御することによって、スイッ
チの制御信号の変化や、電源断の発生時にも抵抗群の中
に必ず両端がショートされない抵抗が存在するようにす
ることにより、入力端子間が短絡して大電流によるスイ
ッチや抵抗の損傷するのを防止する。

【００１２】

【実施例】

実施例１．図１はこの発明の実施例を示すもので、図において、３
３は２対の接点を有し、１対が他方のバック接点となっ
ているいわゆる２ｃ接点スイッチであり、その内の一つ
のｃ接点は抵抗５と並列に接続されており、残りの一つ
のｃ接点は抵抗８と並列に接続されている。図２は抵抗
５、抵抗８と２ｃ接点スイッチ３３との接続を示してい
る。その他の構成は図８に示す従来装置と同じである。
２ｃ接点スイッチ３３は、二つのｃ接点を一つのコイル
によって制御しているため、二つのｃ接点は同時にオ
ン、オフする。そこで、抵抗５と抵抗８を図２のよう
に、片方の抵抗の両端がショートされているときはもう
一方の抵抗の両端はショートされないように２ｃ接点ス
イッチ３３に接続すると、抵抗５と抵抗８は同時にショ
ートされることはなく、入力端子１と２の間の短絡を防
ぐことができ、信頼性の高いＤ／Ａ変換回路を得ること
ができる。

【００１３】実施例２．図３はさらに信頼性を高めるために、抵抗５と抵抗８に
接続されているスイッチの一方が完全にオフしてからも
う一方のスイッチをオンさせるための保護回路を備えた
重み付きインピーダンスを用いた３ビットＤ／Ａ変換回
路の例である。図において、２２は保護回路で、制御信
号２９を遅延させるための遅延回路２３と、この遅延回
路２３からの出力の鈍りを修正するためのシュミット付
きインバータ２４と、二つのインバータ２５、２６と、
スイッチドライバ１８への入力信号を生成するＡＮＤ回
路２７と、スイッチドライバ１７への入力信号を生成す
るＮＡＮＤ回路２８とから構成されている。その他の構
成は図８と同じである。

【００１４】図４に示すように、先ず、制御信号２９が
出力される。制御信号２９が「Ｌ」から「Ｈ」に変化し
た場合、インバータ２６を介してＮＡＮＤ回路２８の少
なくとも一方の入力が「Ｌ」になり、スイッチドライバ
１７に「Ｈ」が入力され、ｂ接点スイッチ１１はオフす
る。また、制御信号２９は遅延回路２３によって遅延
し、シュミット付きインバータ２４によって整形され、
インバータ２５を介してＡＮＤ回路２７に入力される。
ＡＮＤ回路２７のもう一方の入力は既に「Ｈ」となって
いるため、ＡＮＤ回路２７は「Ｈ」を出力し、スイッチ
ドライバ１８に「Ｈ」が入力され、ａ接点スイッチ１４
は（時間３４だけ遅れて）オンする。このようにして、
ａ接点スイッチ１４の動作時間はｂ接点スイッチ１１の
動作時間より遅くなる。

【００１５】次に、制御信号２９が「Ｈ」から「Ｌ」に
変化した場合、ＡＮＤ回路２７の一方の入力が「Ｌ」と
なり、スイッチドライバ１８に「Ｌ」が入力され、スイ
ッチ１４はオフする。また、制御信号２９は遅延回路２
３によって遅延し、シュミット付きインバータ２４によ
って整形、反転され、ＮＡＮＤ回路２８に「Ｈ」が入力
される。ＮＡＮＤ回路２８のもう一方の入力は、既にイ
ンバータ２６を介して「Ｈ」となっているため、ＮＡＮ
Ｄ回路２８は「Ｌ」を出力し、スイッチドライバ１７に
「Ｌ」が入力され、スイッチ１１は（時間３５だけ遅れ
て）オンする。このようにして、ｂ接点の復帰時間はａ
接点の復帰時間より遅くなる。以上より、制御信号２９
とａ接点スイッチ１４の動作とｂ接点スイッチ１１の動
作のタイミングは図４のようになる。よって、抵抗５と
抵抗８が同時にショートされることはなく、入力端子１
と２との間の短絡を防ぐことができる。

【００１６】実施例３．図５は電圧低下検出回路による保護回路を備えた重み付
きインピーダンス３ビットＤ／Ａ変換回路である。図８
に示す従来の重み付きインピーダンスを用いたＤ／Ａ変
換回路では、ｂ接点スイッチ１１〜１３がオフの状態
で、ａ接点スイッチ１４〜１６がオンの状態であるとき
に、電源断が起こると、全てのｂ接点スイッチの復帰時
間が全てのａ接点スイッチの復帰時間より速ければ、入
力端子１と２との間が短絡してしまう。この実施例３で
は上記の不都合をなくすために電圧低下検出回路３７と
ＡＮＤ回路３８とからなる保護回路３６を設けたもの
で、電源断が起これば電圧低下検出回路３７が、スイッ
チ駆動電圧の低下によりスイッチが復帰するより前に電
圧低下を検出し、「Ｌ」を出力し、ＡＮＤ回路３８に
「Ｌ」が入力され、スイッチドライバ１８に「Ｌ」が入
力され、ａ接点スイッチ１４がオフする。このように、
保護回路３６を設けることによって電源断時にｂ接点ス
イッチ１１〜１３が復帰する前にａ接点スイッチ１４が
復帰することから、入力端子１と２間の短絡を防ぐこと
ができる。

【００１７】実施例４．図６はソフトウェアにより保護
を行う重み付きインピーダンスを用いた３ビットＤ／Ａ
変換回路の例であり、図７はＭＰＵ３９で行うソフトウ
ェア処理のフローチャートである。図６において、制御
信号２９が「Ｌ」から「Ｈ」に変化したとき、ＯＲ回路
４０の一方の入力が「Ｈ」となり、スイッチドライバ１
７に「Ｈ」が入力されるため、ｂ接点スイッチ１１はオ
フする。一方、ＡＮＤ回路４１のもう一方の入力信号
は、図７のフローチャートに従って遅延され、ｎ秒後に
「Ｈ」が入力される。ＡＮＤ回路４１のもう一方の入力
は既に「Ｈ」となっているため、ＡＮＤ回路４１は
「Ｈ」を出力し、スイッチドライバ１８に「Ｈ」が入力
されるため、ａ接点スイッチ１４はオンする。ここで、
ｂ接点スイッチ１１の動作時間をｎ秒より小に設定すれ
ば、必ずｂ接点スイッチ１１がオフしてからａ接点スイ
ッチ１４がオンする。

【００１８】また、制御信号２９が「Ｈ」から「Ｌ」に
変化したとき、ＡＮＤ回路４１の一方の入力が「Ｌ」と
なり、スイッチドライバ１８に「Ｌ」が入力されるた
め、ａ接点スイッチ１４はオフする。一方、ＯＲ回路４
０の一方の入力には、図７のフローチャートに従ってｍ
秒後に「Ｌ」が入力され、他方の入力には既に「Ｌ」が
入力されているため、ＯＲ回路４０は「Ｌ」を出力し、
スイッチドライバ１７に「Ｌ」が入力され、ｂ接点スイ
ッチ１１はオンする。ここでａ接点スイッチ１４の復帰
時間がｍ秒より小とすれば、必ずａ接点スイッチ１４が
オフしてからｂ接点スイッチ１１がオンする。以上によ
り、抵抗５と抵抗８が同時にショートされることはな
く、入力端子１と２との間の短絡を防ぐことができる。

【００１９】上記動作を図７のフローチャートにより説
明する。先ず、制御回路２１が出力している制御信号２
９を読み取る（Ｓ１）。Ｓ１で読み取った制御信号
（「Ｈ」または「Ｌ」）をＡに格納する（Ｓ２）。次
に、現在、制御回路２１が出力している制御信号２９を
読み取る（Ｓ３）。Ｓ３で読み取った制御信号（「Ｈ」
または「Ｌ」）をＢに格納する（Ｓ４）。上記ＡとＢを
比較し（Ｓ５）、Ａ＝Ｂであれば制御信号２９は変化し
ていないため、ＭＰＵ３９では何の制御も行わずＳ３に
戻る。Ａ＜Ｂであれば制御信号は「Ｌ」から「Ｈ」へ変
化しているので、ＭＰＵ３９ではｎ秒スタートを開始す
る（Ｓ６）。Ａ＞Ｂであれば制御信号２９が「Ｈ」から
「Ｌ」へ変化しているので、ＭＰＵ３９ではｍ秒スター
トを開始する（Ｓ９）。

【００２０】制御信号２９が「Ｌ」から「Ｈ」へ変化し
たとき、図６において入力端子１と２との間の短絡を防
ぐためには、ｂ接点スイッチ１１がオフしてからａ接点
スイッチ１４をオンすればよい。よってｎ秒スタートＳ
６ではｎ秒をカウントする（ただし、ｎ＞ｂ接点スイッ
チの動作時間とする）。ｎ秒カウントが終了すれば（Ｓ
７）、Ｓ８へ進み、ＭＰＵ３９から「Ｈ」を出力する。

【００２１】制御信号２９が「Ｈ」から「Ｌ」へ変化し
たとき、図６において入力端子１と２との間の短絡を防
ぐためには、ａ接点スイッチ１４がオフしてからｂ接点
スイッチ１１をオンすればよい。よってｍ秒スタートＳ
９ではｍ秒をカウントする（ただし、ｍ＞ａ接点スイッ
チの復帰時間とする）。ｍ秒カウントが終了すれば（Ｓ
１０）、Ｓ１１へ進み、ＭＰＵ３９から「Ｌ」を出力す
る。

【００２２】さらに、Ｂに格納している現在の制御信号
２９の状態をＡに書き込み（Ｓ１２）、その後Ｓ３に戻
り、次の状態をＢに格納し、再びＡとＢを比較する。以
上の制御をＭＰＵ３９で行うことにより上記動作を実現
できる。

【００２３】なお、上記いずれの実施例においても、ス
イッチは機械的構成のスイッチで説明をしているが、同
等の動作をする電気的構成のスイッチを用いても同等の
効果を奏するものであり、この発明はこのような電気的
構成のスイッチを用いたものをも含むことは勿論であ
る。

【００２４】

【発明の効果】以上のようにこの発明によれば、重み付
きインピーダンスを用いたＤ／Ａ変換回路において、入
力端子間の短絡を防止する手段を設けたため、信頼性を
向上させることができる。

【００２５】また、入力端子間の短絡を防止する手段と
して２ｃ接点スイッチを用いることにより、簡単な構成
で確実な動作を保証できる。

【００２６】また、入力端子間の短絡を防止する手段と
して遅延回路またはＭＰＵによる制御を行うことによ
り、ａ接点スイッチがオフしてからｂ接点スイッチをオ
ンさせ、ｂ接点スイッチがオフしてからａ接点スイッチ
をオンさせることにより、スイッチ制御信号が変化した
際に入力端子間の短絡を防ぎ、信頼性を向上させること
ができる。

【００２７】また、電源断時に電圧降下を検出する回路
を設けることにより、不測の事故発生時にも入力端子間
の短絡を抑え、スイッチや抵抗の損傷を防ぐことができ
る。

【図面の簡単な説明】

【図１】この発明の実施例１に係るＤ／Ａ変換回路を
示す回路図である。

【図２】図１の一部を詳細に示す回路図である。

【図３】この発明の実施例２に係るＤ／Ａ変換回路を
示す回路図である。

【図４】図３の動作を説明する波形図である。

【図５】この発明の実施例３に係るＤ／Ａ変換回路を
示す回路図である。

【図６】この発明の実施例４に係るＤ／Ａ変換回路を
示す回路図である。

【図７】図６の動作を説明するフローチャートであ
る。

【図８】従来のＤ／Ａ変改回路を示す回路図である。

【符号の説明】

１、２入力端子、３、４出力端子、５、６、７、
８、９、１０抵抗、１１、１２、１３ｂ接点スイッ
チ、１４、１５、１６ａ接点スイッチ、１７、１８、
１９、２０スイッチドライバ、２１制御回路、２２
保護回路、２３遅延回路、２４、２５、２６インバ
ータ、２７ＡＮＤ回路、２８ＮＡＮＤ回路、２９、
３０、３１制御信号、３２スイッチドライバ、３３
２ｃ接点スイッチ、３６保護回路、３７電圧低下
検出回路、３８ＡＮＤ回路、３９ＭＰＵ、４０Ｏ
Ｒ回路、４１ＡＮＤ回路。

Claims

(57)【特許請求の範囲】

【請求項１】第１の入力端子と第１の出力端子との間
に接続され、重みを持った抵抗をｎ個直列に接続してな
る第１の抵抗群、上記第１の出力端子と第２の入力端子
との間に接続され、上記第１の抵抗群と同様に構成され
た第２の抵抗群、上記第１の抵抗群の各々の抵抗に並列
に接続されたｂ接点を有する第１のスイッチ、上記第２
の抵抗群の各々の抵抗に並列に接続されたａ接点を有す
る第２のスイッチ、上記第１または第２のスイッチのい
ずれか一方を閉、他方を開にすることによりいずれか一
方の抵抗の両端をショートさせるように制御するスイッ
チドライバ、上記各抵抗の両端が全て同時にショートさ
れることを防止する保護手段を備え、上記第１と第２の
入力端子間の電圧を上記抵抗により分圧した電位を、上
記第１の出力端子と、上記第２の入力端子と同じ電位を
持つ第２の出力端子との間に出力するよう構成したこと
を特徴とするＤ／Ａ変換回路。
【請求項２】保護手段は、第１の抵抗群の内の一つの
抵抗に接続された第１のスイッチと、その抵抗に対応す
る第２の抵抗群の内の一つの抵抗に接続された第２のス
イッチとを、２対の接点を有するスイッチで構成したこ
とを特徴とする請求項１記載のＤ／Ａ変換回路。
【請求項３】保護手段は、スイッチを制御する信号が
変化したとき、第１の抵抗群の内の一つの抵抗に接続さ
れた第１のスイッチのオフの開始からオフの終了時間内
に、その抵抗に対応する第２の抵抗群の内の一つの抵抗
に接続された第２のスイッチのオン時間を収める遅延回
路で構成したことを特徴とする請求項１記載のＤ／Ａ変
換回路。
【請求項４】保護手段は、スイッチを制御する信号が
変化したとき、第１の抵抗群の内の一つの抵抗に接続さ
れた第１のスイッチのオフの開始からオフの終了時間内
に、その抵抗に対応する第２の抵抗群の内の一つの抵抗
に接続された第２のスイッチのオン時間を収めるよう制
御するマイクロプロセッサ装置（ＭＰＵ）で構成したこ
とを特徴とする請求項１記載のＤ／Ａ変換回路。
【請求項５】保護手段は、Ｄ／Ａ変換回路に電源断が
発生したとき、電圧の低下を検出する電圧低下検出回路
によって、第１の抵抗群の内の一つの抵抗に接続された
第１のスイッチのオンへの復帰時間より、第２の抵抗群
の内の一つの抵抗に接続された第２のスイッチのオフへ
の復帰時間を早くするよう構成したことを特徴とする請
求項１記載のＤ／Ａ変換回路。