JPS62159933A - フレ−ム同期検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明に、基幹伝送系、公衆網、加入者系等のティジ
タル伝送係に用いられるｌｌＴｌ期検出回路ｌこ関する
ものである。

（従来の技術） 伝送媒体として光ファイバを用いた伝送技術の進展は目
覚せしいものがあり、伝送情報量としては数百Ｍｂ　ｐ
　ｓ”数Ｇｂｐｓ　ｆｉｔ度の伝送が可能ｌこなりつつ
ある。大容量化されたティジタル伝送系を有効−こ使用
する上で１時分別条重方式が考えられるが高速処理が必
要となるため、フレーム構成をできるだけ簡単にして１
回路の小規模化、簡易化をはかっている。その１つの方
法として、ビット単位の時分割多重方式があり、第３図
に、一般的なビット多重方式のフレーム構成図である。

同図においては、ｌフレームはにビットで構成され、ｌ
フレームをビット単位でにチャネルに分け、そのうちの
１チヤネルをフレームチャネルに割り当てており、Ｐ’
はフレームチャネル、＃ｌ〜ｓＫ−＋　　にビット単位
のに一１個のチャネルである。この方式１こおいては、
ビット多重するときに固有フレームパターンが１ビツト
ずつ数フレーム単位にフレ−ムチャ不ルｔｐ＋に挿入さ
れており、同期検出においては、チャネル単位にテーク
を分離した後任意のチャネルから分離された信号列が挿
入した固有フレームパターンと一致するかどうかでフレ
ームチャネルを検出し同期検出を行なっている。

また他の方法としてフレームをサブフレーム単位に分ケ
、フレームパターンを各サブフレームに分散させる方法
があり、第４図にそのフレーム構成の一般例を示す。同
図１こおいては、１フレームをＬ個のサブフレームに分
け、各サブフレームは、■ビット単位であり、ｌフレー
ム（ＩＸＬ）ビットの構成番こなっており各サブフレー
ムの先頭１ビツトに順次にフレームパターンが１ピツト
スつ挿入すれてイル。Ｆｊ（ｉ＝１．２・・・・・・、
Ｌ）は各サブフレーム＋７）先頭１ビツトに挿入される
フレームビット、＃１〜＃Ｌけ■ビット単位のサブフレ
ームを示す。

この方式においてに（ＰＩＦ２Ｆ３・・・・・・ｐＬ−
１ｐｔ、）　　がフレームパターンとなっており、同期
検出においてに１分離された信号列から（ＰＩＦ２Ｆ３
・・・・・・、Ｆ”Ｌ−ＩＦ’Ｌ）’！　６７　Ｌ’　
−ムパターンを検出することによって同期検出を行すっ
ている。フレムパターンをフレームビットであるＦｌ〜
Ｆ　ｔ、の全てに挿入する必要はなく、例えＨ，フレー
ムパターンがフレームビットＰＩＦ”３Ｆ５・・・・・
・に挿入されている場合には残りのフレームピッ）　Ｆ
２Ｆ４Ｆｇ・・・・・・を用いて伝送路監視用モニタや
サービスモニタ等の情報を伝送することも可能である。

（発明が解決しようとする問題点） 第３図に示されたようなビット多重方式においては、フ
レームチャネル（Ｆｌとして、１フレームにビット中１
ビットを使用している。回路の小規模化、簡易化をはか
るためには、ｌフレームを構成するＫの長さにあ着り大
きくすることにできないため、伝送データ量におけるフ
レームパターンの信号量がＪ　／Ｋ　と大きくなってい
る。このオーバーヘッドに伝送容量を増大高速化するｌ
こ従って太き（なることが予想され、更ｌこシステムの
信頼性やサービス性等を考えると、伝送路監視モニタや
サービスモニタ等の情報を伝送するチャネルも必要とな
り、この傾向は著しく増大することになる。

また、第４図に示されたような、フレームをサブ７Ｌ’
−Ｌｉ２位に分け、フレームパターンｆ＝％ｔｔ−ブフ
レームに分散させる方式においてに、固有なフレームパ
ターンである（ＰＩＦ’２Ｐ３・・・・・・ｐｔ、−Ｉ
ＦＬ）と一致する信号列を分離された信号列から検出す
ることｌこより同期検出を行ない、フレーム同期および
サブフレーム同期の確保を行なっている。フレームビッ
トＦ１〜ＦＬ内に伝送路監視モニタやサービスモニタ等
の情報を挿入して伝送したりｌフレーム内のサブフレー
ム数りや、サブフレームの構成ビット数Ｉを増やすこと
により、（ロ）路の複雑づを増すことなく、伝送データ
量に対するオーバーヘッドが少ない情報伝達が可能にな
る。

しかしながら、一度同期が外れた場合には、フレームパ
ターンである（ＰＩＦ２Ｆ３・・・・・・ｐｔ、−１ｐ
ｔ、　）と一致する信号列を分離された信号列から検出
するため曇こは、最悪１フレ一ム間のハンティングが必
要となるために同期復帰を行うまでにかかる最悪の同期
時間にＬｘ］′×１フレーム（ＳＢＣ）となりサブフレ
ーム数りやサブフレーム構成ビット数１が大きくなって
しまうと、一度同期が外れてからフレームパターン（Ｆ
ＩＰ２Ｆ３・・・・・・Ｆ”Ｌ−ＩＰＬ）を検出する１
でにあ−かる平均時間が大きくなっていた。

本発明に、これらの問題点を解決した回路規模の増大複
雑ざを増すことなく伝送データ量ｉこ対するフレームパ
ターン信号量のオーバーヘッドを少な（シ、フレームパ
ターンの検出が容易でかつ、同期復帰にかかる平均時間
を縮少することができる高速大容量の伝送系に適した同
期検出回路を提供することにある。

（問題を解決するための手段） 本発明ＵＮ個のサブフレーム薔こ分割され各サブフレー
ムｕＭビット構成をとるフレームに於いて、フレーム同
期用に前記Ｍピットのうちの１ビツトを使用し、フレー
ム同期パターンとして、生成多項式から生成される１９
−ドＮビツトからなる巡回符号を用い、受信信号をＭビ
ット毎に取り出す展開回路と、前記展開回路の出力ｌこ
接続され、かかるデータ列から取り出されたへビットを
係数とする符号多項式と前記生成多項式との剰余を計算
。

する手段を用いて同期検出を行なうものである。

（作用） 同期検出を行う上で、回路の小規模化、簡易化をはかる
ことが望ましく、伝送路上のフレーム構成をサブフレー
ム単位に分割しフレームパターンを各サブフレームの先
頭蓋ピッ））こ分散して挿入し、同期検出においてに、
各サブフレームの先頭ビットに分散して挿入されたフレ
ームビットを取り出すことによりフレームパターンの検
出、即ち同期検出が可能であるので、同期検出回路に幾
求される動作速度は低減され回路の小規模化、簡単化を
Ｐｉ力・す、高速、大容量な伝送系に適した同期検出回
路を構成することが可能となり、１フレーム内のサブフ
レーム数やサブフレームの構成ヒツト数を増せは、伝送
チーターｔ＋こ対するフレームパターンの信号量のオー
バーヘッドを低減した伝送系を実現することが期待され
る。また、各サブフ（７ハ レームの先頭ピッ１１こ挿入されたフレームパターンは
任意の生成多項式から生成される１ワードＮビツトから
なる巡回符号であるので、同期検出においては１巡口符
号の性質を用いて分離された信号の１系列から取り出さ
れたｌワードへビットを係数とする符号多項式と前記生
成多項式との除余を計算することにより、容易番こフレ
ームパターンの検出が行なえ、サブフレーム同期を確保
することができる。同時に、符号多項式の係数である１
ワードへビットを検索することｌこよりサブフレームの
先頭がどこかの検出が可能であるのですみやかにフレー
ム同期の確保が可能であり、一度、非同期状態に陥って
から同期状態に復帰にかかる平均時間を短縮することが
期待される。このとき、必ずしも、ｌワードＮピット全
てのヒツトを検索する必要はなく、それより短いビット
長を検索すればｌワードの情報の検出は可能であるので
、同期検出回路の規模の増大、複雑さをより低減するこ
とも可能となる。更に、前記の生成多項式と符号長Ｎを
任意に選定すれば、生成される巡回符号間の最小ハミン
グ距離ｄｌ−１長くすることが可能であるので、この性
質をもちいることによりフレームパターンのビット誤り
にも強い、同期検出回路の実現が可能となる。

（実施例） 以下に本発明の同期検出回路について説明する。

第１図に１本発明におけるフレーム構成を示す図である
。同図においてに１フレームを７個のサブフレームに分
は各サブフレームＨＭビット単位で構成されており、１
フレーム（７ＸＭ）ビットの構成になっており、各サブ
フレームの先頭１ビット順次フレームパターンが１ビツ
トずつ分散されて挿入されている。Ｐｉ（ｉ＝１，２．
・−・・・・７）は各サブフレームの先頭１ビットに挿
入されるフレームビット、＃１〜＃７は、Ｍビット単位
のブプフレームヲ示ス。フレームパターンに、たとえば
（ＰＩＦ２Ｆ３Ｆ４１ｉ”５Ｆ６Ｆ？　　）＝（１１０
００１０）・・・・・イＩ）であり、一般的に符号語を
（ａ６ａＨａ２・・・・・・ａゎ−、）としたときａ（
１−￥−ｎ−１次、　Ｅｌｌ　をｎ　−２次、ａｍ−１
を０次に対応させて、符号多項式Ｆ（ｘｉを１Ｑｘｌ　
＝　ａｍ−１＋ａＩＩ−２ｘ　＋　ａ、−３Ｘ２＋−・
＋　ａｌＸ”−”　＋ａｏｘ”−’　　　　　　（２１
と表わすことができる。ここで符号長はｎであり時間的
ｌこに、高次の項ａ□が最初に現われ、順次に低次の万
へと進み、最後ｔこａｌ−１があげられるものとする。

式（２）かられかるよう番こ、符号語が７ビツト列から
できているとき、符号多項式Ｆ　（ｘｉは６次の多項式
であられすことが可能であり１式（１）は）１ｘｌ　＝
　ＸｌＸ　　十Ｘ６（３１と表わせ、生成多項式Ｑｘ）
を Ｃ１ｘｌ　＝　　１＋Ｘ＋Ｘ３（４１ とした場合 ４幻　＝　　Ｑ［ｘｌＱｘ）　　　　　　　　　　　　
　　　　　　　（５１を満足するＱｉＸ＋なる多項式が
存在すれば式（３）の多項式に式（４）の生成多項式か
ら生成されたことになる。これを満たす多項式Ｑ（Ｘｌ
は 環式でおる。

以上により、フレームパターン１１１０００１０）は式
（４）の生成多項式から生成された符号であることがわ
かる。更に刊行物「１符号論理」（宮用洋。

岩垂好裕、今井秀樹、昭晃堂Ｐ、１９４〜＋９７）＃に
示されているよう−こ、２を法とする体において、一般
醗こｎを符号長としたとき、生成多項式（ｉｘｌがＸ　
１１　＋１　　を割り切るとき（３（ｘ）から生成さｎ
る符号語は巡回符号をなす。従って１式（４）の生成多
項式は （Ｘ　＋１　）／Ｇ［ｘｌ　＝　（Ｘ’＋１　）／（Ｘ
　＋Ｘ＋１　）＝ｘ４＋ｘ２＋ｘ＋１　　　　　　　　
　　　　１７１で、　Ｘ　＋１をＸ　＋Ｘ　＋Ｘ＋１で
割り切るので１式（４）の生成多項式から生成される符
号長７の符号語は巡回符号となる。即ち 式（８）の行列Ｆの各行成分は符号長７の巡回符号を生
成しており Ｗ＋＝（１１００（１３０）　　　　　　　　　（９−
１）Ｗ２＝（１０００１０１）　　　　　　　　　（９
−２）Ｗ３＝（０（１０１０１１）　　　　　　　　　
（９−３）Ｗ４＝（００１０１１０）　　　　　　　　
　（９−４）Ｗ５＝（（月０１１００）　　　　　　　
　　　　（９−５）Ｗ６；（目目１００（１）　　　　
　　　　　（Ｑ−６）Ｗ７＝（０３１０００１）　　　
　　　　　　（９−７）としたときＷｌ、Ｗ２．・・・
・・・、Ｗ７を係数としたとき符号多項式は式（４）の
生成多項式で割り切つれることになる。更に、生成多項
式と符号長の選び方番こより巡回符号の最小ノ・ミンク
距離ｄば一意ｌこ決まり符号長７１式（ｊ）を生成多項
式とする場合の最小・・ミンク距離にｄ ａ＝３（１（１） となる（ハミング長と生成多項式、＄ｉ号長の関係１こ
ついては、前記奈考文献Ｐ２４９〜２５１に記載されて
いる。

第２図に、本発明の同期検出回路の一笑施例で（１２へ あり、第１図で示されたフレームから同期の検出を行う
ものである。同ｔｇｔひおいて２０１　　け情報及び情
報人も端子（Ｓ　ｒ　Ｎ、）、２０２は、　ｉＭ列、並
列変換器（Ｓ−Ｐ）、　２０３１は、クロック線、２１
１３２けクロック制御信号線、２０４１〜２０４Ｍに並
列変換されたＭ本の情報線及び情報出力端子、２０５け
クロック制御回路（ＣＬＫ、ＣＴＴ）、２０６に７進カ
ウンタ、２０７は制御ゲート、２０８１〜２０８２にＭ
　（Ｉ　Ｄ　２）加算器、２　（１９１〜２０９３は１
サブフレーム長の遅延素子である。同図において、第１
図に示されたフレーム構成からなる情報入力端子（２０
１）から入力され、直列、並列変換器（２０２）の入力
信号となり、Ｍ本の情報線（２０４１〜２　（１４Ｍ　
）　　ｌこ並列変換され、この並列変換された情報線の
一系列である情報線（２０４１）にクロック制御回路（
２０５）及びＭＯＤ２の加算器（２０８１）の入力信号
となる。他方、ＭＯＤ２の加算器（２０８ｔ〜２０８２
）及び１サブフレーム長の遅延素子（２０！Ｈ〜２０９
３）に式（４）の生成多項式（）（ｘ）　＝　Ｉ　＋Ｘ
＋Ｘ　　ｌこよる割算器を構成している。

また、７進カウンタ（２０６Ｎこは伝送路線をｆＯとし
た場合ｆ　ｏ／７　（Ｈｚ　）なるクロック信号が直列
。

並列変換器（２０２）から送ら扛てきており、この出力
を用いてｌフレーム間隔で遅延素子（２０９１〜２０９
ａ）　　の内容をクリアしている。これにより前記割算
器ニ、】フレーム周期毎に、遂次情報線（２０４１）ｆ
用いて伝送されてくる７ビツトヲ１ワードする符号語と
する多項式を式（４）の生成多項式で割る割算器となり
、その除余に、遅延素子（２０９１〜２０９３）にあら
れれる。これは、７つのサブフレームからそれぞれ１ビ
ツトずつ取り出されたビット列を符号語とする符号多項
式と式（４）の生成多項式の割算を遂次行っていること
に和尚し。

その除余、即ち割算終了の後の遅延素子（２０９１〜２
０９３）の値が全て零であるならに情報線（２０４１）
から送られてくる信号に各サブフレームの先頭１ビツト
に分散して割り当てられたフレームパターンであり遅延
素子（２０９１〜２０９３）お１つでも非零であるなら
は、情報線（２０４１＞から送られてくる信号がフレー
ムパターンでないことを意味する。このよう−こしてフ
レームパターンの検出が容易に行なる。除余が零となる
場合々して考えらｎる１フレ一ム周期間に送られてくる
ｌワード７ビツトのフレームパターンｉｄ式（Ｑ−１）
（９−２）・・・・・・（９−７）の７種類あり、除余
が零であるということにサブフレーム同期が確保しｆこ
ことを意味する。

除余が零でないというこ（！：は、同期検出が行なえな
い。つ甘り非同期状態に陥ったことを貢味し、非同期状
態に陥って力・ら同期検出を行なう。つ１リサブフレ一
ム同期を確保するまでにけ、最悪でもサブフレーム長Ｍ
だけハンチングすれは区（、。

最悪な場合の同期復帰時間にＭｘ＋フレーム［Ｓ　ＥＣ
）となるサブフレーム同期に確保した後、情報線（２０
４１）から１フレ一ム間に送られてきた夏ワード７ビツ
トを検索し、フレーム同期を確保すれはよい。この検索
に邑っては、１ワード７ビツトの全てのビットを検索す
る必要はなく１式（９−１）（９−２１，・・・、（９
−７）を見てもわかるように少なくとも３ビツトたけ検
索すればお互いに排他的であることがわかる確認できど
のフレームパターンでサブフレーム同期が確保されたの
か、ただちｉこ検出でき、フレーム同期の確保に、この
情報を用いてサブフレーム同期確保の後、ただちζこか
つ容易に行うことができる。制御ｊゲート（２（１７）
の入力は遅延素子（２０９１〜２１１９３）の出力で割
算の除余が苓であるか非零であるかを検出するゲートで
あり、出力にクロック制御回路（２０５）　　の人力と
なる。史にクロック制御回路（２０５）の人力には、情
報線（２０４）、　　？進カウンタ（２０６）の出力が
あり、このタロツク制御回路においては、少なくとも３
ビツトのメモリを肩し１フレ一ム間ｉこ送られてくるｌ
ワード７ビツトのフレームパターンのうち、前３ビツト
の情報を保持し、この情報と制御ゲー）（２０７）の出
力を用いて、サブフレーム同期の確保の確認及び用うと
もｌこフレーム同期確保のための制御情報をクロック制
御信号線（２０３２）を用いて直列、並列変換器（２０
２）Ｊこ送信し、フレーム同期が確保される。

以上、１フレーム内のザブフレーム数７、生成多項式は
ｌ−１−Ｘ＋Ｘ　、　　巡回符号として（１１０００１
（１）なる場合を例に挙げて説明してきたが１本発明に
、これらの組合せに限られるもので汀なく、種々多様な
組合せが考えられる。また必ずしもサフフレー　ムの９
ｃ頭１ビット全てに、フレームバタンのピッ）　７！：
１ビツトずつ対応させて挿入する必要はなく１例えばｌ
サブフレームおきに、フレームパターンのビットを１ビ
ツトずつ対応プせ残りは、伝送路監視用モニタ、ザーヒ
スモニタ等の情報伝送ｌこ使用することもｉＪ＝能であ
る。

（発明の効果） このようｆこ１本発明ｔこよる同期検出回路を用いれは
、伝送データ量【こ対するフレームパターンの信号旬の
オーバーヘッド脅、同期検出の谷易さや平均非同期継続
時間特性が従来の構成による同期検出回路に比べて著し
い改善されているこさがわかる。

この発明に、このように高速、大容量の伝送系に適した
同期検出回路であり　将来より一層高速・大容量化さ扛
る伝送系への応用にその活用が期待されるものである。

【図面の簡単な説明】

第１図に本発明ｌこおけるフレーム構Ｊｌｌｖ８−示す
図、第２図に本発明の同期検出回路の一構成例を示す図
、第３図、第４図に従来のフレーム構成を示す図である
。 図中−２０１Ｈ入力情報及び情報入力端子。 ２０２に面夕Ｉ］・並列変換器、２０３１にクロック線
。

Claims (1)

【特許請求の範囲】
1. Ｎ個のサブフレームに分割され各サブフレームはＭビッ
   ト構成をとるフレームに於いて、フレーム同期用に前記
   Ｍビットのうちの１ビットを使用し、フレーム同期用パ
   ターンとして、生成多項式から生成される１ワードＮビ
   ットからなる巡回符号を用い、受信信号をＭビット毎に
   取り出す展開回路と、前記展開回路の出力に接続され、
   かかるデータ列から取り出されたＮビットを係数とする
   符号多項式と前記生成多項式との剰余を計算する手段か
   ら構成されることを特徴とするフレーム同期検出回路