JPS62152045A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS62152045A JPS62152045A JP29232085A JP29232085A JPS62152045A JP S62152045 A JPS62152045 A JP S62152045A JP 29232085 A JP29232085 A JP 29232085A JP 29232085 A JP29232085 A JP 29232085A JP S62152045 A JPS62152045 A JP S62152045A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- service processing
- time
- memory
- user program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、各種の機械設備の自動制御に利用されてい
るプログラマブルコントローラ（以下ＰＣと称す）の改
良に関する。 （従来の技術） ＰＣでは、ユーザプログラムを繰返し実行することで、
ｖ制御人出力信号群の論理変化および履歴に応じて制御
出力信号群の新な論理を決定していく。そして、ユーザ
プログラムの実行処理の繰返し周期が短い程、制御入出
力信号間の応答性が高くなり、より良い制御が行なえる
。 ユーザプログラムの実行処理以外にも、プログラミング
コンソールやプリンタとか表示＠置といった周辺機器と
結合し、与えられたコンンドを処理したり、データを授
受したりするサービス処理も行なう。また、ウオッチド
グタイマのリセットや、メモリやバスのヂエツクなどの
システムの監視の処理も行なう。さらに機種によっては
、他のＰＣとの間でデータ授受を行なうものもある。 一般のＰＣでは、第３図に示すように、ユーザプログラ
ムの実行処理と、サービス処理と、その他の処理とを順
番に高速に繰返す構成となっている。これら全体の１回
の処理時間（Ｔｌ＋Ｔ２十７３）がスキ１アンタイムと
呼ばれている。制御の応答性を決めるユーザプログラム
の実行周期はこのスキャンタイムで決まる。したがって
、サービス処理のＲ１１Ｔ２やその他の処理の時間Ｔ３
を短くすれば、スキ１アンタイムが短くなり、制御応答
性が向上する。 このような設計思想で、従来においては、サービス処理
の割当て時間Ｔ２を必要最小限に設定し、一定に固定し
ていた。 サービス処理では、あるまとまった仕事を何回にも分け
て実行する。サービス処理の割当て時間（サービス時間
）が短いと、ある仕事を完ｒするまでの実行回数が多く
なる。このことは、例えばプログラミングコンソールで
ＰＣにあるデータを要求してから、そのデータがコンソ
ールの表示器に表示されるまでの時局が長くかかるとい
ったことを意味している。つまり、マン・マシン・イン
ターフェイスの反応性があまり良くないのである。 この反応性よりも、ＰＣの主機能である制御の応答性の
方を重視している訳である。 （発明が解決しようとする問題点） ＰＣの制御応答性は高いぼど良い。一般的には確かにそ
うである。しかし、総てのユーザが高速応答性を必要と
する使い方をするとは限らない。 制御対象によっては、ＰＣの応答性はあまり問題になら
ない。そのような使い方をした場合、従来のＰＣでは、
前述したマン・マシン・インターフェイスの反応の鈍さ
が目立ち、それがユーザの不満になる。 この発明は上述した従来の問題点に鳳みなされたもので
、その目的は、実際の使用状況に合わせて、制御ｉｌｌ
応答性を重視したり、サービス処理によるマン・マシン
・インターフェイスの反応性を重視する、といった使い
分けをユーザレベルで行なえるようにしたＰＣを提供す
ることにある。 （問題点を解決するための手段） そこでこの発明では、上記サービス処理の１回の実行時
間を規定するタイマデータを任意に可変設定できるよう
に構成した。 （実施例） 第１図はこの発明の一実施例によるＰＣの全体的な構成
を示している。このＰＣは、ＣＰＵ （演算制御部）１
と、システムプログラムメモリ２と、ユーザプログラム
メモリ３と、データメしり４と、入力回路５と、出力回
路６と、インターフェイス回路７および８を備える。 入力回路５に多数の制御入力信号群が接続される。出力
回路６は多数の制御比り信号リレーを有し、これに制御
対象機器が接続される。入力回路５に与えられた制御入
力信号群はデータメモリ４に一度取り込まれて演算に供
され、その演算によってデータメモリ４に生成された制
御出力信号群を出力回路６から外部に出力する。ＣＰＵ
１はメモリ３に格納されたユーザプログラムを繰返し実
行することで、制御入出力信号群の論理変化および履歴
に応じた制御出力信号群の新たな論理を決定していく。 以上の動作が第２図の７１コーチヤードにお【プるステ
ップ１０１のユーザプログラムの実行処理である。 インターフェイス回路７や８はプログラミングコンソー
ル９．プリンタ１０などの周！１機器が接続される。Ｃ
ＰＬｌｌはこれら周辺機器とのコミュニケーションのｆ
ｆ、ＩＩ御や、与えられたコマンドの処理や、要求され
た内部データの転送処理を行なう。 これがサービス処理で、第２図のステップ１０３である
。またシステムの監視などの処理は、その他の処理とし
てステップ１０４に示す。 ユーザプログラム実行処理を−１巡してサービス処理を
開始するに先立って、ステップ１０２で、第１図のタイ
マ１１を起動する。そしてサービス処理を実行中にタイ
マ１１がタイムアツプすると、処理を中断してステップ
１０４のその他の処理に進む。その後ステップ１０１に
戻り、以上の処理を繰返す。 上記の説明で明かなように、サービス処理の１回の実行
時間（サービス時間）はタイマ１１によって規定される
。この発明のＰＣにおいては、タイマ１１の設定時間（
タイマデータ）をニープレベルで任意に可変設定できる
のである。 第１図の実施例では、ディジタルスイッチなどの設定器
１２を設け、これの設定内容で上記タイマデータを可変
するようになっている。つまり第２図のイニシャル処理
において、設定器１２の内容をＣＰＵ１が読み取り、そ
の内容に従ってタイマ１１のタイマデータを設定する。 具体的には、タイマデータの基準値を一定に決めておき
、その時間に対して何％増減するかを設定器１２で指定
する方式とする。 他の実施例としては、上記タイマデータの増減をプログ
ラミングコンンール９からのコマンドで処理する方式と
しても良い。また、ユーザプログラムでタイマデータを
増減させることも可能である。つまりタイマデータを増
減させるためのユーザ命令を定義し、その命令の実行条
件をもユーザプログラム上で設定し、条件が成立したと
きにタイマデータを指定値に変更するように構成すれば
良い。 （発明の効果） 以上詳細に説明したように、この発明のＰＣにあっては
、サービス処理の割当て時間を１−ザレベルで可変設定
できるので、制御応答性があまり高くなくても良いよう
な使い方をした場合に、サービス時間を適宜に増加し、
マン・マシン・インターフェイスの反応性を高めること
ができるなど、融通性に冨むＰＣとなる。
るプログラマブルコントローラ（以下ＰＣと称す）の改
良に関する。 （従来の技術） ＰＣでは、ユーザプログラムを繰返し実行することで、
ｖ制御人出力信号群の論理変化および履歴に応じて制御
出力信号群の新な論理を決定していく。そして、ユーザ
プログラムの実行処理の繰返し周期が短い程、制御入出
力信号間の応答性が高くなり、より良い制御が行なえる
。 ユーザプログラムの実行処理以外にも、プログラミング
コンソールやプリンタとか表示＠置といった周辺機器と
結合し、与えられたコンンドを処理したり、データを授
受したりするサービス処理も行なう。また、ウオッチド
グタイマのリセットや、メモリやバスのヂエツクなどの
システムの監視の処理も行なう。さらに機種によっては
、他のＰＣとの間でデータ授受を行なうものもある。 一般のＰＣでは、第３図に示すように、ユーザプログラ
ムの実行処理と、サービス処理と、その他の処理とを順
番に高速に繰返す構成となっている。これら全体の１回
の処理時間（Ｔｌ＋Ｔ２十７３）がスキ１アンタイムと
呼ばれている。制御の応答性を決めるユーザプログラム
の実行周期はこのスキャンタイムで決まる。したがって
、サービス処理のＲ１１Ｔ２やその他の処理の時間Ｔ３
を短くすれば、スキ１アンタイムが短くなり、制御応答
性が向上する。 このような設計思想で、従来においては、サービス処理
の割当て時間Ｔ２を必要最小限に設定し、一定に固定し
ていた。 サービス処理では、あるまとまった仕事を何回にも分け
て実行する。サービス処理の割当て時間（サービス時間
）が短いと、ある仕事を完ｒするまでの実行回数が多く
なる。このことは、例えばプログラミングコンソールで
ＰＣにあるデータを要求してから、そのデータがコンソ
ールの表示器に表示されるまでの時局が長くかかるとい
ったことを意味している。つまり、マン・マシン・イン
ターフェイスの反応性があまり良くないのである。 この反応性よりも、ＰＣの主機能である制御の応答性の
方を重視している訳である。 （発明が解決しようとする問題点） ＰＣの制御応答性は高いぼど良い。一般的には確かにそ
うである。しかし、総てのユーザが高速応答性を必要と
する使い方をするとは限らない。 制御対象によっては、ＰＣの応答性はあまり問題になら
ない。そのような使い方をした場合、従来のＰＣでは、
前述したマン・マシン・インターフェイスの反応の鈍さ
が目立ち、それがユーザの不満になる。 この発明は上述した従来の問題点に鳳みなされたもので
、その目的は、実際の使用状況に合わせて、制御ｉｌｌ
応答性を重視したり、サービス処理によるマン・マシン
・インターフェイスの反応性を重視する、といった使い
分けをユーザレベルで行なえるようにしたＰＣを提供す
ることにある。 （問題点を解決するための手段） そこでこの発明では、上記サービス処理の１回の実行時
間を規定するタイマデータを任意に可変設定できるよう
に構成した。 （実施例） 第１図はこの発明の一実施例によるＰＣの全体的な構成
を示している。このＰＣは、ＣＰＵ （演算制御部）１
と、システムプログラムメモリ２と、ユーザプログラム
メモリ３と、データメしり４と、入力回路５と、出力回
路６と、インターフェイス回路７および８を備える。 入力回路５に多数の制御入力信号群が接続される。出力
回路６は多数の制御比り信号リレーを有し、これに制御
対象機器が接続される。入力回路５に与えられた制御入
力信号群はデータメモリ４に一度取り込まれて演算に供
され、その演算によってデータメモリ４に生成された制
御出力信号群を出力回路６から外部に出力する。ＣＰＵ
１はメモリ３に格納されたユーザプログラムを繰返し実
行することで、制御入出力信号群の論理変化および履歴
に応じた制御出力信号群の新たな論理を決定していく。 以上の動作が第２図の７１コーチヤードにお【プるステ
ップ１０１のユーザプログラムの実行処理である。 インターフェイス回路７や８はプログラミングコンソー
ル９．プリンタ１０などの周！１機器が接続される。Ｃ
ＰＬｌｌはこれら周辺機器とのコミュニケーションのｆ
ｆ、ＩＩ御や、与えられたコマンドの処理や、要求され
た内部データの転送処理を行なう。 これがサービス処理で、第２図のステップ１０３である
。またシステムの監視などの処理は、その他の処理とし
てステップ１０４に示す。 ユーザプログラム実行処理を−１巡してサービス処理を
開始するに先立って、ステップ１０２で、第１図のタイ
マ１１を起動する。そしてサービス処理を実行中にタイ
マ１１がタイムアツプすると、処理を中断してステップ
１０４のその他の処理に進む。その後ステップ１０１に
戻り、以上の処理を繰返す。 上記の説明で明かなように、サービス処理の１回の実行
時間（サービス時間）はタイマ１１によって規定される
。この発明のＰＣにおいては、タイマ１１の設定時間（
タイマデータ）をニープレベルで任意に可変設定できる
のである。 第１図の実施例では、ディジタルスイッチなどの設定器
１２を設け、これの設定内容で上記タイマデータを可変
するようになっている。つまり第２図のイニシャル処理
において、設定器１２の内容をＣＰＵ１が読み取り、そ
の内容に従ってタイマ１１のタイマデータを設定する。 具体的には、タイマデータの基準値を一定に決めておき
、その時間に対して何％増減するかを設定器１２で指定
する方式とする。 他の実施例としては、上記タイマデータの増減をプログ
ラミングコンンール９からのコマンドで処理する方式と
しても良い。また、ユーザプログラムでタイマデータを
増減させることも可能である。つまりタイマデータを増
減させるためのユーザ命令を定義し、その命令の実行条
件をもユーザプログラム上で設定し、条件が成立したと
きにタイマデータを指定値に変更するように構成すれば
良い。 （発明の効果） 以上詳細に説明したように、この発明のＰＣにあっては
、サービス処理の割当て時間を１−ザレベルで可変設定
できるので、制御応答性があまり高くなくても良いよう
な使い方をした場合に、サービス時間を適宜に増加し、
マン・マシン・インターフェイスの反応性を高めること
ができるなど、融通性に冨むＰＣとなる。
第１図はこの発明の一実施例によるＰＣのブロック図、
第２図は同上ＰＣの動作フローチＡ７−ト、第３図はＰ
Ｃの一般的な作用説明図である。 １１・・・タイマ、１２・・・設定器。
第２図は同上ＰＣの動作フローチＡ７−ト、第３図はＰ
Ｃの一般的な作用説明図である。 １１・・・タイマ、１２・・・設定器。
Claims (1)
- ユーザプログラムの実行処理とプログラミングコンソー
ルなどの周辺機器に対するサービス処理やその他の処理
を順番に繰返すプログラマブルコントローラにおいて、
上記サービス処理の１回の実行時間を規定するタイマデ
ータを任意に可変設定できるように構成したことを特徴
とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29232085A JPS62152045A (ja) | 1985-12-26 | 1985-12-26 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29232085A JPS62152045A (ja) | 1985-12-26 | 1985-12-26 | プログラマブルコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62152045A true JPS62152045A (ja) | 1987-07-07 |
Family
ID=17780247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29232085A Pending JPS62152045A (ja) | 1985-12-26 | 1985-12-26 | プログラマブルコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62152045A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007257106A (ja) * | 2006-03-22 | 2007-10-04 | Fuji Electric Fa Components & Systems Co Ltd | プログラマブルコントローラ |
| JP2008146357A (ja) * | 2006-12-11 | 2008-06-26 | Fuji Electric Fa Components & Systems Co Ltd | プログラマブルコントローラ、及びその支援装置 |
| JP2015114901A (ja) * | 2013-12-12 | 2015-06-22 | 三菱日立パワーシステムズ株式会社 | 制御装置、設計装置、制御方法及びプログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010343A (ja) * | 1983-06-30 | 1985-01-19 | Fujitsu Ltd | タイムスライス値制御方式 |
-
1985
- 1985-12-26 JP JP29232085A patent/JPS62152045A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010343A (ja) * | 1983-06-30 | 1985-01-19 | Fujitsu Ltd | タイムスライス値制御方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007257106A (ja) * | 2006-03-22 | 2007-10-04 | Fuji Electric Fa Components & Systems Co Ltd | プログラマブルコントローラ |
| JP2008146357A (ja) * | 2006-12-11 | 2008-06-26 | Fuji Electric Fa Components & Systems Co Ltd | プログラマブルコントローラ、及びその支援装置 |
| JP2015114901A (ja) * | 2013-12-12 | 2015-06-22 | 三菱日立パワーシステムズ株式会社 | 制御装置、設計装置、制御方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62152045A (ja) | プログラマブルコントロ−ラ | |
| JP2861962B2 (ja) | コンピュータプログラムのシミュレーション装置および方法 | |
| JPH0934518A (ja) | 制御処理装置 | |
| JPH01246602A (ja) | プログラマブルコントローラ用特殊機能ユニット | |
| JPS61161507A (ja) | プログラマブルコントロ−ラのダイレクト入出力方式 | |
| JP3449189B2 (ja) | プログラマブルコントローラ | |
| JPS616704A (ja) | プログラマブル・コントロ−ラ | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPS63284604A (ja) | プログラマブル・コントロ−ル装置 | |
| JP4535663B2 (ja) | ステートマシン制御方式およびステートマシン | |
| JPS5922145A (ja) | 割込制御方式 | |
| JPH02311903A (ja) | プログラマブルコントローラ | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| KR19980083128A (ko) | 피엘씨 시스템에서의 다중 타스크 고속 수행장치 | |
| JPS62162104A (ja) | フロ−チヤ−ト式プログラマブルコントロ−ラ | |
| JPH09146786A (ja) | 競合試験システム及び競合試験方法 | |
| JPS62152004A (ja) | プログラマブルコントロ−ラ | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPS62162106A (ja) | プログラマブルコントロ−ラにおけるプログラム変更方法 | |
| JPS60205635A (ja) | コンピユ−タ制御システム | |
| JPS62162107A (ja) | プログラマブルコントロ−ラにおけるプログラム変更方法 | |
| JPS61288232A (ja) | 出力命令制御方式 | |
| JPH047739A (ja) | 命令実行時間制御方式 | |
| KR20000046715A (ko) | 퍼스널컴퓨터 기반의 멀티테스킹을 이용한 장비 제어방법 | |
| JPH05346828A (ja) | 自動化装置の現在化方法および自動化装置 |