JPS62151953A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPS62151953A JPS62151953A JP29431785A JP29431785A JPS62151953A JP S62151953 A JPS62151953 A JP S62151953A JP 29431785 A JP29431785 A JP 29431785A JP 29431785 A JP29431785 A JP 29431785A JP S62151953 A JPS62151953 A JP S62151953A
- Authority
- JP
- Japan
- Prior art keywords
- data
- write
- memory
- token
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ駆動型のプロセッサに接続されるメモリ
装置に関する。
装置に関する。
従来、データ駆動型プロセッサとメモリ装置間のメモリ
・アクセスは次のように行われていた。
・アクセスは次のように行われていた。
データ駆動型プロセッサはメモリ装置に対し数値データ
と処理命令を示す命令コードとを含むデータ(以後これ
をトークンと呼ぶ)を転送し、メモリ・アクセスを行っ
てきた。メモリ装置はライト働データ・レジスタを備え
、ライト・データ・セット命令、メモリ・リード命令、
メモリ・ライト命令を有し、ライト・データ・セ”t
)命令を含むトークンを受は取った場合、トークンに含
まれる数値データをライト・データ・レジスタにセット
し、メモリ・リード命令を含むトークンを受は取った場
合、トークンに含まれる数値データをメモリ・アドレス
としてメモリの内容を読み出し、メモリ・ライト命令を
含むトークンを受は取った場合、トークンに含まれる数
値データをメモリ・アドレスとしてメモリの内容を読み
出し、メモリーライト命令を含むトークンを受は取った
場合、ト−クンに含まれる数値データをメモリ・アドレ
スとして、ライト・データ・レジスタの内容をメモリに
書き込むというものであった。
と処理命令を示す命令コードとを含むデータ(以後これ
をトークンと呼ぶ)を転送し、メモリ・アクセスを行っ
てきた。メモリ装置はライト働データ・レジスタを備え
、ライト・データ・セット命令、メモリ・リード命令、
メモリ・ライト命令を有し、ライト・データ・セ”t
)命令を含むトークンを受は取った場合、トークンに含
まれる数値データをライト・データ・レジスタにセット
し、メモリ・リード命令を含むトークンを受は取った場
合、トークンに含まれる数値データをメモリ・アドレス
としてメモリの内容を読み出し、メモリ・ライト命令を
含むトークンを受は取った場合、トークンに含まれる数
値データをメモリ・アドレスとしてメモリの内容を読み
出し、メモリーライト命令を含むトークンを受は取った
場合、ト−クンに含まれる数値データをメモリ・アドレ
スとして、ライト・データ・レジスタの内容をメモリに
書き込むというものであった。
上述した従来のデータ駆動型のメモリ装置Wでは、メモ
リ・リード動作に対してはメモリ装置への1トークンの
転送で実行できるのに、メモリ・ライト動作に対しては
2トークンの転送が必要であシ、メモリ・ライト動作に
要する手続きと時間が大きいという欠点を有していた。
リ・リード動作に対してはメモリ装置への1トークンの
転送で実行できるのに、メモリ・ライト動作に対しては
2トークンの転送が必要であシ、メモリ・ライト動作に
要する手続きと時間が大きいという欠点を有していた。
本発明は、メモリ・ライト動作において、ある規則に従
って順次書き込みデータを変化させながらライト動作を
実行する場合に限シ、メモリ装置への1トークンの転送
に′よって実行することによって前記欠点を克服できる
メモリ装置を提供することでめる。
って順次書き込みデータを変化させながらライト動作を
実行する場合に限シ、メモリ装置への1トークンの転送
に′よって実行することによって前記欠点を克服できる
メモリ装置を提供することでめる。
本発明のメモI) H置は、データ内に処理命令と数値
情報を有し、該データの到着により処理が開始されるよ
うに構成されたデータ駆動型のメモリ装置に於いて、デ
ータ・レジスタを備え、該レジスタにデータをセットす
る手段と該レジスタの内容に対し特定の演算を行い、演
算結果を再び該レジスタにセ・ソトする手段とを備え、
前記処理命令として命令内の数値データを前記データ・
レジスタにセットする命令と、該数値データをメモリ・
アドレスとし前記データ・レジスタの内容を書き込みデ
ータとしてメモリへの書き込みを実行し、実行後前記デ
ータ・レジスタの内容に対し、特定の演算を行い結果を
再び該レジスタにセットする命令とを有している。
情報を有し、該データの到着により処理が開始されるよ
うに構成されたデータ駆動型のメモリ装置に於いて、デ
ータ・レジスタを備え、該レジスタにデータをセットす
る手段と該レジスタの内容に対し特定の演算を行い、演
算結果を再び該レジスタにセ・ソトする手段とを備え、
前記処理命令として命令内の数値データを前記データ・
レジスタにセットする命令と、該数値データをメモリ・
アドレスとし前記データ・レジスタの内容を書き込みデ
ータとしてメモリへの書き込みを実行し、実行後前記デ
ータ・レジスタの内容に対し、特定の演算を行い結果を
再び該レジスタにセットする命令とを有している。
次に本発明の一実施例を図面を用いて詳細に説明する。
第2図は入カドークンのフォーマットを示す図、第1図
は本発明の一実施例を示す図である。
は本発明の一実施例を示す図である。
本実施例のメモv装置は第2図に示す4種類の入カドー
クンのみが入力されるものとする。リード、ライト、モ
ディファイ・ライト、データ・セットの4種類のトーク
ンの識別はトークン中の命令コード部の数値によって行
われる。また、データ部は各トークンによってアドレス
・データやライト−データとして使用される。
クンのみが入力されるものとする。リード、ライト、モ
ディファイ・ライト、データ・セットの4種類のトーク
ンの識別はトークン中の命令コード部の数値によって行
われる。また、データ部は各トークンによってアドレス
・データやライト−データとして使用される。
次に本実施例の動作について説明する。第1図の本実施
例を示す図において、1は大力制御部、2はデコーダ、
3はメモリ部、4は出力制御部S15はシフト・レジス
タ100〜104はデータ・バス、200〜207は制
御信号である。
例を示す図において、1は大力制御部、2はデコーダ、
3はメモリ部、4は出力制御部S15はシフト・レジス
タ100〜104はデータ・バス、200〜207は制
御信号である。
5のシフト・レジスタはライト・データ・レジスタとし
ての機能も兼ねる。
ての機能も兼ねる。
さて、入カドークンはバス1001r:介して入力され
るが、入力のタイミングは入力要求4M+120xと入
力応答信号200のハンドシェークによって定まる。入
力されたトークンの命令コードはバス101を介してデ
コーダ2へ入力される。デコーダ2はこの情報から各種
の制御信号を発生する。
るが、入力のタイミングは入力要求4M+120xと入
力応答信号200のハンドシェークによって定まる。入
力されたトークンの命令コードはバス101を介してデ
コーダ2へ入力される。デコーダ2はこの情報から各種
の制御信号を発生する。
次に第2図に示す各トークンが入力された時のメモリ装
置の動作について説明する。
置の動作について説明する。
まず、命令コードが1データ・セット”を表わすトーク
ンが入力されると、デコーダ2はシフト・レジスタ5に
対し、ラッチ信号204を発生する。
ンが入力されると、デコーダ2はシフト・レジスタ5に
対し、ラッチ信号204を発生する。
そしてシフト・レジスタ5はデータ・バス102を介し
てトークンのデータ部をラッチする。
てトークンのデータ部をラッチする。
命令コードが1リード#を表わすトークンが入力される
と、デコーダ2はメモリ部3と出刃制御部4に対してリ
ード要求信号206を発生する。
と、デコーダ2はメモリ部3と出刃制御部4に対してリ
ード要求信号206を発生する。
トークンのデータ部は、データ・バス102を介してリ
ード拳アドレスとしてメモリ部3に入力される。メモリ
部3はリード要求信号206’e受け、メモリからデー
タを読み出し、データ・バス104に出力する。出力制
御部4はリード要求信号206を受は取った後メモリの
アクセス・タイムに賛スる時間か経過した後、出刃要求
信号202を発生する。
ード拳アドレスとしてメモリ部3に入力される。メモリ
部3はリード要求信号206’e受け、メモリからデー
タを読み出し、データ・バス104に出力する。出力制
御部4はリード要求信号206を受は取った後メモリの
アクセス・タイムに賛スる時間か経過した後、出刃要求
信号202を発生する。
命令コードが6ライト″ヲ表わすトークンが入力される
と、デコーダ2は、メモリ8153に対してライト要求
信号205を発生する。トークンのデ6一 −タ部はデータ・バス102全介してライト・アドレス
としてメモリ部3に入力される。また、シフ)−レジス
タ5の内容がデータ・バx103’e介してライト・デ
ータとしてメモリ部3に入力される。メモリ部3は、ラ
イト要求信号205を受けてデータ・バス102から入
力されるアドレス・データと、データ・バス103から
入力されるライト・データとによってライト動作を行う
。
と、デコーダ2は、メモリ8153に対してライト要求
信号205を発生する。トークンのデ6一 −タ部はデータ・バス102全介してライト・アドレス
としてメモリ部3に入力される。また、シフ)−レジス
タ5の内容がデータ・バx103’e介してライト・デ
ータとしてメモリ部3に入力される。メモリ部3は、ラ
イト要求信号205を受けてデータ・バス102から入
力されるアドレス・データと、データ・バス103から
入力されるライト・データとによってライト動作を行う
。
命令コードが“モディファイ・ライト”を表わすトーク
ンが入力されると、デコーダ2はメモリ部3に対してモ
ディファイ・ライト要求18号207を発生する。トー
クンのデータ部はデータ・バス102を介してライトφ
アドレスとしてメモリ部3に入力される。また、シフト
・レジスタ5の内容がデータ・バス103を弁してモデ
ィファイ・ライト−データとしてメモリ部3に入力され
る。
ンが入力されると、デコーダ2はメモリ部3に対してモ
ディファイ・ライト要求18号207を発生する。トー
クンのデータ部はデータ・バス102を介してライトφ
アドレスとしてメモリ部3に入力される。また、シフト
・レジスタ5の内容がデータ・バス103を弁してモデ
ィファイ・ライト−データとしてメモリ部3に入力され
る。
メモリ部3は、モディファイ・ライト要求信号207を
受けてデータ・バス102から入力芒れるアドレス・デ
ータによって指定されるアドレスれるライト・データと
の論理和ヲ改めてライトΦデータとしてライト動作を行
う。さらに、メモリ・う゛イト動作終了後、デコーダ2
はシフト・レジスタ5に対し、シフト要求信号204を
発生する。
受けてデータ・バス102から入力芒れるアドレス・デ
ータによって指定されるアドレスれるライト・データと
の論理和ヲ改めてライトΦデータとしてライト動作を行
う。さらに、メモリ・う゛イト動作終了後、デコーダ2
はシフト・レジスタ5に対し、シフト要求信号204を
発生する。
シフト・レジスタ5はシフト要求信号204を受けてレ
ジスタ内部のデータをシフト演算し、結果を再び保持す
る。シフトの方向、及びシフト数を決定するものは6モ
デイフアイ・ライト”を示す命令コード内に含まれるデ
ータであシ、それによって要求信号204の信号内容が
変化するものである。
ジスタ内部のデータをシフト演算し、結果を再び保持す
る。シフトの方向、及びシフト数を決定するものは6モ
デイフアイ・ライト”を示す命令コード内に含まれるデ
ータであシ、それによって要求信号204の信号内容が
変化するものである。
以上が各トークンを受は取った時のメモリ装置の動作で
ある。
ある。
本冥施例においては、リード動作はリード・トークンの
1トークンによって実行され、ライト動作はデータ・セ
ット・トークンとライト・トークン又はモディファイ・
ライト・トークンの2トーク′によって実行される。
1トークンによって実行され、ライト動作はデータ・セ
ット・トークンとライト・トークン又はモディファイ・
ライト・トークンの2トーク′によって実行される。
しかし、2値画像を表わすデータ拳メモリでは、線画の
ようにあるパターンのビット・シフトによって表示され
るものがある。この場合、モディファイ−ライト・トー
クンを使用することによって、1回ライト・データをセ
ットすることにより、以後モディファイ・ライトΦトー
クンの1トークンだけでライト動作を行うことが可能で
ある。線画図形の生成を行う上での1トークンだけでの
ライト動作の出現頻度も高い。結果、メモリ装置に対し
て、実質的にライト・アドレスだけを与えることによっ
てライト動作ができるため、ライト動作の高速化が行え
る。
ようにあるパターンのビット・シフトによって表示され
るものがある。この場合、モディファイ−ライト・トー
クンを使用することによって、1回ライト・データをセ
ットすることにより、以後モディファイ・ライトΦトー
クンの1トークンだけでライト動作を行うことが可能で
ある。線画図形の生成を行う上での1トークンだけでの
ライト動作の出現頻度も高い。結果、メモリ装置に対し
て、実質的にライト・アドレスだけを与えることによっ
てライト動作ができるため、ライト動作の高速化が行え
る。
本実施例では説明したよりな1モデイフ了イ・ライト”
機能を設定したが、別の演算を設定することによシ、1
トークンでのライト動作のできる範囲が広がり結果とし
てライト動作の高速化がさらに進むことになる。
機能を設定したが、別の演算を設定することによシ、1
トークンでのライト動作のできる範囲が広がり結果とし
てライト動作の高速化がさらに進むことになる。
第1図は本発明の一実施例を示すブロヅク図、第2図は
入カドークンのフォーマット図である。 ′−黒X9− 1・・・・・・入力制御部、2・・・・・・デコーダ、
3・・・・・・メモリ部、4・・・・・・出力制御部、
5・・・・・・シフト・レジスタ 100〜104・−・−デールーバス、200〜2o7
・・・・・・制御信号。
入カドークンのフォーマット図である。 ′−黒X9− 1・・・・・・入力制御部、2・・・・・・デコーダ、
3・・・・・・メモリ部、4・・・・・・出力制御部、
5・・・・・・シフト・レジスタ 100〜104・−・−デールーバス、200〜2o7
・・・・・・制御信号。
Claims (1)
- データ内に処理命令と数値情報を有し、該データの到着
により処理が開始されるように構成されたデータ駆動型
のプロセッサに接続されるメモリ装置に於いて、データ
・レジスタを備え、該レジスタにデータをセットする手
段と、該レジスタの内容に対し特定の演算を行い、演算
結果を再び該レジスタにセットする手段とを備え、前記
処理命令として命令内の数値データを前記データ・レジ
スタにセットする命令と、該数値データをメモリ・アド
レスとし前記データ・レジスタの内容を書き込みデータ
としてメモリへの書き込みを実行し、実行後、前記デー
タレジスタの内容に対し特定の演算を行い、結果を再び
該レジスタにセットする命令とを有することを特徴とす
るメモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29431785A JPS62151953A (ja) | 1985-12-25 | 1985-12-25 | メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29431785A JPS62151953A (ja) | 1985-12-25 | 1985-12-25 | メモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62151953A true JPS62151953A (ja) | 1987-07-06 |
Family
ID=17806125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29431785A Pending JPS62151953A (ja) | 1985-12-25 | 1985-12-25 | メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62151953A (ja) |
-
1985
- 1985-12-25 JP JP29431785A patent/JPS62151953A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4835684A (en) | Microcomputer capable of transferring data from one location to another within a memory without an intermediary data bus | |
JP2735173B2 (ja) | ワンチップメモリデバイス | |
JPS6113629B2 (ja) | ||
US5828859A (en) | Method and apparatus for setting the status mode of a central processing unit | |
KR910001708B1 (ko) | 중앙처리장치 | |
JPS62151953A (ja) | メモリ装置 | |
JPS60181851A (ja) | 部分書込み制御方式 | |
JP2968636B2 (ja) | マイクロコンピュータ | |
JPS61161560A (ja) | メモリ装置 | |
JPS59111533A (ja) | デジタルデ−タ演算回路 | |
JPS6330256A (ja) | 印字装置 | |
JP2581144B2 (ja) | バス制御装置 | |
JP2821176B2 (ja) | 情報処理装置 | |
JPH01121965A (ja) | マイクロプロセッサ | |
JPS6045862A (ja) | 共有メモリ装置 | |
JP2657947B2 (ja) | データ処理装置 | |
JPH02139652A (ja) | マイクロ・コンピューター | |
JPS62166463A (ja) | デ−タ転送方式 | |
JPS6360491A (ja) | メモリアクセス回路 | |
JPS62226345A (ja) | 入出力メモリアクセス用lsi | |
JPS63104156A (ja) | 情報処理装置 | |
JPS6014335A (ja) | 情報処理装置 | |
JPH044451A (ja) | コンピュータシステム | |
JPS59116874A (ja) | 計算機システムのデ−タ処理装置 | |
JPS63165940A (ja) | デ−タ処理装置 |