JP2821176B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2821176B2 JP2821176B2 JP10599989A JP10599989A JP2821176B2 JP 2821176 B2 JP2821176 B2 JP 2821176B2 JP 10599989 A JP10599989 A JP 10599989A JP 10599989 A JP10599989 A JP 10599989A JP 2821176 B2 JP2821176 B2 JP 2821176B2
- Authority
- JP
- Japan
- Prior art keywords
- epu
- interrupt
- transfer
- local bus
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、特に演算処理装置（Ex
ecution Processing Unit。以下、EPUという）間のデ
ータ転送を行う情報処理装置に関する。
ecution Processing Unit。以下、EPUという）間のデ
ータ転送を行う情報処理装置に関する。
従来、この種の情報処理装置では、EPU間でのデータ
転送の際に、以下に示すような処理が行われていた。
転送の際に、以下に示すような処理が行われていた。
（１） あらかじめ主記憶装置上に割り当てられたEPU
毎のテーブル（EPUテーブル）中の転送先EPU（データ転
送の相手側のEPU）に対応するEPUテーブルに対して、転
送元EPU（データ転送の要求元のEPU）が転送データを書
き込む。
毎のテーブル（EPUテーブル）中の転送先EPU（データ転
送の相手側のEPU）に対応するEPUテーブルに対して、転
送元EPU（データ転送の要求元のEPU）が転送データを書
き込む。
（２） 転送元EPUは、EPU間データ転送時にのみ使用さ
れるように定められた固定的なアドレス（主記憶装置が
応答しないアドレス）に対する書込み命令を割込みセッ
ト命令（転送元EPUが転送先EPUをEPU番号等で特定して
データ転送を行うことを示す割込み命令）として発行す
る。
れるように定められた固定的なアドレス（主記憶装置が
応答しないアドレス）に対する書込み命令を割込みセッ
ト命令（転送元EPUが転送先EPUをEPU番号等で特定して
データ転送を行うことを示す割込み命令）として発行す
る。
（３） バスインタフェース装置（Bus Interface Un
it。以下、BISという）は、この割込みセット命令を受
信すると、通常のメモリアクセスに対する主記憶装置に
よる応答信号の代わりとなる応答信号を返送してバスシ
ーケンスを終了させ、同時に上述の割込みセット命令に
基づいて転送先EPUに対して割込み信号を発行する。
it。以下、BISという）は、この割込みセット命令を受
信すると、通常のメモリアクセスに対する主記憶装置に
よる応答信号の代わりとなる応答信号を返送してバスシ
ーケンスを終了させ、同時に上述の割込みセット命令に
基づいて転送先EPUに対して割込み信号を発行する。
（４） 割込み信号を受信した転送先EPUは、主記憶装
置上の自らに対応するEPUテーブルから転送データを読
み出す。
置上の自らに対応するEPUテーブルから転送データを読
み出す。
（５） 転送先EPUは、割込み信号の確認の意味等か
ら、割込みセット命令と同様の固定的なアドレスに対す
る書込み命令を割込みリセット命令（転送先EPUが自ら
をPEU番号等で特定してデータ転送に係るデータを受け
取ったことを示す割込み命令）として発行する。
ら、割込みセット命令と同様の固定的なアドレスに対す
る書込み命令を割込みリセット命令（転送先EPUが自ら
をPEU番号等で特定してデータ転送に係るデータを受け
取ったことを示す割込み命令）として発行する。
（６） BIUは、この割込みリセット命令を受け取る
と、転送先EPUに対して出力していた割込み信号をリセ
ットする。
と、転送先EPUに対して出力していた割込み信号をリセ
ットする。
上述した従来の情報処理装置では、EPU間でのデータ
転送の際に上記（１）〜（６）のような処理が行われる
ので、以下に示すような欠点がある。
転送の際に上記（１）〜（６）のような処理が行われる
ので、以下に示すような欠点がある。
（１） EPU間のデータ転送に６フェーズ（上記（１）
〜（６）の各フェーズ）行程が必要になる。
〜（６）の各フェーズ）行程が必要になる。
（２） 割込みセット命令および割込みリセット命令が
固定的なアドレスに対する書込み命令で実現されている
ことに起因して、割込みセット命令および割込みリセッ
ト命令の伝送のために複数のローカルバス（通常は主記
憶装置のアドレスの偶数／奇数に対応する偶数番地ブロ
ックローカルバスおよび奇数番地ブロックローカルバス
の２本）中の１本のローカルバスのみが使用されること
になる。
固定的なアドレスに対する書込み命令で実現されている
ことに起因して、割込みセット命令および割込みリセッ
ト命令の伝送のために複数のローカルバス（通常は主記
憶装置のアドレスの偶数／奇数に対応する偶数番地ブロ
ックローカルバスおよび奇数番地ブロックローカルバス
の２本）中の１本のローカルバスのみが使用されること
になる。
（３） （２）に示す欠点に起因して情報処理装置が２
組以上のEPU群（２台のEPU）で構成されている場合に、
１組のEPU群がデータ転送を行っている際にその１組以
外のEPU群はデータ転送を行うことができない。
組以上のEPU群（２台のEPU）で構成されている場合に、
１組のEPU群がデータ転送を行っている際にその１組以
外のEPU群はデータ転送を行うことができない。
本発明の目的は、上述の点に鑑み、EPU間のデータ転
送の際に主記憶装置を介することを不要にし、以下に示
す４フェーズの行程でEPU間のデータ転送を可能にする
情報処理装置を提供することにある。
送の際に主記憶装置を介することを不要にし、以下に示
す４フェーズの行程でEPU間のデータ転送を可能にする
情報処理装置を提供することにある。
（１） 転送元EPUは、転送先EPUに対する割込みセット
命令を発行し、それに続けて転送データを出力する。
命令を発行し、それに続けて転送データを出力する。
（２） BIUは、割込セット命令の受信後に、転送先EPU
に対する割込み出力し、それに続けて転送データを受信
して保持する。
に対する割込み出力し、それに続けて転送データを受信
して保持する。
（３） 割込み信号を受けた転送先EPUは、割込みリセ
ット命令を発行し、転送データ読出し処理を行う。
ット命令を発行し、転送データ読出し処理を行う。
（４） （３）のフェーズと同時に、割込みリセット命
令を受けたBIUは、転送先EPUに出力していた割込み信号
をリセットし、（２）のフェーズにおいて保持していた
転送データを出力する。
令を受けたBIUは、転送先EPUに出力していた割込み信号
をリセットし、（２）のフェーズにおいて保持していた
転送データを出力する。
本発明の情報処理装置は、複数のブロックに分割され
た主記憶装置，主記憶装置のブロック毎に設けられた複
数のローカルバス，システムバスとローカルバスとの間
のインタフェースを司るBIUおよび複数のEPUを有する情
報処理装置において、転送先EPUのEPU番号等に基づいて
規定されるローカルバスを使用して転送先EPUを特定す
る割込みセット命令を発行しそれに続いて同一のローカ
ルバスを使用して転送データを転送する転送元EPU内の
転送手段と、ローカルバスとは独立した割込み信号線を
使用し転送先EPUに対して前記転送手段により発行され
た割込みセット命令に基づく割込み信号を発行するBIU
内の割込み手段と、この割込み手段からの割込み信号に
基いて転送データを転送先EPUのEPU番号等に基づいて規
定されるローカルバスから読み出す転送先EPU内の読出
し手段と、前記転送手段により発行された割込みセット
命令の受信に基づいて前記転送手段から転送された転送
データを保持し前記読出し手段により発行された割込み
リセット命令の受信に基づいて保持していた転送データ
を転送差EPUのEPU番号等に基づいて規定されるローカル
バスに出力するBIU内の保持出力手段とを有する。
た主記憶装置，主記憶装置のブロック毎に設けられた複
数のローカルバス，システムバスとローカルバスとの間
のインタフェースを司るBIUおよび複数のEPUを有する情
報処理装置において、転送先EPUのEPU番号等に基づいて
規定されるローカルバスを使用して転送先EPUを特定す
る割込みセット命令を発行しそれに続いて同一のローカ
ルバスを使用して転送データを転送する転送元EPU内の
転送手段と、ローカルバスとは独立した割込み信号線を
使用し転送先EPUに対して前記転送手段により発行され
た割込みセット命令に基づく割込み信号を発行するBIU
内の割込み手段と、この割込み手段からの割込み信号に
基いて転送データを転送先EPUのEPU番号等に基づいて規
定されるローカルバスから読み出す転送先EPU内の読出
し手段と、前記転送手段により発行された割込みセット
命令の受信に基づいて前記転送手段から転送された転送
データを保持し前記読出し手段により発行された割込み
リセット命令の受信に基づいて保持していた転送データ
を転送差EPUのEPU番号等に基づいて規定されるローカル
バスに出力するBIU内の保持出力手段とを有する。
本発明の情報処理装置では、転送元EPU内の転送手段
が転送先EPUのEPU番号等に基づいて規定されるローカル
バスを使用して転送先EPUを特定する割込みセット命令
を発行しそれに続いて同一のローカルバスを使用して転
送データを転送し、BIU内の割込み手段がローカルバス
とは独立した割込み信号線を使用転送先EPUに対して転
送手段により発行された割込みセット命令に基づく割込
み信号を発行し、転送先EPU内の読出し手段が割込み手
段からの割込み信号に基づいて割込みリセット命令を発
行しそれに続いて転送データを転送先EPUのEPU番号等に
基づいて規定されるローカルバスから読み出し、BIU内
の保持出力手段が転送手段により発行された割込みセッ
ト命令の受信に基づいて転送手段から転送された転送デ
ータを保持し読出し手段により発行された割込みリセッ
ト命令の受信に基づいて保持していた転送データを転送
先EPUのEPU番号等に基づいて規定されるローカルバスに
出力する。
が転送先EPUのEPU番号等に基づいて規定されるローカル
バスを使用して転送先EPUを特定する割込みセット命令
を発行しそれに続いて同一のローカルバスを使用して転
送データを転送し、BIU内の割込み手段がローカルバス
とは独立した割込み信号線を使用転送先EPUに対して転
送手段により発行された割込みセット命令に基づく割込
み信号を発行し、転送先EPU内の読出し手段が割込み手
段からの割込み信号に基づいて割込みリセット命令を発
行しそれに続いて転送データを転送先EPUのEPU番号等に
基づいて規定されるローカルバスから読み出し、BIU内
の保持出力手段が転送手段により発行された割込みセッ
ト命令の受信に基づいて転送手段から転送された転送デ
ータを保持し読出し手段により発行された割込みリセッ
ト命令の受信に基づいて保持していた転送データを転送
先EPUのEPU番号等に基づいて規定されるローカルバスに
出力する。
次に、本発明について図面を参照して説明する。
第１図は本発明の情報処理装置の一実施例の構成を示
すブロック図である。本実施例の情報処理装置は、偶数
番地ブロックローカルバス１（主記憶装置（図示せず）
上の偶数のアドレスのブロックに接続されているローカ
ルバス）と、奇数番地ブロックローカルバス２（主記憶
装置上の奇数のアドレスのブロックに接続されているロ
ーカルバス）と、EPU3,4,6および７（本実施例の情報処
理装置を構成するEPUの台数はEPU番号が「０」〜「３」
の４内であるものとする。ここで、EPU番号が「０」，
「１」，「２」および「３」のEPUがそれぞれEPU3,4,6
および７に該当する）と、BIU5（偶数番地ブロックロー
カルバス１および奇数番地ブロックローカルバス２とシ
ステムバス（図示せず。複数の周辺制御装置（図示せ
ず）が接続されている）との間のインタフェースを司る
BIU）と、割込みセット信号線８（BIU5とEPU3との間の
割込みセット信号線）と、割込みセット信号線９（BIU5
とEPU4との間の割込セット信号線）と、割込みセット信
号線10（BIU5とEPU6との間の割込みセット信号線）と、
割込みセット信号線11（BIU5とEPU7との間の割込みセッ
ト信号線）とを含んで構成されている（割込みセット信
号線８〜11は偶数番地ブロックローカルバス１および奇
数番地ブロックローカルバス２と独立した単線であ
る）。
すブロック図である。本実施例の情報処理装置は、偶数
番地ブロックローカルバス１（主記憶装置（図示せず）
上の偶数のアドレスのブロックに接続されているローカ
ルバス）と、奇数番地ブロックローカルバス２（主記憶
装置上の奇数のアドレスのブロックに接続されているロ
ーカルバス）と、EPU3,4,6および７（本実施例の情報処
理装置を構成するEPUの台数はEPU番号が「０」〜「３」
の４内であるものとする。ここで、EPU番号が「０」，
「１」，「２」および「３」のEPUがそれぞれEPU3,4,6
および７に該当する）と、BIU5（偶数番地ブロックロー
カルバス１および奇数番地ブロックローカルバス２とシ
ステムバス（図示せず。複数の周辺制御装置（図示せ
ず）が接続されている）との間のインタフェースを司る
BIU）と、割込みセット信号線８（BIU5とEPU3との間の
割込みセット信号線）と、割込みセット信号線９（BIU5
とEPU4との間の割込セット信号線）と、割込みセット信
号線10（BIU5とEPU6との間の割込みセット信号線）と、
割込みセット信号線11（BIU5とEPU7との間の割込みセッ
ト信号線）とを含んで構成されている（割込みセット信
号線８〜11は偶数番地ブロックローカルバス１および奇
数番地ブロックローカルバス２と独立した単線であ
る）。
EPU3,4,6および７は、EPU3,4,6および７が転送元EPU
であるときに機能する転送手段12と、EPU3,4,6および７
が転送先EPUであるときに機能する読出し手段13とを含
んで構成されている。
であるときに機能する転送手段12と、EPU3,4,6および７
が転送先EPUであるときに機能する読出し手段13とを含
んで構成されている。
BIU5は、割込み手段14と、保持出力手段15とを含んで
構成されている。
構成されている。
第２図を参照すると、BIU5は、偶数番地ブロックロー
カルバス1,奇数番地ブロックローカルバス２および割込
みセット信号線８〜11と接続されており、偶数番地ブロ
ックローカルバス１および奇数番地ブロックローカルバ
ス２のそれぞれに対して、コマンド保持レジスタ21と、
コマンドデコード回路22と、転送データ保持レジスタ23
と、EPU3,4,6および７（割込みセット信号線8,9,10およ
び11）に対応する割込み信号発生フリップフロップ24,2
5,26および27とを含んで構成されている（コマンド保持
レジスタ21,コマンドデコード回路22および割込み信号
発生フリップフロップ24〜27により割込み手段14が実現
され、コマンド保持レジスタ21,コマンドデコード回路2
2および転送データ保持レジスタ23により保持出力手段1
5が実現される）。
カルバス1,奇数番地ブロックローカルバス２および割込
みセット信号線８〜11と接続されており、偶数番地ブロ
ックローカルバス１および奇数番地ブロックローカルバ
ス２のそれぞれに対して、コマンド保持レジスタ21と、
コマンドデコード回路22と、転送データ保持レジスタ23
と、EPU3,4,6および７（割込みセット信号線8,9,10およ
び11）に対応する割込み信号発生フリップフロップ24,2
5,26および27とを含んで構成されている（コマンド保持
レジスタ21,コマンドデコード回路22および割込み信号
発生フリップフロップ24〜27により割込み手段14が実現
され、コマンド保持レジスタ21,コマンドデコード回路2
2および転送データ保持レジスタ23により保持出力手段1
5が実現される）。
第３図を参照すると、EPU3,4,6または７内のバスイン
タフェース部（バスインタフェースに関する部分）は、
偶数番地ブロックローカルバス1,奇数番地ブロックロー
カルバス２および割込みセット信号線8,9,10または11と
接続されており、奇／偶数番地ブロックローカルバス切
換え制御回路31と、出力アドレスレジスタ32と、出力デ
ータレジスタ33と、入力データレジスタ34と、割込み制
御回路35とを含んで構成されている。（奇／偶数番地ブ
ロックローカルバス切換え制御回路31,出力アドレスレ
ジスタ32および出力データレジスタ33により転送手段12
が実現され、奇／偶数番地ブロックローカルバス切換え
制御回路31,出力アドレスレジスタ32,入力データレジス
タ34および割込み制御回路35により読出し手段13が実現
される）。
タフェース部（バスインタフェースに関する部分）は、
偶数番地ブロックローカルバス1,奇数番地ブロックロー
カルバス２および割込みセット信号線8,9,10または11と
接続されており、奇／偶数番地ブロックローカルバス切
換え制御回路31と、出力アドレスレジスタ32と、出力デ
ータレジスタ33と、入力データレジスタ34と、割込み制
御回路35とを含んで構成されている。（奇／偶数番地ブ
ロックローカルバス切換え制御回路31,出力アドレスレ
ジスタ32および出力データレジスタ33により転送手段12
が実現され、奇／偶数番地ブロックローカルバス切換え
制御回路31,出力アドレスレジスタ32,入力データレジス
タ34および割込み制御回路35により読出し手段13が実現
される）。
次に、このように構成された本実施例の情報処理の動
作について説明する。なお、ここではEPU3（EPU番号が
「０」のEPU）からEPU6（EPU番号が「２」のEPU）への
データ転送が行われる場合の動作について説明する。
作について説明する。なお、ここではEPU3（EPU番号が
「０」のEPU）からEPU6（EPU番号が「２」のEPU）への
データ転送が行われる場合の動作について説明する。
転送元EPUであるEPU3は、以下に示す処理を行う。
まず、奇／偶数番地ブロックローカルバス切換え制御
回路31によって転送先EPUであるEPU6のEPU番号が偶数
（０を含む）であるか奇数であるか出力アドレスレジス
タ32を参照することにより判断し、それに応じたローカ
ルバス（転送先EPUのEPU番号が偶数であれば偶数番地ブ
ロックローカルバス１であり、転送先EPUのEPU番号が奇
数であれば課数番地ブロックローカルバス２である）を
使用して出力アドレスレジスタ32にセットされている割
込みセット命令出力する（この場合には、転送先EPUのE
PU番号が「２」であるので、偶数番地ブロックローカル
バス１が使用される）。
回路31によって転送先EPUであるEPU6のEPU番号が偶数
（０を含む）であるか奇数であるか出力アドレスレジス
タ32を参照することにより判断し、それに応じたローカ
ルバス（転送先EPUのEPU番号が偶数であれば偶数番地ブ
ロックローカルバス１であり、転送先EPUのEPU番号が奇
数であれば課数番地ブロックローカルバス２である）を
使用して出力アドレスレジスタ32にセットされている割
込みセット命令出力する（この場合には、転送先EPUのE
PU番号が「２」であるので、偶数番地ブロックローカル
バス１が使用される）。
続いて、出力データレジスタ33にセットされている転
送データを割込みセット命令が出力されたローカルバス
と同一のローカルバス（この場合には、偶数番地ブロッ
クローカルバス１）に対して出力する。
送データを割込みセット命令が出力されたローカルバス
と同一のローカルバス（この場合には、偶数番地ブロッ
クローカルバス１）に対して出力する。
上述のEPU3からの割込みセット命令および転送データ
の出力に基づいて、BIU5は以下に示す処理を言う。
の出力に基づいて、BIU5は以下に示す処理を言う。
まず、コマンド保持レジスタ21内に入力されている命
令（BIU5は偶数番地ブロックローカルバス１および奇数
番地ブロックローカルバス２上の命令を常にコマンド保
持レジスタ21に受信している）をコマンドデコード回路
22で解読する。
令（BIU5は偶数番地ブロックローカルバス１および奇数
番地ブロックローカルバス２上の命令を常にコマンド保
持レジスタ21に受信している）をコマンドデコード回路
22で解読する。
この解読でコマンド保持レジスタ21（この場合には偶
数番地ブロックローカルバス１側のコマンド保持レジス
タ21である。以下の説明中のBIU5内の各構成要素につい
ても同様）に入力された命令が上述のEPU3から割込みセ
ット命令であることが判明するので、コマンドデコード
回路22により転送データ保持レジスタ23に対するイネー
ブル信号を出力し、割込みセット命令に続けてEPU3から
偶数番地ブロックローカルバス１に出力された転送デー
タを転送データレジスタ23に保持する。
数番地ブロックローカルバス１側のコマンド保持レジス
タ21である。以下の説明中のBIU5内の各構成要素につい
ても同様）に入力された命令が上述のEPU3から割込みセ
ット命令であることが判明するので、コマンドデコード
回路22により転送データ保持レジスタ23に対するイネー
ブル信号を出力し、割込みセット命令に続けてEPU3から
偶数番地ブロックローカルバス１に出力された転送デー
タを転送データレジスタ23に保持する。
同時に、コマンドデコード回路22で解読した割込みセ
ット命令中に示されている転送先EPU（EPU6）に対応す
る割込み信号発生フリップフロップ（この場合には、割
込み信号発生フリップフロップ26が該当する）をセット
する。
ット命令中に示されている転送先EPU（EPU6）に対応す
る割込み信号発生フリップフロップ（この場合には、割
込み信号発生フリップフロップ26が該当する）をセット
する。
次に、この割込み信号発生フリップフロップ26の出力
により割込みセット信号線10をアクティブにし、EPU6に
対して偶数番地ブロックローカルバス１および奇数番地
ブロックローカルバス23には異存しない（独立した）割
込み信号を発行する。
により割込みセット信号線10をアクティブにし、EPU6に
対して偶数番地ブロックローカルバス１および奇数番地
ブロックローカルバス23には異存しない（独立した）割
込み信号を発行する。
この割込み信号に基づいて、転送先EPUであるEPU6は
以下に示す処理を行う。
以下に示す処理を行う。
まず、この割込み信号を割込み制御回路35によってEP
U間のデータ転送を示す割込み信号であると判断し、出
力アドレスレジスタ32に割込みリセット命令をセットす
る（割込み制御回路35EPU6内のバスインタフェース部以
外の部分（第３図には図示せず）を介して出力アドレス
レジスタ32に割込みリセット命令をセットする）。
U間のデータ転送を示す割込み信号であると判断し、出
力アドレスレジスタ32に割込みリセット命令をセットす
る（割込み制御回路35EPU6内のバスインタフェース部以
外の部分（第３図には図示せず）を介して出力アドレス
レジスタ32に割込みリセット命令をセットする）。
自己（EPU6）のEPU番号の「２」が偶数であるという
奇／偶数番地部ローカルバス切換え制御回路31の判断に
基づいて、この割込みリセット命令が偶数番地ブロック
ローカルバス１に出力されると、BIU5は以下に示す処理
を行う。
奇／偶数番地部ローカルバス切換え制御回路31の判断に
基づいて、この割込みリセット命令が偶数番地ブロック
ローカルバス１に出力されると、BIU5は以下に示す処理
を行う。
まず、コマンド保持レジスタ21でこの割込みリセット
命令を受信する。
命令を受信する。
受信した割込みリセット命令をコマンドデコード回路
22で解読し、この解読に基づいて割込み信号発生フリッ
プフロップ26をリセットすると同時に偶数番地ブロック
ローカルバス１に対して転送データ保持レジスタ23に保
持されている転送データを出力する。
22で解読し、この解読に基づいて割込み信号発生フリッ
プフロップ26をリセットすると同時に偶数番地ブロック
ローカルバス１に対して転送データ保持レジスタ23に保
持されている転送データを出力する。
転送先EPUであるEPU6は、出力アドレスレジスタ32に
割込みリセット命令をセットしたのに続いて、上述のよ
うにしてBIU5から偶数番地ブロックローカルバス１に出
力された転送データを入力データレジスタ34に保持して
内部で処理を行う。
割込みリセット命令をセットしたのに続いて、上述のよ
うにしてBIU5から偶数番地ブロックローカルバス１に出
力された転送データを入力データレジスタ34に保持して
内部で処理を行う。
これによって、EPU3とEPU6との間のデータ転送が完了
する。
する。
なお、本実施例ではローカルバスが偶数番地ブロック
ローカルバス１および奇数番地ブロックローカルバス２
の２本である場合について述べたが、３本以上のローカ
ルバスを有する本発明の情報処理装置を実現することが
可能なことはいうまでもない。
ローカルバス１および奇数番地ブロックローカルバス２
の２本である場合について述べたが、３本以上のローカ
ルバスを有する本発明の情報処理装置を実現することが
可能なことはいうまでもない。
以上説明したように本発明は、転送元EPU内の転送手
段,BIU内の割込み手段，転送先EPU内の読出し手段およ
びBIU内の保持出力手段を設けることにより、EPU間のデ
ータ転送の際に主記憶装置を介する必要がなくなってデ
ータ転送の行程を６フェーズから４フェーズに短縮する
ことができ、１組のEPU群間のデータ転送だけでなく２
組以上のEPU群間で同時に行うデータ転送が可能にな
り、EPU間のデータ転送を高速化することができるとい
う効果がある。
段,BIU内の割込み手段，転送先EPU内の読出し手段およ
びBIU内の保持出力手段を設けることにより、EPU間のデ
ータ転送の際に主記憶装置を介する必要がなくなってデ
ータ転送の行程を６フェーズから４フェーズに短縮する
ことができ、１組のEPU群間のデータ転送だけでなく２
組以上のEPU群間で同時に行うデータ転送が可能にな
り、EPU間のデータ転送を高速化することができるとい
う効果がある。
第１図は本発明の一実施例の構成を示すブロック図、 第２図は第１図中のBIUの構成を示すブロック図、 第３図は第１図中のEPU内のバスインタフェース部の構
成を示すブロック図である。 図において、 １……偶数番地ブロックローカルバス、 ２……奇数番地ブロックローカルバス、 3,4,6,7……EPU、 ５……BIU、 ８〜11……割込みセット信号線、 12……転送手段、 13……読出し手段、 14……割込み手段、 15……保持出力手段、 21……コマンド保持レジスタ、 22……コマンドデコード回路、 23……転送データ保持レジスタ、 24〜27……割込み信号発生フリップフロップ、 31……奇／偶数番地ブロックローカルバス切換え制御回
路、 32……出力アドレスレジスタ、 33……出力データレジスタ、 34……入力データレジスタ、 35……割込み制御回路である。
成を示すブロック図である。 図において、 １……偶数番地ブロックローカルバス、 ２……奇数番地ブロックローカルバス、 3,4,6,7……EPU、 ５……BIU、 ８〜11……割込みセット信号線、 12……転送手段、 13……読出し手段、 14……割込み手段、 15……保持出力手段、 21……コマンド保持レジスタ、 22……コマンドデコード回路、 23……転送データ保持レジスタ、 24〜27……割込み信号発生フリップフロップ、 31……奇／偶数番地ブロックローカルバス切換え制御回
路、 32……出力アドレスレジスタ、 33……出力データレジスタ、 34……入力データレジスタ、 35……割込み制御回路である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−238651（ＪＰ，Ａ) 特開 昭55−37635（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 15/16
Claims (1)
- 【請求項１】複数のブロックに分割された主記憶装置，
主記憶装置のブロック毎に設けられた複数のローカルバ
ス，システムバスとローカルバスとの間のインタフェー
スを司るBIUおよび複数のEPUを有する情報処理装置にお
いて、 転送先EPUのEPU番号等に基づいて規定されるローカルバ
スを使用して転送先EPUを特定する割込みセット命令を
発行しそれに続いて同一のローカルバスを使用して転送
データを転送する転送元EPU内の転送手段と、 ローカルバスとは独立した割込み信号線を使用し転送先
EPUに対して前記転送手段により発行された割込みセッ
ト命令に基づく割込み信号を発行するBIU内の割込み手
段と、 この割込み手段からの割込み信号に基づいて割込みリセ
ット命令を発行しそれに続いて転送データを転送先EPU
のEPU番号等に基づいて規定されるローカルバスから読
み出す転送先EPU内の読出し手段と、 前記転送手段により発行された割込みセット命令の受信
に基づいて前記転送手段から転送された転送データを保
持し前記読出し手段により発行された割込みリセット命
令の受信に基づいて保持していた転送データを転送先EP
UのEPU番号等に基づいて規定されるローカルバスに出力
するBIU内の保持出力手段と を有することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10599989A JP2821176B2 (ja) | 1989-04-27 | 1989-04-27 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10599989A JP2821176B2 (ja) | 1989-04-27 | 1989-04-27 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02285458A JPH02285458A (ja) | 1990-11-22 |
| JP2821176B2 true JP2821176B2 (ja) | 1998-11-05 |
Family
ID=14422403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10599989A Expired - Lifetime JP2821176B2 (ja) | 1989-04-27 | 1989-04-27 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2821176B2 (ja) |
-
1989
- 1989-04-27 JP JP10599989A patent/JP2821176B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02285458A (ja) | 1990-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835684A (en) | Microcomputer capable of transferring data from one location to another within a memory without an intermediary data bus | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPH06202894A (ja) | 共有メモリ制御回路 | |
| JPH02171843A (ja) | インターフェース装置 | |
| JP4553998B2 (ja) | バス制御装置 | |
| JP3266610B2 (ja) | Ｄｍａ転送方式 | |
| JP2803270B2 (ja) | Ｓｃｓｉホストアダプタ回路 | |
| JP3179891B2 (ja) | バス制御方式 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| EP1193606B1 (en) | Apparatus and method for a host port interface unit in a digital signal processing unit | |
| JPH07121483A (ja) | 共有メモリアクセス制御回路 | |
| JPS61166666A (ja) | 情報処理システム | |
| JPH05128279A (ja) | ワンチツプマイクロコンピユータ | |
| JPH05143718A (ja) | 画像処理装置 | |
| JPS6116115B2 (ja) | ||
| JPS62187956A (ja) | Ｄｍａ制御方式 | |
| JPS61133465A (ja) | Ｃｐｕの切換方法 | |
| JPH06332842A (ja) | ダイレクト・メモリ・アクセス・制御回路 | |
| JPS6395540A (ja) | メモリインタフエ−ス回路 | |
| JPH01250163A (ja) | バス制御装置 | |
| JPH02171949A (ja) | Ｄｍａ転送方式 | |
| JPH0424716B2 (ja) | ||
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| JPH0325539A (ja) | 記憶装置 | |
| JPS6083164A (ja) | バス制御方式 |