JPS62147802A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPS62147802A JPS62147802A JP28957285A JP28957285A JPS62147802A JP S62147802 A JPS62147802 A JP S62147802A JP 28957285 A JP28957285 A JP 28957285A JP 28957285 A JP28957285 A JP 28957285A JP S62147802 A JPS62147802 A JP S62147802A
- Authority
- JP
- Japan
- Prior art keywords
- output
- conductivity type
- transistor
- signal voltage
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＭＯ３Ｉ−ランジスタで構成された出力回路
に関する。この出力回路はアナログ集積回路への利用に
適する。
に関する。この出力回路はアナログ集積回路への利用に
適する。
本発明は、ドレンフォロワを経由して信号出力される出
力回路において、 このドレンフォロワのドレンと入力信号に入力が接続さ
れた差動増幅器の出力が過大および過少レンジ域の入力
信号に対して生ずる電位差により生成されることを利用
することにより、出力信号のダイナミックレンジを拡張
することができるようにしたものである。
力回路において、 このドレンフォロワのドレンと入力信号に入力が接続さ
れた差動増幅器の出力が過大および過少レンジ域の入力
信号に対して生ずる電位差により生成されることを利用
することにより、出力信号のダイナミックレンジを拡張
することができるようにしたものである。
従来例回路の構成を第２図に示す。この出力回路では、
入力信号電圧が上昇するとソースフォロワトランジスタ
１から負荷抵抗３に電流が流れ込み、出力信号電圧が上
昇する。ここで、ソース接地トランジスタ１、電流源ト
ランジスタ２および負荷抵抗３を流れる電流をそれぞれ
Ｉｔ（最大値および最小値をそれぞれＩＩｍ□および１
１Ｍ１ｎとする）ＩｔおよびＩ３ （最大値を１３１
１ｍＫとする）とすると、 Ｉ ３ａａｘ＝ Ｉ Ｉｍ□−■ ２
・・・＋１）である
。また、入力電圧が下降すると負荷抵抗３から電流源ト
ランジスタに電流が流れ出し、出力信号電圧が下降する
。このときには １３ｓａｘ＝ Ｉ Ｎ Ｉ １ｆｆｉｉ＋１’−・
（２）になる。
入力信号電圧が上昇するとソースフォロワトランジスタ
１から負荷抵抗３に電流が流れ込み、出力信号電圧が上
昇する。ここで、ソース接地トランジスタ１、電流源ト
ランジスタ２および負荷抵抗３を流れる電流をそれぞれ
Ｉｔ（最大値および最小値をそれぞれＩＩｍ□および１
１Ｍ１ｎとする）ＩｔおよびＩ３ （最大値を１３１
１ｍＫとする）とすると、 Ｉ ３ａａｘ＝ Ｉ Ｉｍ□−■ ２
・・・＋１）である
。また、入力電圧が下降すると負荷抵抗３から電流源ト
ランジスタに電流が流れ出し、出力信号電圧が下降する
。このときには １３ｓａｘ＝ Ｉ Ｎ Ｉ １ｆｆｉｉ＋１’−・
（２）になる。
ところで式（１）で、■２は一定値であるからＩ ３ｍ
ｋＭは充分大きくとれず、したがって出力信号電圧が入
力信号電圧の変化に対して充分広い正の範囲で追従しき
れない。また式（２）でもＩ ｆｆ１ｌｌｌｌＸは充分
大きくとれず、したがって出力電圧が入力信号電圧の変
化に対して充分広い負の範囲で追従しきれない。
ｋＭは充分大きくとれず、したがって出力信号電圧が入
力信号電圧の変化に対して充分広い正の範囲で追従しき
れない。また式（２）でもＩ ｆｆ１ｌｌｌｌＸは充分
大きくとれず、したがって出力電圧が入力信号電圧の変
化に対して充分広い負の範囲で追従しきれない。
すなわち、この出力回路の入出力伝達特性は第３図の■
に示すように出力のダイナミックレンジが充分大きくと
れない欠点がある。
に示すように出力のダイナミックレンジが充分大きくと
れない欠点がある。
本発明は、以上の欠点を除去するもので、出力のダイナ
ミックレンジを充分太き（とれる出力回路を提供するこ
とを目的とする。
ミックレンジを充分太き（とれる出力回路を提供するこ
とを目的とする。
本発明は、入力信号端子（４）と、電源の一方の電位に
接続された第一電源端子（７）と、電源の他方の電位に
接続された第二電源端子（８）と、入力電極が上記第一
電源端子に接続された第一の第一導電型トランジスタ（
９）と、出力電極がこの第一の第一導電型トランジスタ
の出力電極に接続され、入力電極が上記第二電源端子に
接続された第一の第二導電型トランジスタ（１０）と、
上記第一の第一導電型トランジスタの出力に接続された
出力信号端子（４）とを備えた出力回路において、入力
電極が上記第一電源端子に接続され、制御電極が上記第
一の第一導電型トランジスタの制御電極に接続された第
二の第一導電型トランジスタ（１１）と、出力電極およ
び制御電極が上記第二の第一導電型トランジスタの出力
電極に接続され、入力電極が上記第二電源端子に接続さ
れた第二の第二導電型トランジスタ（１２）と、出力電
極が上記第一の第二導電型トランジスタの制御電極に接
続され、制御電極が上記第二の第二導電型トランジスタ
の制御電極に接続され、入力電極が上記第二電源端子に
接続された第三の第二導電型トランジスタ（１３）と、
反転入力端子が上記入力信号端子に接続され、非反転入
力端子が上記第一の第一導電型トランジスタの出力電極
に接続され、出力端子が上記第一の第一導電型トランジ
スタの制御電極に接続された第一の差動増幅回路（１４
）と、反転入力端子が上記入力信号端子に接続され、非
反転入力端子が上記第一の第一導電型トランジスタの出
力電極に接続され、出力端子が上記第一の第二導電型ト
ランジスタの制御電極に接続された第二の差動増幅回路
（１５）とを備えたことを特徴とする。
接続された第一電源端子（７）と、電源の他方の電位に
接続された第二電源端子（８）と、入力電極が上記第一
電源端子に接続された第一の第一導電型トランジスタ（
９）と、出力電極がこの第一の第一導電型トランジスタ
の出力電極に接続され、入力電極が上記第二電源端子に
接続された第一の第二導電型トランジスタ（１０）と、
上記第一の第一導電型トランジスタの出力に接続された
出力信号端子（４）とを備えた出力回路において、入力
電極が上記第一電源端子に接続され、制御電極が上記第
一の第一導電型トランジスタの制御電極に接続された第
二の第一導電型トランジスタ（１１）と、出力電極およ
び制御電極が上記第二の第一導電型トランジスタの出力
電極に接続され、入力電極が上記第二電源端子に接続さ
れた第二の第二導電型トランジスタ（１２）と、出力電
極が上記第一の第二導電型トランジスタの制御電極に接
続され、制御電極が上記第二の第二導電型トランジスタ
の制御電極に接続され、入力電極が上記第二電源端子に
接続された第三の第二導電型トランジスタ（１３）と、
反転入力端子が上記入力信号端子に接続され、非反転入
力端子が上記第一の第一導電型トランジスタの出力電極
に接続され、出力端子が上記第一の第一導電型トランジ
スタの制御電極に接続された第一の差動増幅回路（１４
）と、反転入力端子が上記入力信号端子に接続され、非
反転入力端子が上記第一の第一導電型トランジスタの出
力電極に接続され、出力端子が上記第一の第二導電型ト
ランジスタの制御電極に接続された第二の差動増幅回路
（１５）とを備えたことを特徴とする。
また、上記トランジスタがＭＯＳトランジスタであって
もよい。
もよい。
従来例回路では、ドレンフォロワ接続されたトランジス
タに供給される電流は一定であるので、出力端子に接続
された負荷抵抗を通過する出力電流が過負荷レベルおよ
び最小レベルの入力信号に対して追従し難い。
タに供給される電流は一定であるので、出力端子に接続
された負荷抵抗を通過する出力電流が過負荷レベルおよ
び最小レベルの入力信号に対して追従し難い。
本発明では、この追従が行えない場合に、入力信号とド
レンフォロワのドレンを入力とする差動増幅回路に生ず
る電位差に基づいてドレンフォロワの制御電圧および電
流源トランジスタの制御電圧を調整することにより、過
負荷レベル時にはドレンフォロワから負荷抵抗への流入
電流を、また最小レベル時には負荷抵抗から電流源トラ
ンジスタへの流入電流を増加させる。これによりダイナ
ミックレンジが拡大して、入出力伝達特性が改善される
。
レンフォロワのドレンを入力とする差動増幅回路に生ず
る電位差に基づいてドレンフォロワの制御電圧および電
流源トランジスタの制御電圧を調整することにより、過
負荷レベル時にはドレンフォロワから負荷抵抗への流入
電流を、また最小レベル時には負荷抵抗から電流源トラ
ンジスタへの流入電流を増加させる。これによりダイナ
ミックレンジが拡大して、入出力伝達特性が改善される
。
以下、本発明実施例回路を図面に基づいて説明する。
第１図は本発明実施例回路の構成を示す回路接続図ある
。この図で第２図の従来例回路と同一の構成要素には同
一の参照数字が付されている。
。この図で第２図の従来例回路と同一の構成要素には同
一の参照数字が付されている。
この出力回路で入力信号電圧が上昇し出力信号電圧が入
力信号電圧の変化に追従しきれなくなると、差動増幅回
路１４および１５の差動入力端子に電位差が生じ、２Ｍ
Ｏ３トランジスタ９およびＮＭＯ３トランジスタ１０の
ゲート電圧が下降し、ＰＭＯＳトランジスタ９から負荷
抵抗３へ充分大きな電流が流れ込むので、出力信号電圧
は入力信号電圧の変化に対して充分広い正の範囲で追従
できる。
力信号電圧の変化に追従しきれなくなると、差動増幅回
路１４および１５の差動入力端子に電位差が生じ、２Ｍ
Ｏ３トランジスタ９およびＮＭＯ３トランジスタ１０の
ゲート電圧が下降し、ＰＭＯＳトランジスタ９から負荷
抵抗３へ充分大きな電流が流れ込むので、出力信号電圧
は入力信号電圧の変化に対して充分広い正の範囲で追従
できる。
また、入力信号電圧が下降すると、ＰＭＯＳトランジス
タ９およびＮＭＯ３トランジスタ１０のゲート電圧が上
昇し、負荷抵抗３からＮＭＯ５Ｉ−ランジスタ１０へ充
分大きな電流が流れ込むので、出力信号電圧は入力信号
電圧の変化に対して充分広い負の範囲で追従できる。す
なわち、本出力回路の入出力伝達特性は第３図の■に示
すようになる。
タ９およびＮＭＯ３トランジスタ１０のゲート電圧が上
昇し、負荷抵抗３からＮＭＯ５Ｉ−ランジスタ１０へ充
分大きな電流が流れ込むので、出力信号電圧は入力信号
電圧の変化に対して充分広い負の範囲で追従できる。す
なわち、本出力回路の入出力伝達特性は第３図の■に示
すようになる。
また・、差動増幅回路１４および１５のオフセットによ
り２ＭＯ３トランジスタ９およびＮＭＯ３トランジスタ
１０のゲート電圧が変動し、２ＭＯ３トランジスタ９か
らＮＭＯＳトランジスタｌＯへ流れる定常電流が変動す
るのをＰＭＯＳトランジスタ１１、ＮＭＯ３トランジス
タ１２および１３が補償し、定常電流を安定化させる。
り２ＭＯ３トランジスタ９およびＮＭＯ３トランジスタ
１０のゲート電圧が変動し、２ＭＯ３トランジスタ９か
らＮＭＯＳトランジスタｌＯへ流れる定常電流が変動す
るのをＰＭＯＳトランジスタ１１、ＮＭＯ３トランジス
タ１２および１３が補償し、定常電流を安定化させる。
本発明は以上説明したように、出力のダイナミックレン
ジを充分広くとれる効果がある。
ジを充分広くとれる効果がある。
第１図は本発明実施例回路の構成を示す回路接続図。
第２図は従来例回路の構成を示す回路接続図。
第３図は直流入出力伝達特性を示す特性図。
１・・・ソースフォロワトランジスタ、２・・・電流源
トランジスタ、３・・・負荷抵抗、４・・・入力信号端
子、５・・・電流源バイアス端子、６・・・出力信号端
子、７・・・正の電源端子、８・・・負の電源端子、９
．１１・・・２ＭＯ３トランジスタ、１０．１２．１３
”−ＮＭＯＳ ） ランジスタ、１４．１５・・・差動
増幅回路。
トランジスタ、３・・・負荷抵抗、４・・・入力信号端
子、５・・・電流源バイアス端子、６・・・出力信号端
子、７・・・正の電源端子、８・・・負の電源端子、９
．１１・・・２ＭＯ３トランジスタ、１０．１２．１３
”−ＮＭＯＳ ） ランジスタ、１４．１５・・・差動
増幅回路。
Claims (2)
- （１）入力信号端子（４）と、 電源の一方の電位に接続された第一電源端子（７）と、 電源の他方の電位に接続された第二電源端子（８）と、 入力電極が上記第一電源端子に接続された第一の第一導
電型トランジスタ（９）と、 出力電極がこの第一の第一導電型トランジスタの出力電
極に接続され、入力電極が上記第二電源端子に接続され
た第一の第二導電型トランジスタ（１０）と、 上記第一の第一導電型トランジスタの出力に接続された
出力信号端子（４）と を備えた出力回路において、 入力電極が上記第一電源端子に接続され、制御電極が上
記第一の第一導電型トランジスタの制御電極に接続され
た第二の第一導電型トランジスタ（１１）と、 出力電極および制御電極が上記第二の第一導電型トラン
ジスタの出力電極に接続され、入力電極が上記第二電源
端子に接続された第二の第二導電型トランジスタ（１２
）と、 出力電極が上記第一の第二導電型トランジスタの制御電
極に接続され、制御電極が上記第二の第二導電型トラン
ジスタの制御電極に接続され、入力電極が上記第二電源
端子に接続された第三の第二導電型トランジスタ（１３
）と、 反転入力端子が上記入力信号端子に接続され、非反転入
力端子が上記第一の第一導電型トランジスタの出力電極
に接続され、出力端子が上記第一の第一導電型トランジ
スタの制御電極に接続された第一の差動増幅回路（１４
）と、 反転入力端子が上記入力信号端子に接続され、非反転入
力端子が上記第一の第一導電型トランジスタの出力電極
に接続され、出力端子が上記第一の第二導電型トランジ
スタの制御電極に接続された第二の差動増幅回路（１５
）と を備えたことを特徴とする出力回路。 - （２）トランジスタがＭＯＳトランジスタである特許請
求の範囲第（１）項に記載の出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28957285A JPH0693581B2 (ja) | 1985-12-23 | 1985-12-23 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28957285A JPH0693581B2 (ja) | 1985-12-23 | 1985-12-23 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62147802A true JPS62147802A (ja) | 1987-07-01 |
| JPH0693581B2 JPH0693581B2 (ja) | 1994-11-16 |
Family
ID=17744965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28957285A Expired - Lifetime JPH0693581B2 (ja) | 1985-12-23 | 1985-12-23 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693581B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62230206A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 電力増幅回路 |
| US5465074A (en) * | 1993-06-17 | 1995-11-07 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Amplifier output stage |
-
1985
- 1985-12-23 JP JP28957285A patent/JPH0693581B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62230206A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 電力増幅回路 |
| US5465074A (en) * | 1993-06-17 | 1995-11-07 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Amplifier output stage |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0693581B2 (ja) | 1994-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525897A (en) | Transistor circuit for use in a voltage to current converter circuit | |
| US3914702A (en) | Complementary field-effect transistor amplifier | |
| JP3575453B2 (ja) | 基準電圧発生回路 | |
| KR0123882B1 (ko) | 온도 변화에 대해 일정하게 유지되는 출력 신호 진폭을 갖는 ic | |
| JPH0265409A (ja) | 電圧クランプ差動シングル・エンド比較器 | |
| US4573020A (en) | Fully differential operational amplifier with D.C. common-mode feedback | |
| JPS61232708A (ja) | 平衡型差動増幅器 | |
| JPS59212009A (ja) | 電流増幅装置 | |
| US5021730A (en) | Voltage to current converter with extended dynamic range | |
| GB2047492A (en) | Complementary transistor circuit | |
| US5043652A (en) | Differential voltage to differential current conversion circuit having linear output | |
| US4383223A (en) | CMOS Operational amplifier employing push-pull output stage | |
| JPH0697726B2 (ja) | トランジスタ又はダイオードの模擬回路 | |
| JPH10107584A (ja) | トランスインピーダンス関数を発生するための集積回路および方法 | |
| US4603267A (en) | Low offset single ended MOS comparator | |
| JPS62147802A (ja) | 出力回路 | |
| JPS6021605A (ja) | 正帰還を利用するｃｍｏｓ高利得増幅器 | |
| CN114625196A (zh) | 一种宽输入共模范围的ldo电路 | |
| JP3423217B2 (ja) | 集積回路用の電圧制限回路 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| KR0167563B1 (ko) | 미소 부하 전류 검출 회로 | |
| JP2798022B2 (ja) | 基準電圧回路 | |
| JPS61148906A (ja) | Ｍｏｓ増幅出力回路 | |
| JPS60217709A (ja) | 演算増幅回路 | |
| JPS61131606A (ja) | 差動増幅回路 |