JPH0697726B2 - トランジスタ又はダイオードの模擬回路 - Google Patents
トランジスタ又はダイオードの模擬回路Info
- Publication number
- JPH0697726B2 JPH0697726B2 JP60219966A JP21996685A JPH0697726B2 JP H0697726 B2 JPH0697726 B2 JP H0697726B2 JP 60219966 A JP60219966 A JP 60219966A JP 21996685 A JP21996685 A JP 21996685A JP H0697726 B2 JPH0697726 B2 JP H0697726B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- control
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/14—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
- H03D1/18—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/22—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using conversion of ac into dc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/48—Analogue computers for specific processes, systems or devices, e.g. simulators
- G06G7/62—Analogue computers for specific processes, systems or devices, e.g. simulators for electric systems or apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Networks Using Active Elements (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、第１の流通端子と第２の流通端子との間に流
れる電流が、制御端子と上記第２端子との間に現われる
入力電圧に応答して制御されるような回路であって、上
記第１の端子に接続された第１の通流電極、上記第２の
端子に接続された第２の通流電極及びこれら通流電極間
の電流の伝達を調整する制御電極を有している主トラン
ジスタを具備した回路回路に係る。
れる電流が、制御端子と上記第２端子との間に現われる
入力電圧に応答して制御されるような回路であって、上
記第１の端子に接続された第１の通流電極、上記第２の
端子に接続された第２の通流電極及びこれら通流電極間
の電流の伝達を調整する制御電極を有している主トラン
ジスタを具備した回路回路に係る。
このような回路は、動作特性がシフトされたトランジス
タ又は半導体ダイオードのように働く。
タ又は半導体ダイオードのように働く。
従来の技術 或る電子分野では、電流の整流器が使用されるが、標準
的な半導体整流素子を整数個用いただけでは、最適な電
圧特性を容易に得ることができない。これらの分野で
は、順方向電圧特性がシフトされたPNダイオードを模擬
する回路がしばしば使用されている。
的な半導体整流素子を整数個用いただけでは、最適な電
圧特性を容易に得ることができない。これらの分野で
は、順方向電圧特性がシフトされたPNダイオードを模擬
する回路がしばしば使用されている。
このような回路の説明において、‘VBE'は、バイポーラ
トランジスタのベースエミッタ接合部にかゝる電圧を意
味する。‘標準’という語が先に付いた場合には、NPN
トランジスタが丁度順方向に導通した時のベース−エミ
ッタ電圧を意味する。従って、導通するPNダイオードに
かゝる順方向電圧は、約１の標準VBEとなる。
トランジスタのベースエミッタ接合部にかゝる電圧を意
味する。‘標準’という語が先に付いた場合には、NPN
トランジスタが丁度順方向に導通した時のベース−エミ
ッタ電圧を意味する。従って、導通するPNダイオードに
かゝる順方向電圧は、約１の標準VBEとなる。
典型的な場合には、整流器のスレッシュホールド電圧が
標準VBEを越えねばならないが、標準VBEの（２つ分以上
の）丁度の数値となってはならない。このような場合
は、しばしば、VBE乗算器で処理され、この乗算器にお
いては、NPNトランジスタのベースが１つの抵抗を通し
てそのコレクタに接続されると共に、別の抵抗を通して
そのエミッタに接続される。ピー・グレイ（P.Gray）氏
等の文献「アナログ集積回路の分析及び設計（Analysis
and Design of Analog Integrated Circuit）」（John
Wiley and Sons:1977）の第252ないし254頁に述べられ
たように、VBE乗算器は、順方向導通電圧が標準VBE×
（１＋抵抗値の比）に等しい半導体ダイオードのように
働く。
標準VBEを越えねばならないが、標準VBEの（２つ分以上
の）丁度の数値となってはならない。このような場合
は、しばしば、VBE乗算器で処理され、この乗算器にお
いては、NPNトランジスタのベースが１つの抵抗を通し
てそのコレクタに接続されると共に、別の抵抗を通して
そのエミッタに接続される。ピー・グレイ（P.Gray）氏
等の文献「アナログ集積回路の分析及び設計（Analysis
and Design of Analog Integrated Circuit）」（John
Wiley and Sons:1977）の第252ないし254頁に述べられ
たように、VBE乗算器は、順方向導通電圧が標準VBE×
（１＋抵抗値の比）に等しい半導体ダイオードのように
働く。
最適なスレッシュホールド値が標準VBE未満である場合
には、もっと困難な状態となる。この問題を解決するた
めの１つの方法が、1970年２月19日IEEE ISSCC Dig.Tec
h.Papsの第90頁ないし第91頁に掲載されたジェイ・ガン
（J.Gunn）氏の「電力制御における新規な技術（New Te
chniques In Power Control）」という論文に述べられ
ている。このガン氏の模擬ダイオードは、変成器に接続
されたPNPトランジスタを含み、変成器の巻回比を適当
に選択することにより、ダイオードのスレッシュホール
ド電圧を標準VBEより下げることができる。
には、もっと困難な状態となる。この問題を解決するた
めの１つの方法が、1970年２月19日IEEE ISSCC Dig.Tec
h.Papsの第90頁ないし第91頁に掲載されたジェイ・ガン
（J.Gunn）氏の「電力制御における新規な技術（New Te
chniques In Power Control）」という論文に述べられ
ている。このガン氏の模擬ダイオードは、変成器に接続
されたPNPトランジスタを含み、変成器の巻回比を適当
に選択することにより、ダイオードのスレッシュホール
ド電圧を標準VBEより下げることができる。
発明が解決しようとする問題点 然し乍ら、上記のガン氏の模擬ダイオードは、交流作動
に限定される。更に、変成器は、通常、集積回路を形成
する際に作られる素子ではない。編成器を含むように製
造工程を変更することは、困難であり、且つ、経費がか
ゝる。集積回路とは別の素子として変成器を作るのは、
あまり望ましいことではない。交流及び直流の両方の状
態に対し順方向電圧が標準VBEより小さい整流器として
作動することのできる回路を標準的な半導体素子で製造
できれば、非常に望ましい。
に限定される。更に、変成器は、通常、集積回路を形成
する際に作られる素子ではない。編成器を含むように製
造工程を変更することは、困難であり、且つ、経費がか
ゝる。集積回路とは別の素子として変成器を作るのは、
あまり望ましいことではない。交流及び直流の両方の状
態に対し順方向電圧が標準VBEより小さい整流器として
作動することのできる回路を標準的な半導体素子で製造
できれば、非常に望ましい。
問題点を解決するための手段 そこで、本発明の目的は、交流及び直流の両方に使用で
き、電圧特性が制御可能に調整されるトランジスタ又は
半導体ダイオードを模擬することのできる回路を提供す
ることである。この回路は、その動作が基準電圧によっ
て制約されないという意味で、フローティングである。
き、電圧特性が制御可能に調整されるトランジスタ又は
半導体ダイオードを模擬することのできる回路を提供す
ることである。この回路は、その動作が基準電圧によっ
て制約されないという意味で、フローティングである。
本発明の回路は、第１通流端子へ第１の通流電極を接続
し、第２の通流端子へ第２の通流電極を接続し、そして
これらの通流電極間の電流の伝達を調整する制御電極を
有する主トランジスタを備え、制御端子と前記の第２の
通流端子との間の入力電圧に応答して前記の第１の通流
端子と前記の第２の通流端子との間の電流を制御する回
路であって、前記の制御電極へ接続された第１ノードと
制御ポイントとの間に接続された第１の抵抗と、第２ノ
ードと前記制御ポイントとの間に接続された第２の抵抗
と、制御手段とを備え、この制御手段は、前記の入力電
圧に応答して前記の制御ポイントの電圧を調整するため
前記の第１と第２の抵抗に電流を流す電流ソースと電流
シンクを備え、前記の入力電圧は（イ）前記の制御電極
と前記の第２の通流電極との間の制御電圧を、（ロ）前
記の第１の抵抗の値を前記の第２の抵抗の値で割って得
た商に１を加えたものに等しいファクタで割った商にほ
ぼ等しいことを特徴としている。
し、第２の通流端子へ第２の通流電極を接続し、そして
これらの通流電極間の電流の伝達を調整する制御電極を
有する主トランジスタを備え、制御端子と前記の第２の
通流端子との間の入力電圧に応答して前記の第１の通流
端子と前記の第２の通流端子との間の電流を制御する回
路であって、前記の制御電極へ接続された第１ノードと
制御ポイントとの間に接続された第１の抵抗と、第２ノ
ードと前記制御ポイントとの間に接続された第２の抵抗
と、制御手段とを備え、この制御手段は、前記の入力電
圧に応答して前記の制御ポイントの電圧を調整するため
前記の第１と第２の抵抗に電流を流す電流ソースと電流
シンクを備え、前記の入力電圧は（イ）前記の制御電極
と前記の第２の通流電極との間の制御電圧を、（ロ）前
記の第１の抵抗の値を前記の第２の抵抗の値で割って得
た商に１を加えたものに等しいファクタで割った商にほ
ぼ等しいことを特徴としている。
以上の構成において、制御ポイントの電圧は、主トラン
ジスタのための制御電圧を発生するように、上記抵抗に
よりセットされた利得で増幅される。これにより、回路
の順方向電圧特性が低下される。従って、トランジスタ
より低い電圧で順方向に導通することができる。
ジスタのための制御電圧を発生するように、上記抵抗に
よりセットされた利得で増幅される。これにより、回路
の順方向電圧特性が低下される。従って、トランジスタ
より低い電圧で順方向に導通することができる。
上記回路は、更に、上記制御電極と制御ポイントとの間
の電圧を、入力電圧に応答して制御ポイントの電圧を調
整することにより得られる電圧から、少なくとも選択さ
れた電圧だけ異ならせる手段を備えている。この手段
は、最初に述べたノードと制御電極との間に接続された
「フローティングバッテリ」のように働く。上記の選択
された電圧の符号は、通常、順方向電圧特性を更に低下
させるように選択される。然し乍ら、逆の符号を選ぶこ
ともできる。従って、選択された電圧の大きさ及び利得
に基づいて電圧特性が低下されたり増大されたりする。
の電圧を、入力電圧に応答して制御ポイントの電圧を調
整することにより得られる電圧から、少なくとも選択さ
れた電圧だけ異ならせる手段を備えている。この手段
は、最初に述べたノードと制御電極との間に接続された
「フローティングバッテリ」のように働く。上記の選択
された電圧の符号は、通常、順方向電圧特性を更に低下
させるように選択される。然し乍ら、逆の符号を選ぶこ
ともできる。従って、選択された電圧の大きさ及び利得
に基づいて電圧特性が低下されたり増大されたりする。
作用 この回路を「整流」モードで用いる方法は、少なくとも
２つある。先ず、第１に、主トランジスタとしてバイポ
ーラ装置を用いることにより、回路を整流バッファとし
て構成することができる。そのコレクタ及びエミッタ
は、通常のバイポーラ動作中に（正の）電流を単一の流
れ方向に通す第１電極及び第２電極となる。入力電圧が
トランジスタをオンにするに充分な値である時には、制
御端子の電流も単一の流れ方向に流れる。この構成で
は、高い入力インピーダンス及び低い出力インピーダン
スが示される。第２に、第１端子を制御端子に接続する
ことにより、この回路でダイオードを模擬することがで
きる。これら２つの方法を組み合わせ且つ上記の選択さ
れた電圧を適当に選ぶことにより、上記の回路は、順方
向電圧が標準VBEより小さいダイオードのように働くこ
とができる。
２つある。先ず、第１に、主トランジスタとしてバイポ
ーラ装置を用いることにより、回路を整流バッファとし
て構成することができる。そのコレクタ及びエミッタ
は、通常のバイポーラ動作中に（正の）電流を単一の流
れ方向に通す第１電極及び第２電極となる。入力電圧が
トランジスタをオンにするに充分な値である時には、制
御端子の電流も単一の流れ方向に流れる。この構成で
は、高い入力インピーダンス及び低い出力インピーダン
スが示される。第２に、第１端子を制御端子に接続する
ことにより、この回路でダイオードを模擬することがで
きる。これら２つの方法を組み合わせ且つ上記の選択さ
れた電圧を適当に選ぶことにより、上記の回路は、順方
向電圧が標準VBEより小さいダイオードのように働くこ
とができる。
効果 本発明の回路は、非常に精度が高い。この回路は、通常
の半導体素子で製造することができる。標準素子である
抵抗及び主トランジスタに加えて、一般の半導体素子を
用いた１つ以上の増幅器で制御系を実施するのが好まし
い。個別の半導体部品であるか或いは制御系に組み込ま
れるフローティングバッテリ回路部分についても、同じ
ことが云える。
の半導体素子で製造することができる。標準素子である
抵抗及び主トランジスタに加えて、一般の半導体素子を
用いた１つ以上の増幅器で制御系を実施するのが好まし
い。個別の半導体部品であるか或いは制御系に組み込ま
れるフローティングバッテリ回路部分についても、同じ
ことが云える。
実施例 以下、添付図面を参照して、本発明の実施例を一例とし
て詳細に説明する。
て詳細に説明する。
添付図面及び以下の好ましい実施例の説明において、同
じであるか又は非常に良く似た部品は、同じ参照文字で
示してある。
じであるか又は非常に良く似た部品は、同じ参照文字で
示してある。
一般のトランジスタは、制御電極と、一対の通流電極と
を有し、この通流電極を通る電流は、制御電極と一方の
通流電極との間に印加される制御電圧VCによって調整さ
れる。トランジスタに流れる電流に伴う制御電圧VCの変
化は、トランジスタ構造と、その基本的な半導体特性と
によって決まる。特に、トランジスタがバイポーラ装置
である場合には、電流に伴うVCの変化が制限される。低
電圧の用途の場合には、VCがしばしば小さくなければな
らない（絶対値で）。
を有し、この通流電極を通る電流は、制御電極と一方の
通流電極との間に印加される制御電圧VCによって調整さ
れる。トランジスタに流れる電流に伴う制御電圧VCの変
化は、トランジスタ構造と、その基本的な半導体特性と
によって決まる。特に、トランジスタがバイポーラ装置
である場合には、電流に伴うVCの変化が制限される。低
電圧の用途の場合には、VCがしばしば小さくなければな
らない（絶対値で）。
模擬制御電圧VCSに応答して制御電圧をVCを次式に基づ
いて制御するような回路では、VCについての制約を解消
することができる。
いて制御するような回路では、VCについての制約を解消
することができる。
VCS＝（VC−VA）/B （１） 但し、VAは、ほゞ一定の選択された電圧であり、Ｂは、
１より大きな定数である。このような回路は、電圧特性
が式（１）に従ってシフトされる以外は、一般のトラン
ジスタのように働く。
１より大きな定数である。このような回路は、電圧特性
が式（１）に従ってシフトされる以外は、一般のトラン
ジスタのように働く。
VCS、VC及VAは、全て正であるか又は全て負であるのが
好ましい。それ故、絶対値では、VCSがVCよりも小さ
い。これは、VAが０の場合にも云えることである。即
ち、回路の電圧特性は、電圧VCに応じてトランジスタの
電圧特性から低下される。或る大きさのVCについては、
トランジスタの方が低いVCSで同じ作動状態に到達す
る。
好ましい。それ故、絶対値では、VCSがVCよりも小さ
い。これは、VAが０の場合にも云えることである。即
ち、回路の電圧特性は、電圧VCに応じてトランジスタの
電圧特性から低下される。或る大きさのVCについては、
トランジスタの方が低いVCSで同じ作動状態に到達す
る。
然し乍ら、VAは、VCと逆の符号である。従って、VA及び
Ｂの大きさは、或るトランジスタ電流においてVOSがVC
より絶対値で大きいか小さいかを決定する。即ち、回路
の電圧範囲を拡大したり縮小したりすることができる。
或る大きさのVA及びＢについては、トランジスタの電圧
特性が拡大から縮小へと切り換わるクロスオーバー電流
がある。
Ｂの大きさは、或るトランジスタ電流においてVOSがVC
より絶対値で大きいか小さいかを決定する。即ち、回路
の電圧範囲を拡大したり縮小したりすることができる。
或る大きさのVA及びＢについては、トランジスタの電圧
特性が拡大から縮小へと切り換わるクロスオーバー電流
がある。
第１図は、式（１）の調整された電圧範囲を得るための
３端子回路を示している。この模擬トランジスタ回路
は、入力電圧信号を受け取る高インピーダンスの制御端
子CTを有し、一対の通流端子T1とT2との間に流れる電流
を制御する。入力電圧は、端子CTとT2との間に現われる
電圧VCSである。
３端子回路を示している。この模擬トランジスタ回路
は、入力電圧信号を受け取る高インピーダンスの制御端
子CTを有し、一対の通流端子T1とT2との間に流れる電流
を制御する。入力電圧は、端子CTとT2との間に現われる
電圧VCSである。
この回路の中心は、主トランジスタQ0であり、その制御
電極CEは、各々端子T1及びT2に接続された第１の通流
（又は電流シンク）電極E1と第２の通流（又は電流ソー
ス）電極E2との間の電流を調整する。電極CEとE2との間
の電圧がトランジスタの制御電圧VCである。トランジス
タQ0は、絶縁ゲート型もしくはジャンクション型のバイ
ポーラ装置であるか又は電界効果トランジスタ（FET）
である。バイポーラの場合には、電極CE、E1及びE2が各
々ベース、コレクタ及びエミッタであり、VCがVBEであ
る。FETの場合は、電極CE、E1及びE2が各々ゲート、ド
レイン及びソースであり、VCがゲートーソース電圧であ
る。
電極CEは、各々端子T1及びT2に接続された第１の通流
（又は電流シンク）電極E1と第２の通流（又は電流ソー
ス）電極E2との間の電流を調整する。電極CEとE2との間
の電圧がトランジスタの制御電圧VCである。トランジス
タQ0は、絶縁ゲート型もしくはジャンクション型のバイ
ポーラ装置であるか又は電界効果トランジスタ（FET）
である。バイポーラの場合には、電極CE、E1及びE2が各
々ベース、コレクタ及びエミッタであり、VCがVBEであ
る。FETの場合は、電極CE、E1及びE2が各々ゲート、ド
レイン及びソースであり、VCがゲートーソース電圧であ
る。
式（１）の係数Ｂは、各ノードN1とN2との間で制御ポイ
ントCPに相互接続された一対の抵抗R1及びR2によって与
えられる。抵抗R1及びR2の組み合わせによって制御ポイ
ントCPの電圧が増幅され、この増幅された電圧がノード
N1に現われる。増幅係数は、定数Ｂであり、これは、次
の通りである。
ントCPに相互接続された一対の抵抗R1及びR2によって与
えられる。抵抗R1及びR2の組み合わせによって制御ポイ
ントCPの電圧が増幅され、この増幅された電圧がノード
N1に現われる。増幅係数は、定数Ｂであり、これは、次
の通りである。
Ｂ＝１＋R1/R2 （２） 但し、R1及びR2は、各々、抵抗R1及びR2の値である。
制御系８は、ポイントCPの電圧がほゞ入力電圧VCSに従
うように、この入力電圧VCSに応答してポイントCPの電
圧を調整する。この時には、端子CTとポイントCPとの電
圧V1がほゞ規定の（一定の）値となる。制御系８は、抵
抗R1及びR2と、ノードN1に接続されたQ0のベースとに対
し、ノードN1及びN2に電流を供給する。例えば、制御系
８は、ノードN1に（正の）電流を与えると共に、ノード
N2から（正の）電流を引き出す。これは、端子T1及びT2
の電流に実質的に影響を及ぼすことなく行なわれる。端
子T2とノードN2との間にかゝる電圧V2も同様にほゞ規定
の（一定の）値となる。
うように、この入力電圧VCSに応答してポイントCPの電
圧を調整する。この時には、端子CTとポイントCPとの電
圧V1がほゞ規定の（一定の）値となる。制御系８は、抵
抗R1及びR2と、ノードN1に接続されたQ0のベースとに対
し、ノードN1及びN2に電流を供給する。例えば、制御系
８は、ノードN1に（正の）電流を与えると共に、ノード
N2から（正の）電流を引き出す。これは、端子T1及びT2
の電流に実質的に影響を及ぼすことなく行なわれる。端
子T2とノードN2との間にかゝる電圧V2も同様にほゞ規定
の（一定の）値となる。
式（１）の係数VAは、電極CEと直列なフローティング電
源（又はバッテリ）10として示された回路の部分によっ
て与えられる。この回路部分は、制御系８がポイントCP
と電極CEとの間に発生するであろう電圧に対し電圧VAを
与える。
源（又はバッテリ）10として示された回路の部分によっ
て与えられる。この回路部分は、制御系８がポイントCP
と電極CEとの間に発生するであろう電圧に対し電圧VAを
与える。
更に、ノードN1と電極CEとの間でバッテリ10と直列に設
けられた別のフローティング電源12は、電圧V1及びV2を
考慮した電圧補正係数V12を与える。この補正係数V12
は、V20＋Ｂ（V10−V20）にセットされるのが好まし
く、ここで、V10及びV20は、各々、V1及びV2の定数成分
である。電圧VA及びV12を供給する回路部分は、第１図
には別々のバッテリ10及び12で示されているが、これら
は、典型的に、別の技術で実施される単一の回路部品で
ある。
けられた別のフローティング電源12は、電圧V1及びV2を
考慮した電圧補正係数V12を与える。この補正係数V12
は、V20＋Ｂ（V10−V20）にセットされるのが好まし
く、ここで、V10及びV20は、各々、V1及びV2の定数成分
である。電圧VA及びV12を供給する回路部分は、第１図
には別々のバッテリ10及び12で示されているが、これら
は、典型的に、別の技術で実施される単一の回路部品で
ある。
この回路は、一般的に、次のように動作する。制御系８
は、トランジスタQ0から著しく電流を「引き出す」こと
なく、電圧VCSが増加する時にCPの電圧を増加し、電圧V
CSが減少する時にCPの電圧を減少する。CPの電圧は、係
数Ｂ（抵抗R1及びR2によってセットされた）で増幅さ
れ、電圧VAと合成されて、トランジスタQ0を制御する電
圧VCが発生される。従って、この回路は、電圧VCSに応
答してトランジスタを模擬する。
は、トランジスタQ0から著しく電流を「引き出す」こと
なく、電圧VCSが増加する時にCPの電圧を増加し、電圧V
CSが減少する時にCPの電圧を減少する。CPの電圧は、係
数Ｂ（抵抗R1及びR2によってセットされた）で増幅さ
れ、電圧VAと合成されて、トランジスタQ0を制御する電
圧VCが発生される。従って、この回路は、電圧VCSに応
答してトランジスタを模擬する。
入力端子CTは、高インピーダンス入力であるから、端子
CT及びT1を相互接続するだけでこの回路は整流器として
働く。この時電流は相互接続されたT1/CTの端子と端子T
2との間で一方向に流れる。これは、模擬ダイオードの
順方向電圧VCSが、Q0の導通フレッシュホールドから式
（１）により決定されるスレッシュホールド値に達した
時に生じる。
CT及びT1を相互接続するだけでこの回路は整流器として
働く。この時電流は相互接続されたT1/CTの端子と端子T
2との間で一方向に流れる。これは、模擬ダイオードの
順方向電圧VCSが、Q0の導通フレッシュホールドから式
（１）により決定されるスレッシュホールド値に達した
時に生じる。
一般に、トランジスタQ0は、端子CTにおいて電流が単一
の流れ方向に流れる時だけ導通する。トランジスタQ0が
バイポーラ装置であって、そのエミッタ及びコレクタが
通常固定される場合には（これに対して、FETの場合
は、そのソース及びドレインがしばしば交換可能とされ
る）、この回路は、端子CT及びT2に流れる電流に対して
整流バッファのように働く。端子CTとT1を接続しそして
電圧VAを適当に選択すると（例えば、VAを０にするか、
或いは、VCと同じ符号でそれより大きさを小さく選択す
る）、この回路は、順方向電圧が標準VBEより小さいPN
ダイオードを模擬することができる。
の流れ方向に流れる時だけ導通する。トランジスタQ0が
バイポーラ装置であって、そのエミッタ及びコレクタが
通常固定される場合には（これに対して、FETの場合
は、そのソース及びドレインがしばしば交換可能とされ
る）、この回路は、端子CT及びT2に流れる電流に対して
整流バッファのように働く。端子CTとT1を接続しそして
電圧VAを適当に選択すると（例えば、VAを０にするか、
或いは、VCと同じ符号でそれより大きさを小さく選択す
る）、この回路は、順方向電圧が標準VBEより小さいPN
ダイオードを模擬することができる。
第２図は、本発明の回路の更に特定の実施例を示してい
る。第２図においては、トランジスタQ0がPNPトランジ
スタであり、これは、そのVBEが0.6ないし0.8Vの標準V
BEに達した時にオンとなる。制御系８は、２入力の高利
得増幅器A1及びA2で構成され、これらの増幅器は、各
々、抵抗R1及びR2に流れる電流に対し電流ソース及び電
流シンクとして働く。増幅器A1及びA2の各々は、低電圧
源VEEと高電圧源VCCとの間に接続される。バッテリ10及
び12は、ポイントCPと電圧源VSとの間に接続された電流
源14によって実施される。電圧源VSは、ポイントCPから
電流源14へ（正の）電流を流す場合には、CPの電圧より
負になる例えば、VSはVEEとなる）。又、これと反対の
場合も考えられる。
る。第２図においては、トランジスタQ0がPNPトランジ
スタであり、これは、そのVBEが0.6ないし0.8Vの標準V
BEに達した時にオンとなる。制御系８は、２入力の高利
得増幅器A1及びA2で構成され、これらの増幅器は、各
々、抵抗R1及びR2に流れる電流に対し電流ソース及び電
流シンクとして働く。増幅器A1及びA2の各々は、低電圧
源VEEと高電圧源VCCとの間に接続される。バッテリ10及
び12は、ポイントCPと電圧源VSとの間に接続された電流
源14によって実施される。電圧源VSは、ポイントCPから
電流源14へ（正の）電流を流す場合には、CPの電圧より
負になる例えば、VSはVEEとなる）。又、これと反対の
場合も考えられる。
制御系８においては、増幅器A1の非反転入力端子及び反
転入力端子が各々端子CT及びポイントCPに接続される。
増幅器A1のこれらの入力端子間には電圧V1が現われる。
増幅器A1の出力端子は、ノードN1に接続され、素子R1、
R2及びQ0の電流を供給する。
転入力端子が各々端子CT及びポイントCPに接続される。
増幅器A1のこれらの入力端子間には電圧V1が現われる。
増幅器A1の出力端子は、ノードN1に接続され、素子R1、
R2及びQ0の電流を供給する。
増幅器A2の出力端子は、ノードN2に接続され、抵抗R1及
びR2からの電流を受け取る。又、増幅器A2の出力端子
は、その反転入力端子にも接続され、増幅器A2は電圧ホ
ロワとして働くことができる。増幅器A2の非反転入力端
子は、端子T2に接続され、その入力端子間には電圧V2が
現われる。
びR2からの電流を受け取る。又、増幅器A2の出力端子
は、その反転入力端子にも接続され、増幅器A2は電圧ホ
ロワとして働くことができる。増幅器A2の非反転入力端
子は、端子T2に接続され、その入力端子間には電圧V2が
現われる。
増幅器A1及びA2は、高い入力インピーダンスを有する真
の演算増幅器である。従って、この増幅器の入力電流
は、R1及びR2の電流に比べて非常に小さい。各電圧V1又
はV2は、それに関連して増幅器の入力信号及び増幅器の
オフセット電圧（部品が理想的なものでないことにより
生じる）より成る。一定の成分V10及びV20は、それに対
応するA1及びA2のオフセット電圧であり、これらは理想
的には０である。V1及びV2の信号成分は、極めて小さ
い。従って、ポイントCP及び端子T2の電圧は、常に、端
子CT及びノードN2の各電圧に非常に近いものである。
の演算増幅器である。従って、この増幅器の入力電流
は、R1及びR2の電流に比べて非常に小さい。各電圧V1又
はV2は、それに関連して増幅器の入力信号及び増幅器の
オフセット電圧（部品が理想的なものでないことにより
生じる）より成る。一定の成分V10及びV20は、それに対
応するA1及びA2のオフセット電圧であり、これらは理想
的には０である。V1及びV2の信号成分は、極めて小さ
い。従って、ポイントCP及び端子T2の電圧は、常に、端
子CT及びノードN2の各電圧に非常に近いものである。
或いは又、増幅器A1及びA2は、（意図的にゼロではな
い）入力バイアス電圧を有してもよい。各電圧V1又はV2
は、その入力信号成分、その電圧オフセット成分及びそ
のバイアス成分より成る。電圧V1又はV2の場合、その一
定部分V10又はV20は、そのオフセット成分とバイアス成
分との和に等しい。従って、作動中、CPの電圧は、電圧
VCSと意図的に異なるようにされるが、これに厳密に追
従する。同様に、T2の電圧は、N2の電圧とほゞ一定量だ
け異なるようにされる。
い）入力バイアス電圧を有してもよい。各電圧V1又はV2
は、その入力信号成分、その電圧オフセット成分及びそ
のバイアス成分より成る。電圧V1又はV2の場合、その一
定部分V10又はV20は、そのオフセット成分とバイアス成
分との和に等しい。従って、作動中、CPの電圧は、電圧
VCSと意図的に異なるようにされるが、これに厳密に追
従する。同様に、T2の電圧は、N2の電圧とほゞ一定量だ
け異なるようにされる。
電流源14に説明を戻すと、この電流源14は、電流（VA＋
V12）/R1を供給する。この電流は、抵抗R1に流れ、従っ
て、この抵抗には電圧降下VA＋V12が生じる。これは、
増幅器A2の電流シンク作用によって生じる電圧降下に加
えられるものである。増幅器A1からノードN1を通して延
びる経路にも電圧降下VA＋V12が生じなければならな
い。この電圧は、増幅器A1の内部で発生されるものであ
るから、第２図には明確に示されていない。
V12）/R1を供給する。この電流は、抵抗R1に流れ、従っ
て、この抵抗には電圧降下VA＋V12が生じる。これは、
増幅器A2の電流シンク作用によって生じる電圧降下に加
えられるものである。増幅器A1からノードN1を通して延
びる経路にも電圧降下VA＋V12が生じなければならな
い。この電圧は、増幅器A1の内部で発生されるものであ
るから、第２図には明確に示されていない。
VBEの絶対値は、約（kT/q）In（IC/IS）である。但し、
ｋはボルツマン定数、Ｔは温度、ｑは電荷は、ICはコレ
クタ電流、そしてISは飽和電流である。VAは、（kT/q）
In Aで表すことができる。但し、Ａは、所与の温度Ｔに
おける定数である。これら２つの関係を式（１）に代入
すると、次のようになる。
ｋはボルツマン定数、Ｔは温度、ｑは電荷は、ICはコレ
クタ電流、そしてISは飽和電流である。VAは、（kT/q）
In Aで表すことができる。但し、Ａは、所与の温度Ｔに
おける定数である。これら２つの関係を式（１）に代入
すると、次のようになる。
VCS＝（kT/qB）In（IC/AIS） （３） この式（３）は、定数Ｂ及びVA（又は、Ａ）をいかに使
用すれば、電圧特性の調整されたバイポーラトランジス
タが模擬されるかを正確に示している。
用すれば、電圧特性の調整されたバイポーラトランジス
タが模擬されるかを正確に示している。
第３図は、増幅器A1及びA2が入力バイアス電圧を有する
ような第２図の実施例を示している。第３図において、
増幅器A1の非反転入力及び反転入力は、各々、PNPトラ
ンジスタQ1のベース及びエミッタに接続される。従っ
て、電圧V1の入力バイアス成分は、トランジスタQ1が完
全に導通した時に、約−１標準VBEとなる。トランジス
タQ1のコレクタは、NPNトランジスタQ2のエミッタに接
続されると共に、抵抗R3の一端にも接続され、その他端
は、電源VEEに接続される。トランジスタQ2のベースに
は、基準電圧VRが送られる。このコレクタは、NPNトラ
ンジスタQ3を駆動し、そのエミッタは、電源VEEに接続
される。トランジスタQ3のコレクタは、A1の出力信号を
ノードN1に供給する。トランジスタQ3のコレクタのベー
スとの間には、キャパシタC1が接続され、これは増幅器
A1の周波数を補償する。電流源16、18及び20は、電源V
CCと、Q1のエミッタ、Q2のコレクタ及びQ3のコレクタと
の間に各々接続されている。
ような第２図の実施例を示している。第３図において、
増幅器A1の非反転入力及び反転入力は、各々、PNPトラ
ンジスタQ1のベース及びエミッタに接続される。従っ
て、電圧V1の入力バイアス成分は、トランジスタQ1が完
全に導通した時に、約−１標準VBEとなる。トランジス
タQ1のコレクタは、NPNトランジスタQ2のエミッタに接
続されると共に、抵抗R3の一端にも接続され、その他端
は、電源VEEに接続される。トランジスタQ2のベースに
は、基準電圧VRが送られる。このコレクタは、NPNトラ
ンジスタQ3を駆動し、そのエミッタは、電源VEEに接続
される。トランジスタQ3のコレクタは、A1の出力信号を
ノードN1に供給する。トランジスタQ3のコレクタのベー
スとの間には、キャパシタC1が接続され、これは増幅器
A1の周波数を補償する。電流源16、18及び20は、電源V
CCと、Q1のエミッタ、Q2のコレクタ及びQ3のコレクタと
の間に各々接続されている。
同様に、増幅器A2の非反転及び反転入力は、PNPトラン
ジスタQ4のベース及びエミッタに各々接続されている。
V2の入力バイアス成分も、同様に、トランジスタQ4が完
全にオンになった時に、約−１標準VBEとなる。上記の
素子Q2、Q3、R3及びC1が互いに接続されてトランジスタ
Q1に接続されたのと同様に、増幅器A2においては、NPN
トランジスタQ5及びQ6、抵抗R4及び補償キャパシタC2が
互いに接続されるてトランジスタQ4に接続される。トラ
ンジスタQ6のコレクタは、A2の出力信号をノードN2に供
給する。電源VCCとQ5のコレクタとの間には、電流源22
が接続される。トランジスタQ4及びQ6の供給電流は、抵
抗R2からノードN2を経て与えられる。
ジスタQ4のベース及びエミッタに各々接続されている。
V2の入力バイアス成分も、同様に、トランジスタQ4が完
全にオンになった時に、約−１標準VBEとなる。上記の
素子Q2、Q3、R3及びC1が互いに接続されてトランジスタ
Q1に接続されたのと同様に、増幅器A2においては、NPN
トランジスタQ5及びQ6、抵抗R4及び補償キャパシタC2が
互いに接続されるてトランジスタQ4に接続される。トラ
ンジスタQ6のコレクタは、A2の出力信号をノードN2に供
給する。電源VCCとQ5のコレクタとの間には、電流源22
が接続される。トランジスタQ4及びQ6の供給電流は、抵
抗R2からノードN2を経て与えられる。
第３図の電流源14/バッテリ10及び12については、VA＋V
12が典型的に負である。これは、VAが通常１標準VBEよ
り小さく、一方、V20が約−１標準VBEだからである。電
流源14は、第３図においては、電流源16の値を、Q1の静
止電流を与えるに必要な値より ｜（VA＋V12）/R1| だけ大きく選ぶだけで、実施される。電流源16からこの
「余計な」電流は、ノードN1からポイントCPへ正の電圧
降下を生じさせるものとは逆の方向に抵抗R1に流れる。
従って、抵抗R1には、負の電圧‘VA＋V12'が生じる。
12が典型的に負である。これは、VAが通常１標準VBEよ
り小さく、一方、V20が約−１標準VBEだからである。電
流源14は、第３図においては、電流源16の値を、Q1の静
止電流を与えるに必要な値より ｜（VA＋V12）/R1| だけ大きく選ぶだけで、実施される。電流源16からこの
「余計な」電流は、ノードN1からポイントCPへ正の電圧
降下を生じさせるものとは逆の方向に抵抗R1に流れる。
従って、抵抗R1には、負の電圧‘VA＋V12'が生じる。
以上の説明から、第３図の回路は、次のように作動す
る。電圧VCSは、最初、０であると仮定する。CPの電圧
は、VCSより約１標準VBEだけ大きい。トランジスタQ1
は、著しく導通し、その静止電流を抵抗R3に与える。こ
れにより、トランジスタQ2のエミッタ電圧が上昇し、こ
れを僅かに導通させる。Q2のコレクタ電圧が高くなり、
トランジスタQ3をオンにすることができる。トランジス
タQ3は、電流源20から電流を引き出すと共に電流源16か
らR1の電流を引き出す。トランジスタQ3のコレクタ電圧
が低レベルであるから、トランジスタQ0はオフである。
この時点では、トランジスタQ0のVBEは０である。抵抗R
2には僅かな電流しか流れない。従って、トランジスタQ
4−Q6は、トランジスタQ1−Q3に対して各々逆の導通状
態となる。
る。電圧VCSは、最初、０であると仮定する。CPの電圧
は、VCSより約１標準VBEだけ大きい。トランジスタQ1
は、著しく導通し、その静止電流を抵抗R3に与える。こ
れにより、トランジスタQ2のエミッタ電圧が上昇し、こ
れを僅かに導通させる。Q2のコレクタ電圧が高くなり、
トランジスタQ3をオンにすることができる。トランジス
タQ3は、電流源20から電流を引き出すと共に電流源16か
らR1の電流を引き出す。トランジスタQ3のコレクタ電圧
が低レベルであるから、トランジスタQ0はオフである。
この時点では、トランジスタQ0のVBEは０である。抵抗R
2には僅かな電流しか流れない。従って、トランジスタQ
4−Q6は、トランジスタQ1−Q3に対して各々逆の導通状
態となる。
VCSが０より上昇するにつれて、V1は、増幅器A1の増幅
特性により若干増加する。然し乍ら、A1の増幅度は充分
に大きなものであるが、V1の変化は著しいものではな
い。従って、CPの電圧は、VCSに追従して上昇する。ト
ランジスタQ1は、僅かに導通して、トランジスタQ2を激
しくオンにし、従って、トランジスタQ3は僅かに導通す
るだけとなる。これにより、電流源20から抵抗R1及びR2
並びにQ0のベースに電流が送られる。抵抗R1及びR2によ
ってセットされた増幅度により、VCは、VCSよりも係数
Ｂだけ大きくなる。トランジスタQ4−Q6は、一般に、ト
ランジスタQ1−Q3に各々生じるものとは反対の変化を受
ける。今や、トランジスタQ6は、抵抗R2から相当な電流
を引き出す。トランジスタQ0は、そのVBEが１標準VBEに
達した時にオンとなる。その後、VCSが減少する時に
は、これと反対のことが生じる。
特性により若干増加する。然し乍ら、A1の増幅度は充分
に大きなものであるが、V1の変化は著しいものではな
い。従って、CPの電圧は、VCSに追従して上昇する。ト
ランジスタQ1は、僅かに導通して、トランジスタQ2を激
しくオンにし、従って、トランジスタQ3は僅かに導通す
るだけとなる。これにより、電流源20から抵抗R1及びR2
並びにQ0のベースに電流が送られる。抵抗R1及びR2によ
ってセットされた増幅度により、VCは、VCSよりも係数
Ｂだけ大きくなる。トランジスタQ4−Q6は、一般に、ト
ランジスタQ1−Q3に各々生じるものとは反対の変化を受
ける。今や、トランジスタQ6は、抵抗R2から相当な電流
を引き出す。トランジスタQ0は、そのVBEが１標準VBEに
達した時にオンとなる。その後、VCSが減少する時に
は、これと反対のことが生じる。
第３図の回路の大きな特徴は、Q0のエミッタが低い供給
電圧VEEに到達できることである。これにより、回路の
使用に相当の融通性が与えられる。電源の電圧範囲（V
CC−VEE）は、1V程度のものである。
電圧VEEに到達できることである。これにより、回路の
使用に相当の融通性が与えられる。電源の電圧範囲（V
CC−VEE）は、1V程度のものである。
好ましい実施例では、抵抗R1及びR2が各々5KΩ及び10K
Ωである。従って、Ｂは、1.5である。抵抗R3又はR4
は、11.3KΩである。キャパシタC1又はC2は、4pfであ
る。電源16、18、20及び22は、各々、46、４、34及び４
μＡである。Q1又はQ4の静止電流は、４μＡである。係
数VAは0.4Vである。補正係数V12は、約−0.6Vである。
電圧VRは約0.7Vである。供給電圧VEE及びVCCは、各々、
0V及び1V以上である。増幅器A1及びA2は、増幅度が約10
4である。
Ωである。従って、Ｂは、1.5である。抵抗R3又はR4
は、11.3KΩである。キャパシタC1又はC2は、4pfであ
る。電源16、18、20及び22は、各々、46、４、34及び４
μＡである。Q1又はQ4の静止電流は、４μＡである。係
数VAは0.4Vである。補正係数V12は、約−0.6Vである。
電圧VRは約0.7Vである。供給電圧VEE及びVCCは、各々、
0V及び1V以上である。増幅器A1及びA2は、増幅度が約10
4である。
さて、第４図には、上記実施例の性能を示す曲線が示さ
れている。各曲線は、端子T1とT2との間に流れる出力電
流を電圧の関数として示している。曲線24は、トランジ
スタQ0の基本的なVBE特性を示している。曲線26は、VA
が０の場合にVCSがいかに現われるかを示している。曲
線28は、Ｂが１の場合にVCSがいかに現われるかを示し
ている。更に、曲線30は、VA及びＢが上記の値を有する
時にVCSがいかに変化するかを示している。
れている。各曲線は、端子T1とT2との間に流れる出力電
流を電圧の関数として示している。曲線24は、トランジ
スタQ0の基本的なVBE特性を示している。曲線26は、VA
が０の場合にVCSがいかに現われるかを示している。曲
線28は、Ｂが１の場合にVCSがいかに現われるかを示し
ている。更に、曲線30は、VA及びＢが上記の値を有する
時にVCSがいかに変化するかを示している。
第１図ないし第３図の回路は、第５図に示すような構成
の包絡線検出器に特に有用である。この検出器は、高周
波音声入力信号VINの包絡線の形状の出力信号VOUTを発
生する。この包絡線検出器の１つの重要な部品は、VIN
端子とノードN3との間に接続された整流バッファ32であ
る。このバッファ32は、第３図について述べたように構
成され、端子T1が電源VCC接続される。もう１つの重要
な部品は、ノードN3とVOUT端子との間に接続された整流
器34である。この整流器34も第３図について述べたよう
に構成され、端子CT及びT1が互いに接続される。抵抗R5
及びR6は、基本的に、キャパシタC3及びC4の各充電時間
をセットし、これらキャパシタは、抵抗R7を経て電源V
EEに放電する。
の包絡線検出器に特に有用である。この検出器は、高周
波音声入力信号VINの包絡線の形状の出力信号VOUTを発
生する。この包絡線検出器の１つの重要な部品は、VIN
端子とノードN3との間に接続された整流バッファ32であ
る。このバッファ32は、第３図について述べたように構
成され、端子T1が電源VCC接続される。もう１つの重要
な部品は、ノードN3とVOUT端子との間に接続された整流
器34である。この整流器34も第３図について述べたよう
に構成され、端子CT及びT1が互いに接続される。抵抗R5
及びR6は、基本的に、キャパシタC3及びC4の各充電時間
をセットし、これらキャパシタは、抵抗R7を経て電源V
EEに放電する。
第６図は、第１図に対する別の特定の実施例を示してお
り、この場合、制御系８は、電源VEEとVCCとの間に接続
されたフローティング演算増幅器OFAで実施される。端
子CT及びポイントCPに各々接続されたOFAの非反転入力
端子と反転入力端子との間には電圧V1が現われる。OFA
の非反転出力端子及び反転出力端子は、各々、ノードN1
及びN2に接続され、電圧V2が０とされる。OFAの非反転
出力端子の電流IFは、その反転出力端子の電流と大きさ
がほゞ同じで方向が反対である。
り、この場合、制御系８は、電源VEEとVCCとの間に接続
されたフローティング演算増幅器OFAで実施される。端
子CT及びポイントCPに各々接続されたOFAの非反転入力
端子と反転入力端子との間には電圧V1が現われる。OFA
の非反転出力端子及び反転出力端子は、各々、ノードN1
及びN2に接続され、電圧V2が０とされる。OFAの非反転
出力端子の電流IFは、その反転出力端子の電流と大きさ
がほゞ同じで方向が反対である。
増幅器OFAで制御系８を実施した場合には、第２図及び
第３図の増幅器A1及びA2より一般的に簡単である。然し
乍ら、増幅器OFAを実施するのに用いる回路は、通常、N
PNトランジスタQ0のエミットVEEに到達するのを妨げる
という欠点がある。バッテリ10及び12は、電流源14と、
ノードN1に接続された同じ値の電流源36とで実施され
る。これらの電流源14及び36は、‘VA＋V12'が正である
か負であるかに基づいて、各々、電源VEE及びVCCに接続
されるか（図示されたように）、或いは、これと反対に
接続される。
第３図の増幅器A1及びA2より一般的に簡単である。然し
乍ら、増幅器OFAを実施するのに用いる回路は、通常、N
PNトランジスタQ0のエミットVEEに到達するのを妨げる
という欠点がある。バッテリ10及び12は、電流源14と、
ノードN1に接続された同じ値の電流源36とで実施され
る。これらの電流源14及び36は、‘VA＋V12'が正である
か負であるかに基づいて、各々、電源VEE及びVCCに接続
されるか（図示されたように）、或いは、これと反対に
接続される。
本発明の回路の種々の素子を製造する方法は、半導体業
界で良く知られている。各回路は、半導体ウェハの個々
の活性領域に対してPN接合分離を用いることによってモ
ノリシック集積回路の一部分として製造されるのが好ま
しい。
界で良く知られている。各回路は、半導体ウェハの個々
の活性領域に対してPN接合分離を用いることによってモ
ノリシック集積回路の一部分として製造されるのが好ま
しい。
特定の実施例について本発明を説明したが、これは、本
発明を説明するためのものであって、本発明の範囲をこ
れに限定するものではない。例えば、上記と逆の極性の
半導体素子を用いて、同じ結果を得ることができる。従
って、特許請求の範囲に規定された本発明の範囲から逸
脱せずに、種々の変更及び修正がなされ得ることが明ら
かであろう。
発明を説明するためのものであって、本発明の範囲をこ
れに限定するものではない。例えば、上記と逆の極性の
半導体素子を用いて、同じ結果を得ることができる。従
って、特許請求の範囲に規定された本発明の範囲から逸
脱せずに、種々の変更及び修正がなされ得ることが明ら
かであろう。
第１図は、本発明によるトランジスタの模擬回路を示す
ブロック図、 第２図は、第１図の回路の特定の実施例を示すブロック
及び回路図、 第３図は、第２図のバイポーラ実施例の回路図、 第４図は、出力電流を電圧の関数として示したグラフ、 第５図は、第３図の回路を用いた包絡線検出器のブロッ
ク及び回路図、そして 第６図は、第１図の別の特定の実施例を示すブロック及
び回路図である。 CT……制御端子、CP……制御ポイント T1、T2……端子 CE……制御電極 E1、E2……電極、Q0……トランジスタ R1、R2……抵抗 ８……制御系 10、12……電源
ブロック図、 第２図は、第１図の回路の特定の実施例を示すブロック
及び回路図、 第３図は、第２図のバイポーラ実施例の回路図、 第４図は、出力電流を電圧の関数として示したグラフ、 第５図は、第３図の回路を用いた包絡線検出器のブロッ
ク及び回路図、そして 第６図は、第１図の別の特定の実施例を示すブロック及
び回路図である。 CT……制御端子、CP……制御ポイント T1、T2……端子 CE……制御電極 E1、E2……電極、Q0……トランジスタ R1、R2……抵抗 ８……制御系 10、12……電源
Claims (8)
- 【請求項１】第１の通流端子へ第１の通流電極を接続
し、第２の通流端子へ第２の通流電極を接続し、そして
これらの通流電極間の電流の伝達を調整する制御電極を
有する主トランジスタを備え、制御端子と前記の第２の
通流端子との間の入力電圧に応答して前記の第１の通流
端子と前記の第２の通流端子との間の電流を制御する回
路において、 前記の制御電極へ接続された第１ノードと制御ポイント
との間に接続された第１の抵抗と、 第２ノードと前記の制御ポイントとの間に接続された第
２の抵抗と、 制御手段と を備え、この制御手段は、前記の入力電圧に応答して前
記の制御ポイントの電圧を調整するため前記の第１と第
２の抵抗に電流を流す電流ソースと電流シンクを備え、
前記の入力電圧は（イ）前記の制御電極と前記の第２の
通流電極との間の制御電圧を、（ロ）前記の第１の抵抗
の値を前記の第２の抵抗の値で割って得た商に１を加え
たものに等しいファクタで割った商にほぼ等しいことを
特徴とした回路。 - 【請求項２】入力電圧に応答して制御ポイントにおいて
行われる電圧調整による電圧から少なくとも選定電圧だ
け制御電極と制御ポイントとの間の電圧が異なるように
する手段を備えた請求項１に記載の回路。 - 【請求項３】入力電圧がVCS＝（VC−VA）/Bにより決定
され、ここでVCSは入力電圧、VCは制御電極と第２の通
流電極との間の電圧、VAは選定電圧、そしてＢは第１の
抵抗の値を第２の抵抗の値で割って得た商に１を加えた
ものに等しい請求項２に記載の回路。 - 【請求項４】制御端子が第１の端子に接続されている請
求項１、２もしくは３に記載の回路。 - 【請求項５】制御手段は電流ソースとしての第１の増幅
器と電流シンクとしての第２の増幅器とを含み、前記の
第１の増幅器は制御ポイントへ接続された反転入力端子
と、制御端子へ接続された非反転入力端子と、第１のノ
ードへ接続された出力端子とを有し、前記の第２の増幅
器は第２のノードに接続された反転入力端子と、第２の
端子へ接続された非反転入力端子と、第２のノードへ接
続された出力端子とを有する請求項１、２、３もしくは
４に記載の回路。 - 【請求項６】主トランジスタが、制御電極であるベース
と、第１の通流電極であるコレクタと、第２の通流電極
であるエミッタとを有するバイポーラトランジスタであ
る請求項５に記載の回路。 - 【請求項７】制御ポイントと制御端子との間の電圧と第
２のノードと第２の端子との間の電圧とを考慮して制御
電極と制御ポイントとの間に修正電圧を加える手段を備
える請求項５に記載の回路。 - 【請求項８】制御手段はオペレーショナル・フローテイ
ング増幅器を備え、この増幅器の非反転入力端子は制御
端子へ接続され、反転入力端子は制御ポイントへ接続さ
れ、非反転出力端子は第１のノードへ接続され、そして
反転出力端子は第２のノードへ接続されている請求項
１、２、３もしくは４に記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US658333 | 1984-10-05 | ||
| US06/658,333 US4678947A (en) | 1984-10-05 | 1984-10-05 | Simulated transistor/diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6190509A JPS6190509A (ja) | 1986-05-08 |
| JPH0697726B2 true JPH0697726B2 (ja) | 1994-11-30 |
Family
ID=24640810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60219966A Expired - Lifetime JPH0697726B2 (ja) | 1984-10-05 | 1985-10-02 | トランジスタ又はダイオードの模擬回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4678947A (ja) |
| EP (1) | EP0181017B1 (ja) |
| JP (1) | JPH0697726B2 (ja) |
| KR (1) | KR950000432B1 (ja) |
| DE (1) | DE3572097D1 (ja) |
| HK (1) | HK85691A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8700948A (nl) * | 1987-04-22 | 1988-11-16 | Philips Nv | Detektie-inrichting voor detektie van signaalveranderingen in een impulsvormig signaal. |
| US5257200A (en) * | 1990-12-21 | 1993-10-26 | Texas Instruments Incorporated | Optimization system |
| FI99171C (fi) * | 1991-09-12 | 1997-10-10 | Nokia Mobile Phones Ltd | Kytkentä RSSI-signaalin lähtöjännitteen skaalaukseen |
| US5303179A (en) * | 1992-01-03 | 1994-04-12 | Simmonds Precision Products, Inc. | Method and apparatus for electronically simulating capacitors |
| US5506527A (en) * | 1994-04-15 | 1996-04-09 | Hewlett-Packard Compnay | Low power diode |
| US5731999A (en) * | 1995-02-03 | 1998-03-24 | Apple Computer, Inc. | Method of controlling clamp induced ringing |
| US6469564B1 (en) * | 1998-04-14 | 2002-10-22 | Minebea Co., Ltd. | Circuit simulating a diode |
| US6734713B1 (en) * | 2001-03-30 | 2004-05-11 | Skyworks Solutions, Inc. | System for improving the parasitic resistance and capacitance effect of a transistor-based switch |
| CA2424473A1 (en) * | 2003-04-04 | 2004-10-04 | Siemens Milltronics Process Instruments Inc. | Circuit for loss-less diode equivalent |
| US8988912B2 (en) * | 2008-10-23 | 2015-03-24 | Leach International Corporation | System and method for emulating an ideal diode in a power control device |
| JP2012506693A (ja) * | 2008-10-23 | 2012-03-15 | リーチ インターナショナル コーポレイション | 電力制御装置の理想ダイオードを模倣するシステム及びその方法 |
| US10698432B2 (en) | 2013-03-13 | 2020-06-30 | Intel Corporation | Dual loop digital low drop regulator and current sharing control apparatus for distributable voltage regulators |
| CN103391082B (zh) * | 2013-07-08 | 2016-03-02 | 辉芒微电子（深圳）有限公司 | 低阈值电压二极管的替代电路 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3531656A (en) * | 1967-10-06 | 1970-09-29 | Systron Donner Corp | Precision rectifier circuit |
| DE1764014C2 (de) * | 1968-03-22 | 1973-01-04 | Ibm Deutschland Gmbh, 7000 Stuttgart | Schaltung zur Nachbildung der Strom-Spannungskennlinie einer Halbleiterdiode |
| US3541350A (en) * | 1968-06-28 | 1970-11-17 | Ibm | Simulated diode circuit |
| DE2061030A1 (de) * | 1970-12-11 | 1972-06-15 | Licentia Gmbh | Schaltungsanordnung zur Flaechengleichrichtung von Wechselspannungen,insbesondere Pilotspannungen in Traegerfrequenzsystemen |
| CA948285A (en) * | 1972-08-24 | 1974-05-28 | Bell-Northern Research Ltd. | Trigger comparator circuit |
| PL72103B1 (ja) * | 1972-10-02 | 1974-06-29 | ||
| GB1347437A (en) * | 1972-10-20 | 1974-02-27 | Oshima M | Rectifier circuits using mos field effect transistors |
| DE2554865C3 (de) * | 1975-12-05 | 1979-01-18 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Gleichrichter |
| US4259641A (en) * | 1978-12-11 | 1981-03-31 | Carow Donald W | Linearized detector/rectifier circuit |
| JPS5646666A (en) * | 1979-09-25 | 1981-04-27 | Toshiba Corp | All wave rectifier circuit |
| US4370620A (en) * | 1980-10-29 | 1983-01-25 | Ampex Corporation | Efficient high performance envelope detector with controlled decay envelope detection |
| US4500798A (en) * | 1982-09-27 | 1985-02-19 | Rca Corporation | Diode simulator circuit |
-
1984
- 1984-10-05 US US06/658,333 patent/US4678947A/en not_active Expired - Fee Related
-
1985
- 1985-10-01 DE DE8585201576T patent/DE3572097D1/de not_active Expired
- 1985-10-01 EP EP85201576A patent/EP0181017B1/en not_active Expired
- 1985-10-02 JP JP60219966A patent/JPH0697726B2/ja not_active Expired - Lifetime
- 1985-10-05 KR KR1019850007339A patent/KR950000432B1/ko not_active IP Right Cessation
-
1991
- 1991-10-31 HK HK856/91A patent/HK85691A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| HK85691A (en) | 1991-11-08 |
| EP0181017B1 (en) | 1989-08-02 |
| JPS6190509A (ja) | 1986-05-08 |
| EP0181017A1 (en) | 1986-05-14 |
| KR860003702A (ko) | 1986-05-28 |
| DE3572097D1 (en) | 1989-09-07 |
| US4678947A (en) | 1987-07-07 |
| KR950000432B1 (ko) | 1995-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4636742A (en) | Constant-current source circuit and differential amplifier using the same | |
| KR101829416B1 (ko) | 보상된 밴드갭 | |
| US7005839B2 (en) | Reference power supply circuit for semiconductor device | |
| US6384586B1 (en) | Regulated low-voltage generation circuit | |
| JPH0697726B2 (ja) | トランジスタ又はダイオードの模擬回路 | |
| US4524318A (en) | Band gap voltage reference circuit | |
| EP0355918A1 (en) | Voltage-to-current converter | |
| US4339677A (en) | Electrically variable impedance circuit with feedback compensation | |
| JPS6284608A (ja) | 単一利得緩衝増幅器 | |
| JPH0695610B2 (ja) | バイアス電圧発生回路及びその方法 | |
| EP0268345B1 (en) | Matching current source | |
| US5537078A (en) | Operational amplifier with JFET inputs having low input bias current and methods for using same | |
| JPH0136346B2 (ja) | ||
| JPS6340900Y2 (ja) | ||
| JPH10107584A (ja) | トランスインピーダンス関数を発生するための集積回路および方法 | |
| US6605987B2 (en) | Circuit for generating a reference voltage based on two partial currents with opposite temperature dependence | |
| US5625323A (en) | FET gate bias circuit | |
| JPH0590851A (ja) | 差動増幅器付き集積回路装置 | |
| CN113452333B (zh) | 差分放大器和激光器驱动电路 | |
| US4172992A (en) | Constant current control circuit | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| US4855625A (en) | Operational amplifier having low DC current input circuit | |
| JPWO2002031968A1 (ja) | 高周波増幅装置 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation |