JPS62117351A - プラスチツク・パツケ−ジ型半導体装置 - Google Patents
プラスチツク・パツケ−ジ型半導体装置Info
- Publication number
- JPS62117351A JPS62117351A JP60257317A JP25731785A JPS62117351A JP S62117351 A JPS62117351 A JP S62117351A JP 60257317 A JP60257317 A JP 60257317A JP 25731785 A JP25731785 A JP 25731785A JP S62117351 A JPS62117351 A JP S62117351A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- heat transfer
- transfer plate
- semiconductor chip
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔1既要〕
プラスチック・パッケージ構造のICは通常、熱放散に
対し7てしlリード材料として1[4あるいは銅合金を
用いる以り1、半導体チップの冷却ζ、二ついては特別
なる考慮が払われていない。本発明でば1L−導体チッ
プに接して高熱伝導性でHつ線半導体チップと熱膨張係
数の近似せる熱伝達板を用いて熱膨張の差による崖導体
チップの損傷をなくし、放熱特性の改善を図った。
対し7てしlリード材料として1[4あるいは銅合金を
用いる以り1、半導体チップの冷却ζ、二ついては特別
なる考慮が払われていない。本発明でば1L−導体チッ
プに接して高熱伝導性でHつ線半導体チップと熱膨張係
数の近似せる熱伝達板を用いて熱膨張の差による崖導体
チップの損傷をなくし、放熱特性の改善を図った。
本発明ば、プラスチック・パッケージ構造の半導体装置
の熱特P1の改善方法に関する。
の熱特P1の改善方法に関する。
集積回路のパッケージの方法として多くの形状が用いら
れているが、その中でもDIP型プラスチック・パッケ
ージは計産に適していること、プリント板での実装が筒
中であること等より最も多く生産されている。
れているが、その中でもDIP型プラスチック・パッケ
ージは計産に適していること、プリント板での実装が筒
中であること等より最も多く生産されている。
然し、一方プラスチック月料は1ffl常、熱伝導が低
く、搭載されている半導体チップを冷却するという観点
から、チップの冷却に適した構造ではない。
く、搭載されている半導体チップを冷却するという観点
から、チップの冷却に適した構造ではない。
プラスチック・パッケージの基本的なる構造に変更を加
えることなく、熱放散の良好なるパッケージ構造が要望
されている。
えることなく、熱放散の良好なるパッケージ構造が要望
されている。
通常、モールド材料としてエポキシ樹脂あるいはシリコ
ン樹脂系のモールド材料を用いてプラスチック・パッケ
ージに整形している。
ン樹脂系のモールド材料を用いてプラスチック・パッケ
ージに整形している。
従って半導体チップは周囲を全てこれらの+(料によっ
て包囲され、チップよりの熱放散は全てモールド材料を
通しての熱伝導、及びチップを搭載せるリードフレーム
、を通しての熱伝導に耗っている。
て包囲され、チップよりの熱放散は全てモールド材料を
通しての熱伝導、及びチップを搭載せるリードフレーム
、を通しての熱伝導に耗っている。
1記に述べたモールド)4料の熱伝導は極めて低く、そ
の熱伝導率はアルミナ・セラミックに比して約1750
と低く、プラスチック・パッケージを通しての熱放散は
多くを期待出来ない。
の熱伝導率はアルミナ・セラミックに比して約1750
と低く、プラスチック・パッケージを通しての熱放散は
多くを期待出来ない。
一方、リードフレーJ、は金属材料であり、ダイステー
ジ上に搭載された半導体チップは、グイステージの内部
リードを通して熱伝導により冷却される。
ジ上に搭載された半導体チップは、グイステージの内部
リードを通して熱伝導により冷却される。
リードフレームは通常42−A目oyが多く使用されて
いるが、更に熱伝導率が約30倍良好なるCuを主体と
せるリードフレーム材料を用いて熱放散の改善が行われ
ている。
いるが、更に熱伝導率が約30倍良好なるCuを主体と
せるリードフレーム材料を用いて熱放散の改善が行われ
ている。
上記に述べた従来のプラスチック・パッケージ構造では
、充分な半導体チップの熱放散機能を果たし得ないこと
である。
、充分な半導体チップの熱放散機能を果たし得ないこと
である。
リードフレームに熱伝導の極めて良好なる銅を用いたプ
ラスチック・パッケージの場合、銅系統の材料は熱膨張
係数が大きいためグイステージと半導体チップとの膨張
差に基づくチップ割れの問題が発生ずる。
ラスチック・パッケージの場合、銅系統の材料は熱膨張
係数が大きいためグイステージと半導体チップとの膨張
差に基づくチップ割れの問題が発生ずる。
上記問題点は、半導体チップの少なくとも一面には、高
熱伝導性でHlつ該半導体チップと熱膨張係数の近似せ
る熱伝達板が附加接合されてモールドされたことよりな
る本発明の構造によって解決される。
熱伝導性でHlつ該半導体チップと熱膨張係数の近似せ
る熱伝達板が附加接合されてモールドされたことよりな
る本発明の構造によって解決される。
」二記熱伝達板の挿入の方法としては、半導体チップの
上面に接合してパッケージの表面より熱放散させる構造
とすることが出来る。
上面に接合してパッケージの表面より熱放散させる構造
とすることが出来る。
また、熱伝達板を半導体チップの下面とグイステージ間
に接合した構造とすることも可能である。
に接合した構造とすることも可能である。
銅系統のリードフレームを用いる場合にば、熱伝達板の
一面を該半導体チップの下面に接合して、他面にはリー
ドフレームの内部リードにビーJいり−ドを接続する構
造を用いて熱放散を改善することが出来る。
一面を該半導体チップの下面に接合して、他面にはリー
ドフレームの内部リードにビーJいり−ドを接続する構
造を用いて熱放散を改善することが出来る。
〔作用)
高熱伝導性で目つ該半導体チップと熱膨張係数の近似せ
る材料として、Si C,A7!N、BN、ReO等を
用いた熱伝達板を半導体チップに接合することにより、
チップよりの発熱は速やかに熱伝達板に伝達される。
る材料として、Si C,A7!N、BN、ReO等を
用いた熱伝達板を半導体チップに接合することにより、
チップよりの発熱は速やかに熱伝達板に伝達される。
熱伝達板に移された熱量は、プラスチック・モールドの
表面から直接放熱することも可能であり、またリードフ
レームの内部リードを通して外部に放散することも可能
である。
表面から直接放熱することも可能であり、またリードフ
レームの内部リードを通して外部に放散することも可能
である。
従来問題であった半導体チップと膨張係数の差によるチ
ップ割れの問題も、上記の材料を用いることにより防止
される。
ップ割れの問題も、上記の材料を用いることにより防止
される。
C実施例)
本発明による実施例を第1図〜第3図の断面図により詳
細説明する。
細説明する。
本発明で用いられる高熱伝導性で丘つ熱膨張係数の近似
せる材料としては、次表にその他の関連するリードフレ
ーム材料、半導体チップ、プラスチック・モールド材料
とノ1.に示ず。
せる材料としては、次表にその他の関連するリードフレ
ーム材料、半導体チップ、プラスチック・モールド材料
とノ1.に示ず。
上記の表で明らかなごとく、高熱伝導性材料としてあげ
た4種類の材料は熱伝導率がプラスチック材料に比して
極めて大であり、且つ膨張係数はCI!あるいはプラス
チック材料に比し半導体チップに極めて近似している。
た4種類の材料は熱伝導率がプラスチック材料に比して
極めて大であり、且つ膨張係数はCI!あるいはプラス
チック材料に比し半導体チップに極めて近似している。
これらの(A料の何れかを用いた熱伝達板を挿入せる第
1図の実施例を説明する。
1図の実施例を説明する。
第1図はFLIP型プラ型子ラスチックケージの長袖、
即ちX軸垂偵なる面での断面図で、リードフレーム、■
のグイステージ2上には半導体チップ3が搭載されてい
ることは変わらない。
即ちX軸垂偵なる面での断面図で、リードフレーム、■
のグイステージ2上には半導体チップ3が搭載されてい
ることは変わらない。
半導体チップ3上にシリコン系の接着剤5により熱伝達
板4が接合されて、トランスファ・モールドされCいる
。熱伝達板4の表面はモールF後露出するごとく寸法が
選ばれる。耐水性を向」二するためシリコン樹脂6を塗
布することも可能である。
板4が接合されて、トランスファ・モールドされCいる
。熱伝達板4の表面はモールF後露出するごとく寸法が
選ばれる。耐水性を向」二するためシリコン樹脂6を塗
布することも可能である。
この構造により半導体チップよりの発熱は、低熱抵抗の
熱伝達板4により速やかにパッケージ表面に伝達されて
放散される。また半導体チップは熱伝達板と膨張係数も
近似しているのでストレスも小さい。
熱伝達板4により速やかにパッケージ表面に伝達されて
放散される。また半導体チップは熱伝達板と膨張係数も
近似しているのでストレスも小さい。
別の第2図に、Lる実施例は、熱伝達板4をグイステー
ジ2と半導体千ツブ3の間に挿入された例である。この
場合チップよりの発熱は熱伝達板よりグイステージ、更
に内部リードを通じて放熱される。第2図はX軸に沿っ
た面での断面を示す。
ジ2と半導体千ツブ3の間に挿入された例である。この
場合チップよりの発熱は熱伝達板よりグイステージ、更
に内部リードを通じて放熱される。第2図はX軸に沿っ
た面での断面を示す。
リードフレームが42−A I joyを用いる場合は
、グイステージ2と熱伝達板4とは熱膨張係数は近似し
ているので、ストレスの発生の恐れはない。
、グイステージ2と熱伝達板4とは熱膨張係数は近似し
ているので、ストレスの発生の恐れはない。
リードフレーム自体に高熱伝導性のCu材料を用いる場
合は、第3同断面図のごとくグイステージを無くしたリ
ードフレーム1を用いて、中間にビームリードの内部リ
ート部7と熱伝達板を接続するビームリード8を介在さ
−lた構造でモールドすることも可能である。これによ
りグイステージと熱伝達板との熱的なる不整合性を避け
ることも出来る。
合は、第3同断面図のごとくグイステージを無くしたリ
ードフレーム1を用いて、中間にビームリードの内部リ
ート部7と熱伝達板を接続するビームリード8を介在さ
−lた構造でモールドすることも可能である。これによ
りグイステージと熱伝達板との熱的なる不整合性を避け
ることも出来る。
以上に説明せるごとく本発明のプラスチック・パッケー
ジ型半導体装置の構造により、半導体チツブよりの熱放
散は著しく改佐され、信頼性の向上に寄与ずろ所大であ
る。
ジ型半導体装置の構造により、半導体チツブよりの熱放
散は著しく改佐され、信頼性の向上に寄与ずろ所大であ
る。
第1図〜第3図は本発明にががゎるプラスチック・パッ
ケージ型半導体装置の断面図を示す。 図面において、 1はリードフレーム、 2はグイステージ、 3は半導体チップ、 4は熱伝達板、 5は接着剤、 6はシリコン樹脂、 7は内部リード、 8はビームリード、 をそれぞれ示す。 4axにかかりシ7フズ→す7パ・ヅケージ°す4がF
StiJi回第1図 /¥発明11・i・めJ゛ルr腑幻緯旬図第2図 オAモロ月1働−iy#> s 別の実)祝チ列ざ乍市
丁目第3図
ケージ型半導体装置の断面図を示す。 図面において、 1はリードフレーム、 2はグイステージ、 3は半導体チップ、 4は熱伝達板、 5は接着剤、 6はシリコン樹脂、 7は内部リード、 8はビームリード、 をそれぞれ示す。 4axにかかりシ7フズ→す7パ・ヅケージ°す4がF
StiJi回第1図 /¥発明11・i・めJ゛ルr腑幻緯旬図第2図 オAモロ月1働−iy#> s 別の実)祝チ列ざ乍市
丁目第3図
Claims (4)
- (1)半導体チップ(3)の少なくとも一面には、高熱
伝導性で且つ該半導体チップと熱膨張係数の近似せる熱
伝達板(4)が附加接合されてモールドされたことを特
徴とするプラスチック・パッケージ型半導体装置。 - (2)前記熱伝達板が該半導体チップの上面に接合され
たことを特徴とする特許請求範囲第(1)項記載のプラ
スチック・パッケージ型半導体装置。 - (3)前記熱伝達板が該半導体チップの下面とダイステ
ージ(2)間に接合されたことを特徴とする特許請求範
囲第(1)項記載のプラスチック・パッケージ型半導体
装置。 - (4)前記熱伝達板の一面は該半導体チップの下面に接
合され、他面には鋼系統材料よりなるリードフレーム(
1)の内部リード(7)に接続されたビームリード(8
)を接続してなることを特徴とする特許請求範囲第(1
)項記載のプラスチック・パッケージ型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60257317A JPH07107921B2 (ja) | 1985-11-15 | 1985-11-15 | プラスチツク・パツケ−ジ型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60257317A JPH07107921B2 (ja) | 1985-11-15 | 1985-11-15 | プラスチツク・パツケ−ジ型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62117351A true JPS62117351A (ja) | 1987-05-28 |
JPH07107921B2 JPH07107921B2 (ja) | 1995-11-15 |
Family
ID=17304677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60257317A Expired - Lifetime JPH07107921B2 (ja) | 1985-11-15 | 1985-11-15 | プラスチツク・パツケ−ジ型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07107921B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2636777A1 (fr) * | 1988-08-23 | 1990-03-23 | Mikoshiba Nobuo | Dispositif semiconducteur a circuit de decharge de chaleur |
JPH06132425A (ja) * | 1992-10-22 | 1994-05-13 | Kyocera Corp | 半導体装置 |
US6570247B1 (en) * | 1997-12-30 | 2003-05-27 | Intel Corporation | Integrated circuit device having an embedded heat slug |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5896757A (ja) * | 1981-12-04 | 1983-06-08 | Hitachi Ltd | 半導体装置 |
JPS6057655A (ja) * | 1983-09-08 | 1985-04-03 | Matsushita Electronics Corp | 半導体装置 |
-
1985
- 1985-11-15 JP JP60257317A patent/JPH07107921B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5896757A (ja) * | 1981-12-04 | 1983-06-08 | Hitachi Ltd | 半導体装置 |
JPS6057655A (ja) * | 1983-09-08 | 1985-04-03 | Matsushita Electronics Corp | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2636777A1 (fr) * | 1988-08-23 | 1990-03-23 | Mikoshiba Nobuo | Dispositif semiconducteur a circuit de decharge de chaleur |
JPH06132425A (ja) * | 1992-10-22 | 1994-05-13 | Kyocera Corp | 半導体装置 |
US6570247B1 (en) * | 1997-12-30 | 2003-05-27 | Intel Corporation | Integrated circuit device having an embedded heat slug |
Also Published As
Publication number | Publication date |
---|---|
JPH07107921B2 (ja) | 1995-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970005712B1 (ko) | 고 열방출용 반도체 패키지 | |
US5604376A (en) | Paddleless molded plastic semiconductor chip package | |
JPH07169882A (ja) | モールドされた集積回路パッケージ | |
US20080020517A1 (en) | Multi Lead Frame Power Package | |
JPH0263142A (ja) | モールド・パッケージおよびその製造方法 | |
JPS62117351A (ja) | プラスチツク・パツケ−ジ型半導体装置 | |
JPH03174749A (ja) | 半導体装置 | |
JPS6161449A (ja) | マルチチップ集積回路パッケ−ジ | |
JPS59219942A (ja) | チツプキヤリア | |
JPH05211257A (ja) | 半導体集積回路の実装方法 | |
JPH07112029B2 (ja) | 電子部品冷却装置 | |
JPH0448740A (ja) | Tab半導体装置 | |
JP2549720B2 (ja) | 半導体装置 | |
JPS60226149A (ja) | ヒ−トシンク付セラミツクパツケ−ジ | |
JPH07235633A (ja) | マルチチップモジュール | |
JPH05198708A (ja) | 半導体集積回路装置 | |
JPS6184043A (ja) | プラグインパツケ−ジ | |
JPH04124860A (ja) | 半導体パッケージ | |
JPS62281453A (ja) | チツプキヤリアモジユ−ル | |
JPS61125142A (ja) | 電子装置 | |
JPH04207059A (ja) | 半導体装置 | |
JPH03171744A (ja) | 半導体装置及びその製造方法 | |
KR0119764Y1 (ko) | 반도체 패키지 | |
JPH05275578A (ja) | 半導体装置 | |
JPS6348850A (ja) | 半導体装置の製造方法 |