JP2549720B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2549720B2 JP2549720B2 JP63301644A JP30164488A JP2549720B2 JP 2549720 B2 JP2549720 B2 JP 2549720B2 JP 63301644 A JP63301644 A JP 63301644A JP 30164488 A JP30164488 A JP 30164488A JP 2549720 B2 JP2549720 B2 JP 2549720B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- surface mount
- metal core
- package
- mount type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、表面実装形パツケージタイプの半導体装
置に関するものである。
置に関するものである。
近年、半導体分野の技術革新によつて集積度の向上に
伴い素子サイズの大形化が進み、これを樹脂封止して基
板に実装してなる半導体装置も小形化する傾向にある。
伴い素子サイズの大形化が進み、これを樹脂封止して基
板に実装してなる半導体装置も小形化する傾向にある。
しかしながら、このような状況のなかで、高集積化お
よび高密度実装化を目的として開発され、市場に広がり
つつある、表面実装形パツケージを基板に実装した半導
体装置については下記に示すような問題（ａ）ならびに
要望（ｂ）が生じている。（ａ）表面実装形パツケージ
内の半導体素子より生じる発熱に対して熱放散が追いつ
かず、パツケージさらには半導体装置全体の温度が異常
に上昇し、その結果半導体装置の故障を招き信頼性を損
なう。（ｂ）高集積化，高密度実装化に伴いパツケージ
から基板へのリードコンタクトが非常にフアインピツチ
（例えば50mil pitch〜25mil pitch）になり、表面実装
形パツケージの基板に対する実装時の位置精度の向上が
要求されている。
よび高密度実装化を目的として開発され、市場に広がり
つつある、表面実装形パツケージを基板に実装した半導
体装置については下記に示すような問題（ａ）ならびに
要望（ｂ）が生じている。（ａ）表面実装形パツケージ
内の半導体素子より生じる発熱に対して熱放散が追いつ
かず、パツケージさらには半導体装置全体の温度が異常
に上昇し、その結果半導体装置の故障を招き信頼性を損
なう。（ｂ）高集積化，高密度実装化に伴いパツケージ
から基板へのリードコンタクトが非常にフアインピツチ
（例えば50mil pitch〜25mil pitch）になり、表面実装
形パツケージの基板に対する実装時の位置精度の向上が
要求されている。
この発明は、このような事情に鑑みなされたもので、
熱放散性に優れ、かつパツケージの基板への実装時の位
置決め精度に優れた半導体装置の提供をその目的とす
る。
熱放散性に優れ、かつパツケージの基板への実装時の位
置決め精度に優れた半導体装置の提供をその目的とす
る。
上記の目的を達成するため、この発明の半導体装置
は、表面実装形パツケージと基板とを備え、上記表面実
装形パツケージのダイボンドパツドの下部に凹部を形成
し、上記基板の一面に上記表面実装形パツケージの凹部
と嵌合しうるよう金属コアを突設するとともに上記基板
の他面に金属薄膜放熱体をその一部が上記金属コアと接
触した状態で設け、上記凹部と金属コアとの嵌合により
上記表面実装形パツケージが基板に固定されているとい
う構成をとる。
は、表面実装形パツケージと基板とを備え、上記表面実
装形パツケージのダイボンドパツドの下部に凹部を形成
し、上記基板の一面に上記表面実装形パツケージの凹部
と嵌合しうるよう金属コアを突設するとともに上記基板
の他面に金属薄膜放熱体をその一部が上記金属コアと接
触した状態で設け、上記凹部と金属コアとの嵌合により
上記表面実装形パツケージが基板に固定されているとい
う構成をとる。
すなわち、この発明の半導体装置は、表面実装形パツ
ケージのダイボンドパツドの下部に凹部が形成され、基
板内に上記凹部と嵌合しうるよう金属コアが基板に突設
されており、かつ基板の他面に金属薄膜放熱体が上記金
属コアとその一部が接触した状態で設けられ、上記凹部
と上記金属コアとの嵌合により上記表面実装形パツケー
ジが上記基板に固定されている。そのため、半導体装置
の作動時において表面実装形パツケージの半導体素子よ
り生じる高熱が金属コアを経て金属薄膜放熱体から放散
され異常高温による故障の発生が回避されるようにな
る。また、表面実装形パツケージを基板に固定する際、
表面実装形パツケージ下面に形成された凹部と基板に突
設された金属コアを嵌合させることにより実装時の位置
精度の向上が図られ、その結果、実装時の位置決めが容
易になる。
ケージのダイボンドパツドの下部に凹部が形成され、基
板内に上記凹部と嵌合しうるよう金属コアが基板に突設
されており、かつ基板の他面に金属薄膜放熱体が上記金
属コアとその一部が接触した状態で設けられ、上記凹部
と上記金属コアとの嵌合により上記表面実装形パツケー
ジが上記基板に固定されている。そのため、半導体装置
の作動時において表面実装形パツケージの半導体素子よ
り生じる高熱が金属コアを経て金属薄膜放熱体から放散
され異常高温による故障の発生が回避されるようにな
る。また、表面実装形パツケージを基板に固定する際、
表面実装形パツケージ下面に形成された凹部と基板に突
設された金属コアを嵌合させることにより実装時の位置
精度の向上が図られ、その結果、実装時の位置決めが容
易になる。
この発明の半導体装置は、特殊な形状を有する表面実
装形パツケージと、上記特殊な形状に対応する金属コア
が突設られかつその他面に金属薄膜放熱体が設けられた
基板とを用いて構成される。
装形パツケージと、上記特殊な形状に対応する金属コア
が突設られかつその他面に金属薄膜放熱体が設けられた
基板とを用いて構成される。
上記特殊な形状を有する表面実装形パツケージとして
は、基本的には現在広く用いられている表面実装形パツ
ケージ、例えばスモールアウトラインパツケージ（SO
P），プラスチツクリーデイドチツプキヤリア（PLC
C），クオドフラツトパツケージ（QFP），スモールアウ
トラインＪリードパツケージ（SOJ）があげられ、それ
に、下記に示すような特殊形状（凹部）が付与されてい
る。すなわち、第１図に示すように、封止樹脂11で樹脂
封止された表面実装形パツケージ１のシリコンチツプ５
が搭載されたダイボンドパツド２の下部に、ダイボンド
パツド２の面積と略同じかまたはそれよりやや小さい面
積の凹部３が形成されている。図において、４はリード
フレーム、６はポンデイングワイヤである。
は、基本的には現在広く用いられている表面実装形パツ
ケージ、例えばスモールアウトラインパツケージ（SO
P），プラスチツクリーデイドチツプキヤリア（PLC
C），クオドフラツトパツケージ（QFP），スモールアウ
トラインＪリードパツケージ（SOJ）があげられ、それ
に、下記に示すような特殊形状（凹部）が付与されてい
る。すなわち、第１図に示すように、封止樹脂11で樹脂
封止された表面実装形パツケージ１のシリコンチツプ５
が搭載されたダイボンドパツド２の下部に、ダイボンド
パツド２の面積と略同じかまたはそれよりやや小さい面
積の凹部３が形成されている。図において、４はリード
フレーム、６はポンデイングワイヤである。
上記表面実装形パツケージ１を装着する基板として
は、特に制限されるものでなく、通常用いられているも
の、例えはガラスエポキシ基板，ガラスポリイミド基
板，紙フエノール基板等があげられる。そして、第２図
に示すように、これら基板７に、上記表面実装形パツケ
ージ１に形成された凹部３（第１図参照）と嵌合しうる
よう金属コア９が突設されている。また、上記基板７の
他面には、金属薄膜放熱体10がその一部を上記金属コア
９に接触させた状態で設けられている。なお、上記金属
コア９および上記金属薄膜放熱体10の材質としては、
銅，アルミニウム等があげられる。図において、８は配
線パターンである。
は、特に制限されるものでなく、通常用いられているも
の、例えはガラスエポキシ基板，ガラスポリイミド基
板，紙フエノール基板等があげられる。そして、第２図
に示すように、これら基板７に、上記表面実装形パツケ
ージ１に形成された凹部３（第１図参照）と嵌合しうる
よう金属コア９が突設されている。また、上記基板７の
他面には、金属薄膜放熱体10がその一部を上記金属コア
９に接触させた状態で設けられている。なお、上記金属
コア９および上記金属薄膜放熱体10の材質としては、
銅，アルミニウム等があげられる。図において、８は配
線パターンである。
なお、第２図において、上記金属コア９と金属薄膜放
熱体10との接着方法としては、エポキシ系接着剤，金属
粉末入りエポキシ系接着剤，ポリイミド系接着剤等を用
いて両者を接着する方法があげられる。特に、金属コア
９と金属薄膜放熱体10とを予め一体成形しておき、これ
を用いるようにすると、両者を接着する工程が省略でき
より好適である。
熱体10との接着方法としては、エポキシ系接着剤，金属
粉末入りエポキシ系接着剤，ポリイミド系接着剤等を用
いて両者を接着する方法があげられる。特に、金属コア
９と金属薄膜放熱体10とを予め一体成形しておき、これ
を用いるようにすると、両者を接着する工程が省略でき
より好適である。
つぎに、上記金属コア９およびその他面に金属薄膜放
熱体10が設けられた基板７に、上記表面実装形パツケー
ジ１が固定された半導体装置12を第３図に示す。図面に
示すように、表面実装形パツケージ１は、それ自体に形
成された凹部３を基板７に突設された金属コア９に嵌合
し接着することにより基板７に実装されている。なお、
基板７に表面実装形パツケージ１を固定する際の上記金
属コア９と表面実装形パツケージ１の接着方法として
は、前記金属コア９と金属薄膜放熱体10との接着に用い
た方法と同様の方法があげられる。
熱体10が設けられた基板７に、上記表面実装形パツケー
ジ１が固定された半導体装置12を第３図に示す。図面に
示すように、表面実装形パツケージ１は、それ自体に形
成された凹部３を基板７に突設された金属コア９に嵌合
し接着することにより基板７に実装されている。なお、
基板７に表面実装形パツケージ１を固定する際の上記金
属コア９と表面実装形パツケージ１の接着方法として
は、前記金属コア９と金属薄膜放熱体10との接着に用い
た方法と同様の方法があげられる。
このようにして得られる半導体装置では、第３図に示
すように、シリコンチツプ５より発生した高熱がダイボ
ンドパツド２の下部に形成された凹部３に嵌合している
金属コア９を経て金属薄膜放熱体10から効率的に放散さ
れる。そのため、熱放散性に優れている。また、表面実
装は、表面実装形パツケージ１に形成された凹部３と基
板７に突設された金属コア９とを嵌合させることにより
行うため、実装時の位置決め精度の向上が実現されると
同時に実装時における表面実装形パツケージ１の位置決
めが容易になる。
すように、シリコンチツプ５より発生した高熱がダイボ
ンドパツド２の下部に形成された凹部３に嵌合している
金属コア９を経て金属薄膜放熱体10から効率的に放散さ
れる。そのため、熱放散性に優れている。また、表面実
装は、表面実装形パツケージ１に形成された凹部３と基
板７に突設された金属コア９とを嵌合させることにより
行うため、実装時の位置決め精度の向上が実現されると
同時に実装時における表面実装形パツケージ１の位置決
めが容易になる。
なお、第３図では、表面実装形パツケージ１の凹部３
の天井部にはダイボンドパツド２は露呈していないが、
第４図に示すように、それを露呈させ、金属コア９とダ
イボンドパツド２が直接接触するようにすると、シリコ
ンチツプ５より生じる高熱が、ダイボンドパツド２から
直接金属コア９に伝わり、それが金属薄膜放熱体10から
放散されるため、得られる半導体装置12aの熱放散性が
より一層向上するようになる。
の天井部にはダイボンドパツド２は露呈していないが、
第４図に示すように、それを露呈させ、金属コア９とダ
イボンドパツド２が直接接触するようにすると、シリコ
ンチツプ５より生じる高熱が、ダイボンドパツド２から
直接金属コア９に伝わり、それが金属薄膜放熱体10から
放散されるため、得られる半導体装置12aの熱放散性が
より一層向上するようになる。
以上のように、この発明の半導体装置は、表面実装形
パツケージのダイボンドパツドの下部に凹部を形成し、
かつ基板の一面に上記表面実装形パツケージの凹部と嵌
合しうるよう金属コアを突設するとともに上記基板の他
面に金属薄膜放熱体をその一部が金属コアと接触した状
態で設け、上記凹部と金属コアとの嵌合により上記表面
実装形パツケージが基板に固定されている。そのため、
作動時において表面実装形パツケージの半導体素子より
生じる高熱が金属コアを経て金属薄膜放熱体から効率的
に放散され、異常高温による故障の発生が回避されるよ
うになる。さらに、基板に対する表面実装形パツケージ
の固定が、上記凹部と金属コアを嵌合させることにより
なされるため、実装時の位置決めの精度が向上し、その
結果、位置決めが容易になる。
パツケージのダイボンドパツドの下部に凹部を形成し、
かつ基板の一面に上記表面実装形パツケージの凹部と嵌
合しうるよう金属コアを突設するとともに上記基板の他
面に金属薄膜放熱体をその一部が金属コアと接触した状
態で設け、上記凹部と金属コアとの嵌合により上記表面
実装形パツケージが基板に固定されている。そのため、
作動時において表面実装形パツケージの半導体素子より
生じる高熱が金属コアを経て金属薄膜放熱体から効率的
に放散され、異常高温による故障の発生が回避されるよ
うになる。さらに、基板に対する表面実装形パツケージ
の固定が、上記凹部と金属コアを嵌合させることにより
なされるため、実装時の位置決めの精度が向上し、その
結果、位置決めが容易になる。
つぎに、実施例について比較例と併せて説明する。
〔実施例１〜５〕 表面実装形パツケージは、厚み3.0mmの80pinQFPで、
リードフレームの材質は42アロイ、ダイボンドパツドの
サイズは８×8mm、半導体チツプはサイズが６×6mmの発
熱源として抵抗体付きのもの、そして上記表面実装形パ
ツケージのダイボンドパツド下部に深さ1mmで面積は３
×3mmまたは５×5mmの凹部を形成した２種類のものを用
いた。そして、つぎに、上記凹部形状に対して0.15mmの
クリアランスを設定し、上面の面積が2.85×2.85mmまた
は4.85mm×4.85mmを有する金属コアのいずれかを突設
し、厚み0.03mmの金属薄膜放熱体を上記金属コアと接触
した状態で他面に設けられた基板を用いた。そして、上
記基板に上記表面実装形パツケージを固定し、半導体装
置を得た。また、金属コアと表面実装形パツケージおよ
び金属コアと基板に設けられた金属薄膜放熱体との接着
には、銀粉入りエポキシペーストを用いた。なお、上記
基板，金属コアおよび金属薄膜放熱体のそれぞれの材質
さらに金属薄膜放熱体の厚みを下記の第１表に示した。
リードフレームの材質は42アロイ、ダイボンドパツドの
サイズは８×8mm、半導体チツプはサイズが６×6mmの発
熱源として抵抗体付きのもの、そして上記表面実装形パ
ツケージのダイボンドパツド下部に深さ1mmで面積は３
×3mmまたは５×5mmの凹部を形成した２種類のものを用
いた。そして、つぎに、上記凹部形状に対して0.15mmの
クリアランスを設定し、上面の面積が2.85×2.85mmまた
は4.85mm×4.85mmを有する金属コアのいずれかを突設
し、厚み0.03mmの金属薄膜放熱体を上記金属コアと接触
した状態で他面に設けられた基板を用いた。そして、上
記基板に上記表面実装形パツケージを固定し、半導体装
置を得た。また、金属コアと表面実装形パツケージおよ
び金属コアと基板に設けられた金属薄膜放熱体との接着
には、銀粉入りエポキシペーストを用いた。なお、上記
基板，金属コアおよび金属薄膜放熱体のそれぞれの材質
さらに金属薄膜放熱体の厚みを下記の第１表に示した。
従来より用いられている表面実装形パツケージ（80pi
nQFP）およびガラスエポキシ基板を用いた。それ以外は
実施例１と同様にして半導体装置を得た。
nQFP）およびガラスエポキシ基板を用いた。それ以外は
実施例１と同様にして半導体装置を得た。
つぎに、上記のようにして得られた半導体装置を用い
て、作動時の熱放散性および実装時の位置決め精度を測
定し評価した。なお、作動時の熱放散性についてはパツ
ケージ表面の温度を熱電対により測定し、位置決め精度
については実体顕微鏡観察により確認した。
て、作動時の熱放散性および実装時の位置決め精度を測
定し評価した。なお、作動時の熱放散性についてはパツ
ケージ表面の温度を熱電対により測定し、位置決め精度
については実体顕微鏡観察により確認した。
上記第２表の結果から、実施例品は比較例品に比べて
パツケージ表面の温度が低い。このことから、実施例品
が熱放散性に優れていることがわかる。また、位置決め
精度においても、高い精度で実装されている。
パツケージ表面の温度が低い。このことから、実施例品
が熱放散性に優れていることがわかる。また、位置決め
精度においても、高い精度で実装されている。
第１図はこの発明を構成する表面実装形パツケージの縦
断面図、第２図はこの発明を構成する基板の縦断面図、
第３図は基板に表面実装形パツケージが固定された状態
の縦断面図、第４図はこの発明の他の実施例を示す縦断
面図である。 １……表面実装形パツケージ、２……ダイボンドパツ
ド、３……凹部、７……基板、９……金属コア、10……
金属薄膜放熱体
断面図、第２図はこの発明を構成する基板の縦断面図、
第３図は基板に表面実装形パツケージが固定された状態
の縦断面図、第４図はこの発明の他の実施例を示す縦断
面図である。 １……表面実装形パツケージ、２……ダイボンドパツ
ド、３……凹部、７……基板、９……金属コア、10……
金属薄膜放熱体
Claims (1)
- 【請求項１】表面実装形パツケージと基板とを備え、上
記表面実装形パツケージのダイボンドパツドの下部に凹
部を形成し、上記基板の一面に上記表面実装形パツケー
ジの凹部と嵌合しうるよう金属コアを突設するとともに
上記基板の他面に金属薄膜放熱体をその一部が上記金属
コアと接触した状態で設け、上記凹部と金属コアとの嵌
合により上記表面実装形パツケージが基板に固定されて
いることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63301644A JP2549720B2 (ja) | 1988-11-28 | 1988-11-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63301644A JP2549720B2 (ja) | 1988-11-28 | 1988-11-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02146751A JPH02146751A (ja) | 1990-06-05 |
| JP2549720B2 true JP2549720B2 (ja) | 1996-10-30 |
Family
ID=17899421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63301644A Expired - Lifetime JP2549720B2 (ja) | 1988-11-28 | 1988-11-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2549720B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5285352A (en) * | 1992-07-15 | 1994-02-08 | Motorola, Inc. | Pad array semiconductor device with thermal conductor and process for making the same |
| KR100370231B1 (ko) * | 2000-06-13 | 2003-01-29 | 페어차일드코리아반도체 주식회사 | 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지 |
| JP4675268B2 (ja) * | 2006-03-30 | 2011-04-20 | 三菱電機株式会社 | モールド電動機及び空気調和機 |
-
1988
- 1988-11-28 JP JP63301644A patent/JP2549720B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02146751A (ja) | 1990-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| US6528868B1 (en) | Lead frame device and method for producing the same | |
| KR20090128557A (ko) | 광학적 커플러 패키지 | |
| JPH08111491A (ja) | 半導体装置 | |
| US20060209514A1 (en) | Semiconductor device and manufacturing method therefor | |
| JP3054576B2 (ja) | 半導体装置 | |
| JPH09252014A (ja) | 半導体素子の製造方法 | |
| US20220157700A1 (en) | Two sided bondable lead frame | |
| KR100621555B1 (ko) | 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법 | |
| JPH0444347A (ja) | 半導体装置及びその製造方法 | |
| JP2549720B2 (ja) | 半導体装置 | |
| KR0157857B1 (ko) | 반도체 패키지 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0473297B2 (ja) | ||
| JPH0719876B2 (ja) | 半導体装置 | |
| JPH11145339A (ja) | 半導体装置および実装基板 | |
| JP2856455B2 (ja) | 半導体装置 | |
| JPH11354706A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH09129812A (ja) | 半導体装置 | |
| JPS62117351A (ja) | プラスチツク・パツケ−ジ型半導体装置 | |
| JPH05211268A (ja) | 半導体装置 | |
| JPH05275570A (ja) | 半導体装置 | |
| KR101204741B1 (ko) | 방열판을 포함하는 반도체 패키지 및 그 제조 방법 | |
| JPH0637221A (ja) | 樹脂封止型半導体装置 | |
| KR100308393B1 (ko) | 반도체패키지및그제조방법 |