JPS62281453A - チツプキヤリアモジユ−ル - Google Patents
チツプキヤリアモジユ−ルInfo
- Publication number
- JPS62281453A JPS62281453A JP12332986A JP12332986A JPS62281453A JP S62281453 A JPS62281453 A JP S62281453A JP 12332986 A JP12332986 A JP 12332986A JP 12332986 A JP12332986 A JP 12332986A JP S62281453 A JPS62281453 A JP S62281453A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- base
- silicon carbide
- chip
- carrier module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 238000005219 brazing Methods 0.000 claims abstract description 21
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 19
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052863 mullite Inorganic materials 0.000 claims abstract description 6
- 238000007789 sealing Methods 0.000 claims abstract 2
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000005476 soldering Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 7
- 229910000679 solder Inorganic materials 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明はチップキャリアモジュールに関し、特に、その
熱抵抗の低減、チップクラックの防止、チップとベース
との接合部の破断防止技術に関する。
熱抵抗の低減、チップクラックの防止、チップとベース
との接合部の破断防止技術に関する。
従来のチップキャリアモジュールは次のようである。す
なわち、その裏面に外部接続端子を有するベース上にバ
ンプ接続により半導体チップを固着させ、該ベース上に
ロウ材により断面円字状の一体キャップを取付けしてな
り、該キャップをＣｕ−Ｗなどの焼結金属により構成し
ており、さらに、半導体チップからの熱をよく放散させ
るために、半導体チップの裏面をロウ材によりキャップ
の内面に密着している。
なわち、その裏面に外部接続端子を有するベース上にバ
ンプ接続により半導体チップを固着させ、該ベース上に
ロウ材により断面円字状の一体キャップを取付けしてな
り、該キャップをＣｕ−Ｗなどの焼結金属により構成し
ており、さらに、半導体チップからの熱をよく放散させ
るために、半導体チップの裏面をロウ材によりキャップ
の内面に密着している。
しかしながら、このような構造のものでは、多少放熱性
は良いとしても、半導体チップがシリコン単結晶基板よ
りなる場合、このものと金属よりなるキャップとの熱膨
張係数差により熱歪が生じ、そのストレス（応力）が半
導体チップにかかりチップクラックを生起したり、チッ
プとベースとのバンプ接続部に破断を生じ易く、信頼性
の点で充分ではない。なお、チップキャリアパッケージ
について述べた文献の例として、１９８０年１月１５日
工業調査会発行ｒＩＣ化実装技術ｊ ｐ１４１〜１４３
がある。
は良いとしても、半導体チップがシリコン単結晶基板よ
りなる場合、このものと金属よりなるキャップとの熱膨
張係数差により熱歪が生じ、そのストレス（応力）が半
導体チップにかかりチップクラックを生起したり、チッ
プとベースとのバンプ接続部に破断を生じ易く、信頼性
の点で充分ではない。なお、チップキャリアパッケージ
について述べた文献の例として、１９８０年１月１５日
工業調査会発行ｒＩＣ化実装技術ｊ ｐ１４１〜１４３
がある。
本発明は熱伝導性が良く、放熱性に優れ、熱膨張係数の
マツチング（整合）によりチップクラックやバンブ接続
部の破断を生ぜず、信頼性を向上させることのできる技
術を提供することを目的とする。
マツチング（整合）によりチップクラックやバンブ接続
部の破断を生ぜず、信頼性を向上させることのできる技
術を提供することを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、本発明においてはシリコン系半導体素子と熱
膨張係数が近似しており、かつ、放熱性（熱伝導性）の
良い炭化硅素（ＳｉＣ）をキャップ材料としているので
あるが、このＳｉＣ材は加工性に難点がある。そこで、
キャップを従来のごとく断ｆＩＩＦｉ］字状の一部キャ
ップとせずに、枠と平板状のＳｉＣキャップとに分割し
、ベース上に枠を立設し、その上ＫＳｉＣキャップを取
付けるようにする。その際、ベースに枠を取付ける際に
使用する接合材料や、ベースＫＳｉＣキャップを取付け
る際に使用する接合材料やバンプや外部接続端子形成材
料などの融点を異なったものとし、例えは半田地底を変
え、その組立に際し、高温側から低温側での作業を進め
るようにした。
膨張係数が近似しており、かつ、放熱性（熱伝導性）の
良い炭化硅素（ＳｉＣ）をキャップ材料としているので
あるが、このＳｉＣ材は加工性に難点がある。そこで、
キャップを従来のごとく断ｆＩＩＦｉ］字状の一部キャ
ップとせずに、枠と平板状のＳｉＣキャップとに分割し
、ベース上に枠を立設し、その上ＫＳｉＣキャップを取
付けるようにする。その際、ベースに枠を取付ける際に
使用する接合材料や、ベースＫＳｉＣキャップを取付け
る際に使用する接合材料やバンプや外部接続端子形成材
料などの融点を異なったものとし、例えは半田地底を変
え、その組立に際し、高温側から低温側での作業を進め
るようにした。
このように、平板状のＳｉＣキャップと枠とに分割する
ことにより、ＳｉＣによる一部キャップの形成という困
難性を解消できるし、キャップはＳｉＣよりなるので、
熱伝導性が良く、放熱特性に優れたチップキャリアモジ
ュールが得られ、また、ＳｉＣキャップとＳｉチップと
は熱膨張係数がマツチングされるので、これらのものの
熱膨張係数差によろ熱歪が解消され、チップクラックや
バンブ接続部での破断も起こらないようにすることかで
き、また、キャップと枠を分割することに伴なう、チッ
プキャリアモジュールの組立の困難性も、上記例のよう
に半田地底を変えるなりして、高温から低温側に移行す
る作業温度とすることにより、上記信頼性の向上したチ
ップキャリアモジュールを実現することができる。
ことにより、ＳｉＣによる一部キャップの形成という困
難性を解消できるし、キャップはＳｉＣよりなるので、
熱伝導性が良く、放熱特性に優れたチップキャリアモジ
ュールが得られ、また、ＳｉＣキャップとＳｉチップと
は熱膨張係数がマツチングされるので、これらのものの
熱膨張係数差によろ熱歪が解消され、チップクラックや
バンブ接続部での破断も起こらないようにすることかで
き、また、キャップと枠を分割することに伴なう、チッ
プキャリアモジュールの組立の困難性も、上記例のよう
に半田地底を変えるなりして、高温から低温側に移行す
る作業温度とすることにより、上記信頼性の向上したチ
ップキャリアモジュールを実現することができる。
次に、本発明を、図面に示す実施例ＶＣ基づいて説明す
る。
る。
第１図は本発明の実施例を示す断面図で、第２図は同様
に本発明の実施例を示す断面図であるが、第１図に示す
ものがマルチチップモジュールであるのに対し、このも
のはシングルチップに構成した例を示す。これらはマル
チとシングルの相違のみで、他は同様であるので、主と
して第１図に基づいて本発明の詳細な説明する。
に本発明の実施例を示す断面図であるが、第１図に示す
ものがマルチチップモジュールであるのに対し、このも
のはシングルチップに構成した例を示す。これらはマル
チとシングルの相違のみで、他は同様であるので、主と
して第１図に基づいて本発明の詳細な説明する。
第３図は半導体素子の要部断面図で、素子内部断面と接
続端子であるバンプ（突起電極）との関係を示す。
続端子であるバンプ（突起電極）との関係を示す。
これら図に示すように、方形のベース１上には、マルチ
にあるいはシングル形態にて、半導体素子２が、該素子
２の突起電極３により、固着されている。
にあるいはシングル形態にて、半導体素子２が、該素子
２の突起電極３により、固着されている。
該半導体素子２は、第３図に示すように、デバイス４表
面を絶縁膜５で被覆し、その上部の内部配線（Ａ４電極
配線）６上のデバイス表面保護膜７の一部を除去して電
極用窓をあけ、該内部配線６上にＣｒ層８とＣｕ層９と
Ａｕ層１ｏとよりなる）＜ ＩＪヤ金属層を介してバン
プ３を形成しである。
面を絶縁膜５で被覆し、その上部の内部配線（Ａ４電極
配線）６上のデバイス表面保護膜７の一部を除去して電
極用窓をあけ、該内部配線６上にＣｒ層８とＣｕ層９と
Ａｕ層１ｏとよりなる）＜ ＩＪヤ金属層を介してバン
プ３を形成しである。
ベース１への半導体素子２の固着は、該バンプ３を熱溶
融し、いわゆるフェイスダウンボンディングによりボン
ディングする方式がとられる。バンプ３は例えば半田（
５ｎ−Ｐｂ）よりなる。この半導体素子２は、上記のよ
うに、フリップチップ形式のもので、いわゆるＣ ＣＢ
（コンドロールド・コラップス・ボンディング）方式に
よりボンディングされる。半導体素子（チップ）２は、
シリコン単結晶基板から成り、周知の技術によってこの
チップ内には多数の回路素子が形成され、１つの回路機
能が与えられている。回路素子の具体例は、例えばＭＯ
Ｓトランジスタから成り、これらの回路素子によって、
例えば論理回路およびメモリの回路機能が形成されてい
る。
融し、いわゆるフェイスダウンボンディングによりボン
ディングする方式がとられる。バンプ３は例えば半田（
５ｎ−Ｐｂ）よりなる。この半導体素子２は、上記のよ
うに、フリップチップ形式のもので、いわゆるＣ ＣＢ
（コンドロールド・コラップス・ボンディング）方式に
よりボンディングされる。半導体素子（チップ）２は、
シリコン単結晶基板から成り、周知の技術によってこの
チップ内には多数の回路素子が形成され、１つの回路機
能が与えられている。回路素子の具体例は、例えばＭＯ
Ｓトランジスタから成り、これらの回路素子によって、
例えば論理回路およびメモリの回路機能が形成されてい
る。
ベース１は、ムライト材またはＳｉＣより構成される。
ベース１の裏面には、複数の外部接続端子１１が格子状
に配設されており、高密度実装が可能なように構成され
ている。該端子１１は、例えば半球状の半田ボールより
なる。
に配設されており、高密度実装が可能なように構成され
ている。該端子１１は、例えば半球状の半田ボールより
なる。
図示のように、チップキャリアモジュールは、この外部
接続端子１１により、配線基板例えばプリント基板１２
に面付げ実装される。
接続端子１１により、配線基板例えばプリント基板１２
に面付げ実装される。
ベース１内には、周知のスルーホール技術罠より、導体
部１３が形成され、半導体素子２と外部接続端子１１と
の間で電気的な接続がとられる。
部１３が形成され、半導体素子２と外部接続端子１１と
の間で電気的な接続がとられる。
ベース１上周辺にはキャップ取付用枠１４が、ロウ材１
５を用いて取付ける。当該枠１４は、ムライトまたはＳ
ｉＣにより構成される。
５を用いて取付ける。当該枠１４は、ムライトまたはＳ
ｉＣにより構成される。
ロウ材１５は１例えば半田よりなる。抜枠１４の上面に
、ロウ材１６により、方形のキャップ１７を取付ける。
、ロウ材１６により、方形のキャップ１７を取付ける。
キャップ１７は、ＳｉＣにより構成する。キャップ１７
と半導体素子２の裏面とは接合材料（ロウ材）１８を介
して密着させる。当該チップキャリアモジュール１９の
組立例を説明する。
と半導体素子２の裏面とは接合材料（ロウ材）１８を介
して密着させる。当該チップキャリアモジュール１９の
組立例を説明する。
組立例：
（１１先ず、ベース１に突起電極３により半導体素子２
を固着する。
を固着する。
（２１次いで、ベース１上に枠１４をロウ材１５により
立設する。
立設する。
（３）ベース１にロウ材１６によりキャップ１７を取付
けする。
けする。
上記例において、突起電極３とロウ材１５とロウ材１６
がそれぞれ半田゛よりなる場合、例えば９５１５半田、
９０／１０半田、４０／６０半田のように半田組成を変
え、その融点の高いものから低いものにしてゆく。
がそれぞれ半田゛よりなる場合、例えば９５１５半田、
９０／１０半田、４０／６０半田のように半田組成を変
え、その融点の高いものから低いものにしてゆく。
組立例２
（１１予じめキャップ１７にａつ材１６により枠１４を
取付けしておく。
取付けしておく。
（２１ベース１に半導体素子２を突起電極３により固着
する。
する。
（３）ベースＩＫ上記枠１４付キャップ１７をロウ材１
５により取付けする。
５により取付けする。
上記（３）におけろ枠付キャップ取付けの際に、（２）
の突起電極を溶融させないよう【組立例１と同様の配慮
をする。本発明によれば、キャップ１７をＳｉＣにより
構成し、半導体素子２どの熱膨張係数をマツチングさせ
、もちろん＝ＳｉＣは放熱性が良いものであり、また、
ＳｉＣキャップ１７と枠１４とは分割したので、ＳｉＣ
キャップ１７は凹みなど加工の困難な形態にする必要が
な（、単板の形で済み、一方、枠１４を分割したことに
よるチップキャリアモジュール１９の組立の困難性も、
ロウ材１５や１６の組成を変え、高温から低温での作業
に移すことができ、その困難性を排除できた。
の突起電極を溶融させないよう【組立例１と同様の配慮
をする。本発明によれば、キャップ１７をＳｉＣにより
構成し、半導体素子２どの熱膨張係数をマツチングさせ
、もちろん＝ＳｉＣは放熱性が良いものであり、また、
ＳｉＣキャップ１７と枠１４とは分割したので、ＳｉＣ
キャップ１７は凹みなど加工の困難な形態にする必要が
な（、単板の形で済み、一方、枠１４を分割したことに
よるチップキャリアモジュール１９の組立の困難性も、
ロウ材１５や１６の組成を変え、高温から低温での作業
に移すことができ、その困難性を排除できた。
従って、放熱性が良く、半導体素子２のクラックもなく
、また、突起電極３の破断もなく、信頼性の向上したチ
ップキャリアモジュール１９がその組立の困難性を排除
して製造することができた。
、また、突起電極３の破断もなく、信頼性の向上したチ
ップキャリアモジュール１９がその組立の困難性を排除
して製造することができた。
放熱性が良くなるので、高速、高パワーの半導体素子２
をベース１上に搭載できる。
をベース１上に搭載できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。本発明は同様の問題を
生じる他の半導体装置に応用することができる。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。本発明は同様の問題を
生じる他の半導体装置に応用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
本発明によれば、熱抵抗が低減され、したがって高速、
高パワーのチップ搭載が可能で、チップクラックを生ぜ
ず、また、ＣＣＢ接続部にもクラックを生じないで、信
頼性の向上したチップキャリアモジュールを実現できた
。
高パワーのチップ搭載が可能で、チップクラックを生ぜ
ず、また、ＣＣＢ接続部にもクラックを生じないで、信
頼性の向上したチップキャリアモジュールを実現できた
。
第１図は本発明の実施例を示す断面図、第２図は本発明
の他の実施例を示す断面図、第３図は本発明の実施例を
示す要部断面図である。 １・・・ベース、２・・・半導体素子、３・・・突起電
極（バンプ）、４・・・デバイス、５・・・絶縁膜、６
・・・内部配線、７・・・デバイス表面保護膜、８・・
・Ｃｒ層、９・・Ｃｕ層、１０・・・Ａｕ層、１１・・
・外部接続端子。 １２・・・配線基板、１３・・・導体部、１４・・・キ
ャップ取付用枠、１５・・・ロウ材、１６・・・ロウ材
、１７・・・キャップ、１８・・・接合材料、１９・・
・チップキャリアモジュール。
の他の実施例を示す断面図、第３図は本発明の実施例を
示す要部断面図である。 １・・・ベース、２・・・半導体素子、３・・・突起電
極（バンプ）、４・・・デバイス、５・・・絶縁膜、６
・・・内部配線、７・・・デバイス表面保護膜、８・・
・Ｃｒ層、９・・Ｃｕ層、１０・・・Ａｕ層、１１・・
・外部接続端子。 １２・・・配線基板、１３・・・導体部、１４・・・キ
ャップ取付用枠、１５・・・ロウ材、１６・・・ロウ材
、１７・・・キャップ、１８・・・接合材料、１９・・
・チップキャリアモジュール。
Claims (1)
- 【特許請求の範囲】 １、ムライトまたは炭化硅素により構成され、その裏面
に面付け実装可能な外部接続端子を有するベース上にシ
リコン系フリップチップ半導体素子をその突起電極によ
り固着し、該ベース上にロウ材によりムライトまたは炭
化硅素により構成されたキャップ取付用枠を立設し、該
枠上に炭化硅素により構成した前記素子の封止用平板状
キャップをロウ材により取付けし、前記素子の裏面を接
合材料により当該キャップの内面に密着させて成る構造
を備えたチップキャリアモジュールであって、当該モジ
ュールの組立に際し、少なくとも、前記素子の突起電極
による前記ベースへの固着工程と前記枠の前記キャップ
および（または）ベースへのロウ材による取付工程との
間で当該工程順に従い順次高温から低温での作業を行な
うようにして成ることを特徴とするチップキャリアモジ
ュール。 ２、モジュールの組立が、ベース上に半導体素子を固着
し、次いで、該ベース上に、了じめ枠を取付けてなるキ
ャップを取付する主要工程より成り、当該素子の突起電
極の半田よりも当該キャップをベースに取付する半田ロ
ウ材の方が融点の低いものである、特許請求の範囲第１
項記載のチップキャリアモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12332986A JPS62281453A (ja) | 1986-05-30 | 1986-05-30 | チツプキヤリアモジユ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12332986A JPS62281453A (ja) | 1986-05-30 | 1986-05-30 | チツプキヤリアモジユ−ル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62281453A true JPS62281453A (ja) | 1987-12-07 |
Family
ID=14857862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12332986A Pending JPS62281453A (ja) | 1986-05-30 | 1986-05-30 | チツプキヤリアモジユ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62281453A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324936A (en) * | 1991-12-20 | 1994-06-28 | Fujitsu Limited | Hybrid optical/electrical circuit module with thermal insulation |
| JP2007532002A (ja) * | 2004-03-30 | 2007-11-08 | ハネウェル・インターナショナル・インコーポレーテッド | 熱拡散器構造、集積回路、熱拡散器構造を形成する方法、および集積回路を形成する方法 |
| US7518234B1 (en) * | 2002-10-03 | 2009-04-14 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Admistration | MEMS direct chip attach packaging methodologies and apparatuses for harsh environments |
| CN117183351A (zh) * | 2023-11-06 | 2023-12-08 | 深圳市雅诺科技股份有限公司 | 超声波缝制业务流程的智能规划方法、装置及*** |
-
1986
- 1986-05-30 JP JP12332986A patent/JPS62281453A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324936A (en) * | 1991-12-20 | 1994-06-28 | Fujitsu Limited | Hybrid optical/electrical circuit module with thermal insulation |
| US7518234B1 (en) * | 2002-10-03 | 2009-04-14 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Admistration | MEMS direct chip attach packaging methodologies and apparatuses for harsh environments |
| JP2007532002A (ja) * | 2004-03-30 | 2007-11-08 | ハネウェル・インターナショナル・インコーポレーテッド | 熱拡散器構造、集積回路、熱拡散器構造を形成する方法、および集積回路を形成する方法 |
| CN117183351A (zh) * | 2023-11-06 | 2023-12-08 | 深圳市雅诺科技股份有限公司 | 超声波缝制业务流程的智能规划方法、装置及*** |
| CN117183351B (zh) * | 2023-11-06 | 2024-01-30 | 深圳市雅诺科技股份有限公司 | 超声波缝制业务流程的智能规划方法、装置及*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151777A (en) | Interface device for thermally coupling an integrated circuit to a heat sink | |
| US5055914A (en) | Ceramic package type semiconductor device and method of assembling the same | |
| JP3084230B2 (ja) | ボール・グリッド・アレイ・パッケージ | |
| US4715430A (en) | Environmentally secure and thermally efficient heat sink assembly | |
| JP2002353398A (ja) | 半導体装置 | |
| JP3333409B2 (ja) | 半導体モジュール | |
| JP2001060645A (ja) | 半導体ダイスの基板への取付用介在物 | |
| JP2573809B2 (ja) | 電子部品内蔵のマルチチップモジュール | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| US6351389B1 (en) | Device and method for packaging an electronic device | |
| JPS62249429A (ja) | 半導体装置 | |
| JPS6329562A (ja) | 集積回路パッケ−ジ | |
| JPS62281453A (ja) | チツプキヤリアモジユ−ル | |
| JPH01235261A (ja) | 半導体装置及びその製造方法 | |
| EP0525651B1 (en) | Package structure for one or more IC chips | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JPS60143653A (ja) | パツケ−ジの封止冷却機構 | |
| JPH05326625A (ja) | Ｌｓｉ実装構造 | |
| JPS6220701B2 (ja) | ||
| JP2000307016A (ja) | 半導体装置、半導体モジュール及びその製造方法 | |
| JP2531125B2 (ja) | Ｉｃチップキャリアモジュ―ル | |
| JP2615972B2 (ja) | 半導体装置 | |
| JP2669310B2 (ja) | 半導体集積回路装置およびその実装方法 | |
| JPH0661306A (ja) | チップキャリアとその実装構造体 | |
| JPH01308057A (ja) | マルチチップ・パッケージ |