JPS6161449A - マルチチップ集積回路パッケ−ジ - Google Patents
マルチチップ集積回路パッケ−ジInfo
- Publication number
- JPS6161449A JPS6161449A JP59182683A JP18268384A JPS6161449A JP S6161449 A JPS6161449 A JP S6161449A JP 59182683 A JP59182683 A JP 59182683A JP 18268384 A JP18268384 A JP 18268384A JP S6161449 A JPS6161449 A JP S6161449A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chips
- heat
- heat dissipation
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高密度集積回路パッケージに関するもので、特
に、複数個のLSIチップを高密度に搭載可能で、かつ
放熱特性の良好なマルチチップ集積回路パッケージに関
するものである。
に、複数個のLSIチップを高密度に搭載可能で、かつ
放熱特性の良好なマルチチップ集積回路パッケージに関
するものである。
近年のコンピュータは、高性能化、高密度化に向って著
しい改善がなされている。これは主としてICチップの
高集積化技術の進歩に負うところが大きく、高速論理I
Cチップの集積度は数年前には数百ゲート/チップであ
ったものが、最近では1000〜2000ゲート/チツ
プのものまで実用化されるに至っている。
しい改善がなされている。これは主としてICチップの
高集積化技術の進歩に負うところが大きく、高速論理I
Cチップの集積度は数年前には数百ゲート/チップであ
ったものが、最近では1000〜2000ゲート/チツ
プのものまで実用化されるに至っている。
ICチップの高集積化は、シリコン基板上に能動素子や
受動素子を高密度に形成し、かつ。
受動素子を高密度に形成し、かつ。
これらの素子間を微細な配線で結合できる微細加工技術
の発展とともに、これらの素子の形成プロセス技術の改
良によるゲートあたり消費電力の低減によって達成され
ていると言える。しかしながら、このような高集積化の
実現に伴い高速度論理ICチップあたシの消費電力は、
従来に比べむしろ上昇する傾向にある。この理由は、ゲ
ート回路の高密度化によシ、ゲート回路間の接続配線長
を可能な限り短縮して配線によって消耗する信号伝搬ス
ピード及び駆動エネルギーを最小にとどめようとする設
計技術者の当然の試みの結果として、1チツプ内にでき
るだけ多くのゲート回路をつめこんだことにより。
の発展とともに、これらの素子の形成プロセス技術の改
良によるゲートあたり消費電力の低減によって達成され
ていると言える。しかしながら、このような高集積化の
実現に伴い高速度論理ICチップあたシの消費電力は、
従来に比べむしろ上昇する傾向にある。この理由は、ゲ
ート回路の高密度化によシ、ゲート回路間の接続配線長
を可能な限り短縮して配線によって消耗する信号伝搬ス
ピード及び駆動エネルギーを最小にとどめようとする設
計技術者の当然の試みの結果として、1チツプ内にでき
るだけ多くのゲート回路をつめこんだことにより。
1チツプあたりの合計消費電力はむしろ従来よりも上昇
することによるものである。従って。
することによるものである。従って。
これらのICチップを実装するパッケージ構造において
は、高電力のICチップが発生する熱をいかに効果的に
放散させるかが重要な技術課題となる。このような技術
の一例は米国特許第221 、104号(日本国公開公
報特開昭57−134953号)においてみることがで
きる。すなわち。
は、高電力のICチップが発生する熱をいかに効果的に
放散させるかが重要な技術課題となる。このような技術
の一例は米国特許第221 、104号(日本国公開公
報特開昭57−134953号)においてみることがで
きる。すなわち。
この文献の第1図に示すようにICチップ(16)の発
生する熱をファイバーガラスと熱硬化性プラスチック樹
脂からなるプリフォームQ4)t−介してヒートシンク
(42)に効率的に伝達し、放散する方法である。
生する熱をファイバーガラスと熱硬化性プラスチック樹
脂からなるプリフォームQ4)t−介してヒートシンク
(42)に効率的に伝達し、放散する方法である。
〔発明が解決しようとする問題点〕
しかしながら、このようなプラスチック樹脂の熱伝導特
性は0.005W/インチ・℃のオーダであり、無機材
料に比べると1桁悪い。例えば。
性は0.005W/インチ・℃のオーダであり、無機材
料に比べると1桁悪い。例えば。
アルミナのような金属酸化物の熱伝導率は0.7W/イ
ンチ・℃のオーダであり、銅の如き金属の場合は10W
/インチ・℃のオーダである。また上記引用文献の第1
図に示すようにICチップaeヲ基板(1のに固着する
と同時に熱放散もはかろうとする目的のため絶縁性が高
く、かつ9機械的ストレスを吸収できる高分子材料を使
用しているものと思われる。しかし、このような構造の
場合、プラスチック樹脂の熱伝導特性によってICチッ
プの冷却能力の限界が決定されることになシ、より高消
費電力すなわち高発熱のICチップを搭載することが困
難となる。
ンチ・℃のオーダであり、銅の如き金属の場合は10W
/インチ・℃のオーダである。また上記引用文献の第1
図に示すようにICチップaeヲ基板(1のに固着する
と同時に熱放散もはかろうとする目的のため絶縁性が高
く、かつ9機械的ストレスを吸収できる高分子材料を使
用しているものと思われる。しかし、このような構造の
場合、プラスチック樹脂の熱伝導特性によってICチッ
プの冷却能力の限界が決定されることになシ、より高消
費電力すなわち高発熱のICチップを搭載することが困
難となる。
本発明の目的は、 ICチップとヒートシンクとの間
の放熱経路の熱抵抗を最小とするために。
の放熱経路の熱抵抗を最小とするために。
ICチップを直接、高熱伝導性接着剤を用いて放熱板に
固着することによりICチップからヒートシンクまでの
熱伝導特性を向上させ、かつ。
固着することによりICチップからヒートシンクまでの
熱伝導特性を向上させ、かつ。
ICチップの搭載された配線基板と放熱板との間の温度
差による熱伸縮の機械的ストレスをも緩和させることが
できるマルチチップ集積回路パッケージを提供すること
にある。
差による熱伸縮の機械的ストレスをも緩和させることが
できるマルチチップ集積回路パッケージを提供すること
にある。
本発明のマルチチップ集積回路パッケージは。
配線基板と、前記配線基板上にリード接続された複数個
のICチップと、これらのICチップを覆うように前記
配線基板に取り付けられた放熱カバーと、前記放熱カバ
ーに取り付けられたヒートシンクとを有し、前記ICチ
ップの各々と前記配線基板との間には1弾力性を有する
樹脂材料が挿入され、かつ、前記複数個のICチップの
本体の各々は、@記数熱カバーの内面に熱伝導性ダイ接
着剤によって一括的にダイボンディングされた構造とな
っている。
のICチップと、これらのICチップを覆うように前記
配線基板に取り付けられた放熱カバーと、前記放熱カバ
ーに取り付けられたヒートシンクとを有し、前記ICチ
ップの各々と前記配線基板との間には1弾力性を有する
樹脂材料が挿入され、かつ、前記複数個のICチップの
本体の各々は、@記数熱カバーの内面に熱伝導性ダイ接
着剤によって一括的にダイボンディングされた構造とな
っている。
以下金白
〔実施例〕
次に1本発明の実施例について1図面を参照して説明す
る。
る。
本発明の実施例を示す第1図において、1は配線基板、
2はICチップ、3はダイ接着剤。
2はICチップ、3はダイ接着剤。
4は放熱カバー、5はヒートシンク、6はICリード、
7はポンディングパッド、8は入出力端子、9はシリコ
ンラバーである。
7はポンディングパッド、8は入出力端子、9はシリコ
ンラバーである。
第2図は第1図のテープ“・オートメイテッドeポンデ
ィング(Tape Automated Bondin
g :以下書TABと略称する)形式のICチップ2の
回路面を示しており、第6図は前記TAB ICチップ
2の側面を示しており、第4図は前記TAB ICチッ
プ2の実装状態を示している。
ィング(Tape Automated Bondin
g :以下書TABと略称する)形式のICチップ2の
回路面を示しており、第6図は前記TAB ICチップ
2の側面を示しており、第4図は前記TAB ICチッ
プ2の実装状態を示している。
第1図〜第4図を参照して、配線基板1は。
例えばProceedings 198030th E
lectronic Canponents Conf
erence p2B3〜p285にA Multi
−Layer Ceramic、 Multi−Chi
p Moduleと題して掲載された論文中の284ペ
ージにIII MULTI −LAYERCERAMI
CTECHNOLOGYと題して説明されているような
アルミナグリーンシートを積層し焼成してなる積層セラ
ミック基板であり。
lectronic Canponents Conf
erence p2B3〜p285にA Multi
−Layer Ceramic、 Multi−Chi
p Moduleと題して掲載された論文中の284ペ
ージにIII MULTI −LAYERCERAMI
CTECHNOLOGYと題して説明されているような
アルミナグリーンシートを積層し焼成してなる積層セラ
ミック基板であり。
同様に入出力端子8は同文献の284ベージFIGUR
E5で示されている如く、基板のテストの後(5UBS
TRATE ELECT、 TEST)ろう付け(PI
N l3RAZE)されてなるものである。
E5で示されている如く、基板のテストの後(5UBS
TRATE ELECT、 TEST)ろう付け(PI
N l3RAZE)されてなるものである。
ICチップ2はその回路面にシリコンラバー9をはさみ
こんで前記基板10表面に固定されている。シリコンラ
バー9が用いられている主な理由はその弾力性によって
ICチップ2が受ける押え方向のストレスを緩衝するた
めであり。
こんで前記基板10表面に固定されている。シリコンラ
バー9が用いられている主な理由はその弾力性によって
ICチップ2が受ける押え方向のストレスを緩衝するた
めであり。
かつ前記ICチップ2のリード6を前記基板1イにボン
ディングするとき ICチップ2不二固定するだめのも
のでもある。
ディングするとき ICチップ2不二固定するだめのも
のでもある。
放熱カバー4はその内側に前記基板1上の複数個のIC
チップ2のダイが接着されるように基板1上に取りつけ
られている。ICチップ2の各々と放熱カバー4との接
着にはダイ接着剤3が用いられている。ダイ接着剤3は
可能な限り熱伝導特性の良好なものが好ましく9本発明
の実施例では錫−鉛共晶半田が用いられている。
チップ2のダイが接着されるように基板1上に取りつけ
られている。ICチップ2の各々と放熱カバー4との接
着にはダイ接着剤3が用いられている。ダイ接着剤3は
可能な限り熱伝導特性の良好なものが好ましく9本発明
の実施例では錫−鉛共晶半田が用いられている。
ヒートシンク5は放熱カバー4の上に接着されICチッ
プ2の発生した熱を効率よく放散する。
プ2の発生した熱を効率よく放散する。
以上説明したように本発明は、配線基板1゜TAB I
Cチップ2.シリコンラバー9.ダイ接着剤3.放熱カ
バー4.ヒートシンク5から構成され、放熱特性の良好
なマルチチップ集積回路パッケージを提供するものであ
るが、このような良好な放熱特性を実現するために上記
本発明を構成する各々の部品一つ一つは極めて重要゛な
役割を果している。以下にその役割と、これによって得
られる良好な放熱特性について詳細に説明する。
Cチップ2.シリコンラバー9.ダイ接着剤3.放熱カ
バー4.ヒートシンク5から構成され、放熱特性の良好
なマルチチップ集積回路パッケージを提供するものであ
るが、このような良好な放熱特性を実現するために上記
本発明を構成する各々の部品一つ一つは極めて重要゛な
役割を果している。以下にその役割と、これによって得
られる良好な放熱特性について詳細に説明する。
良好な放熱特性を得るためには、ICチップ2からヒー
トシンク5に至る熱伝導経路において、可能な限シ熱伝
導特性の良好な材料を使用し、かつ、熱伝導特性を疎外
するような構造をさけることが望ましいことは言うまで
もない。
トシンク5に至る熱伝導経路において、可能な限シ熱伝
導特性の良好な材料を使用し、かつ、熱伝導特性を疎外
するような構造をさけることが望ましいことは言うまで
もない。
また一方、特に本発明の如きマルチチップパッケージ構
造においては、ICチップを配線基板上に高密度に実装
するためにはICチップ各各区個別にヒートシンクを取
りつけるよりも。
造においては、ICチップを配線基板上に高密度に実装
するためにはICチップ各各区個別にヒートシンクを取
りつけるよりも。
一括して取りつけた方が好ましいことも明らかである。
本発明を構成する各要素はいずれも上記要求条件を満し
、秀でた熱伝導特性を実現するために選ばれた最適なも
のである。
、秀でた熱伝導特性を実現するために選ばれた最適なも
のである。
すなわち、放熱カバー4は配線基板1上の全てのICチ
ップ2を覆うように配線基板1に取りつけられており、
かつ、その内部に各々のICチップ2のダイがダイ接着
剤3によって固定されているが、この場合、基板l上に
おいて配列された少しずつ高さにバラツキのある複数個
のICチップを均一に放熱カバー4の内面に接着する必
要がある。1個のICでも放熱カバーへの接着が十分で
ないと十分な熱経路が形成されず、そのチップのみ放熱
が不十分となってしまうからである。
ップ2を覆うように配線基板1に取りつけられており、
かつ、その内部に各々のICチップ2のダイがダイ接着
剤3によって固定されているが、この場合、基板l上に
おいて配列された少しずつ高さにバラツキのある複数個
のICチップを均一に放熱カバー4の内面に接着する必
要がある。1個のICでも放熱カバーへの接着が十分で
ないと十分な熱経路が形成されず、そのチップのみ放熱
が不十分となってしまうからである。
シリコンラバー9は、この問題を解決するために用いら
れている。即ち第4図に示す如く。
れている。即ち第4図に示す如く。
シリコンラバー9UICチツプ2と基板1との間にはさ
みこまれ、その弾力性によってICチ ・ツブが
放熱カバー4によってダイ接着時に押え込まれても過大
なストレスが加わることによるICチップの破壊を防止
する。従って上記の如く放熱カバー4の取付時にはある
程度の圧力をかけてICチップ2を押え込むことにより
基板上の全てのICチップを放熱カバーの内面に均一に
接触させ、接着することができる。
みこまれ、その弾力性によってICチ ・ツブが
放熱カバー4によってダイ接着時に押え込まれても過大
なストレスが加わることによるICチップの破壊を防止
する。従って上記の如く放熱カバー4の取付時にはある
程度の圧力をかけてICチップ2を押え込むことにより
基板上の全てのICチップを放熱カバーの内面に均一に
接触させ、接着することができる。
ICチップ2には周知のTABチップが用いられている
。TABチップは第2図及び第3図に示す如(、ICチ
ップ単体の状態でテープ状のり−ド6が取りつけられて
いる構造となっている。
。TABチップは第2図及び第3図に示す如(、ICチ
ップ単体の状態でテープ状のり−ド6が取りつけられて
いる構造となっている。
従って基板1上にリードボンディングするときに第3図
に示す如く、リード6の折り曲げ整形を施しておけばI
Cチップ本体の上下方向の移動に対してもリード切れを
おこすことがなく追従でき、前述の如くシリコンラバー
9をクッションとしてICチップが押え込まれてもリー
ドが接着された基板1上のポンディングパッド7との間
で断線を起すこともない。
に示す如く、リード6の折り曲げ整形を施しておけばI
Cチップ本体の上下方向の移動に対してもリード切れを
おこすことがなく追従でき、前述の如くシリコンラバー
9をクッションとしてICチップが押え込まれてもリー
ドが接着された基板1上のポンディングパッド7との間
で断線を起すこともない。
ダイ接着剤には前述の都く、熱伝導性の良好な金属接着
剤が用いられICチップ2と放熱カバー4との間の良好
な熱伝導経路を形成している。
剤が用いられICチップ2と放熱カバー4との間の良好
な熱伝導経路を形成している。
ICチップ2にTABチップを使用する他の利点は、放
熱カバー4と配線基板1との温度差により両者の熱膨張
量が異なり、このためICチップ2のリード6が受ける
ストレスに対する耐性である。すなわち、放熱カバー4
にはICチップ2の本体が接着されるためICチップの
発生する熱により温度が上昇するが、基板1はICチン
ブリード6のみが接着されているのみであるから温度は
上昇せず、従って例え放熱カバー4と基板1に同じ材料
を用いたとしても熱膨張量が異なり各々のICチップ2
は主として横方向の位置ずれを起すが、第3図の如(、
ICIJ−ド6が折り曲げ整形されていれば、上記程度
の位置ずれに対しては基板上のポンディングパッド7と
の間でリード断線を起すことはない。
熱カバー4と配線基板1との温度差により両者の熱膨張
量が異なり、このためICチップ2のリード6が受ける
ストレスに対する耐性である。すなわち、放熱カバー4
にはICチップ2の本体が接着されるためICチップの
発生する熱により温度が上昇するが、基板1はICチン
ブリード6のみが接着されているのみであるから温度は
上昇せず、従って例え放熱カバー4と基板1に同じ材料
を用いたとしても熱膨張量が異なり各々のICチップ2
は主として横方向の位置ずれを起すが、第3図の如(、
ICIJ−ド6が折り曲げ整形されていれば、上記程度
の位置ずれに対しては基板上のポンディングパッド7と
の間でリード断線を起すことはない。
このことは、さらにリードの整形量を加減すれば、かな
りの程度の位置ずれに対しても追従できることを示唆し
、従って放熱カバー4の材質選択においてより良好な熱
伝導性の材料を追求できる可能性を与えてくれるもので
ある。
りの程度の位置ずれに対しても追従できることを示唆し
、従って放熱カバー4の材質選択においてより良好な熱
伝導性の材料を追求できる可能性を与えてくれるもので
ある。
本発明は以上説明したように、マルチチップ集積回路パ
ソダーンにおいて、TABICチップ。
ソダーンにおいて、TABICチップ。
シリコンラバー、金属性ダイ接着剤、放熱カッく−とか
ら成る構造とすることにより、極めて放熱特性の良好で
、かつ、高密度カマルチチノプ集積回路パッケージを実
現できるという効果がある。
ら成る構造とすることにより、極めて放熱特性の良好で
、かつ、高密度カマルチチノプ集積回路パッケージを実
現できるという効果がある。
第1図は本発明の一実施例を示す断面図、第2図及び第
3図は第1図に示したICチップの詳細を示す平面図及
び正面図、第4図は第1図で示したICチップの実装状
態の詳細を示す斜視図である。 1・・・配線基板、 2・・・TAB ICチップ。 3・・・ダイ接着剤、 4・・・放熱カッ<−。 5・・・ヒートシンク、 9・・・シリコンラノく−
。
3図は第1図に示したICチップの詳細を示す平面図及
び正面図、第4図は第1図で示したICチップの実装状
態の詳細を示す斜視図である。 1・・・配線基板、 2・・・TAB ICチップ。 3・・・ダイ接着剤、 4・・・放熱カッ<−。 5・・・ヒートシンク、 9・・・シリコンラノく−
。
Claims (1)
- 1、配線基板と、前記配線基板上にフェースダウンの状
態でリード接続された複数個のテープ・オートメイテッ
ド・ボンディング形式のICチップと、前記配線基板上
で、前記複数個のICチップを覆うように取りつけられ
た放熱カバーと、前記放熱カバー上に固着したヒートシ
ンクとを有し、前記ICチップと前記配線基板との間に
弾力性を有する樹脂材料を挿入しかつ前記複数個のIC
チップ本体が熱伝導性の良好なダイ接着剤によって前記
放熱カバーの内側に一括してダイ接着されたことを特徴
とするマルチチップ集積回路パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59182683A JPS6161449A (ja) | 1984-09-03 | 1984-09-03 | マルチチップ集積回路パッケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59182683A JPS6161449A (ja) | 1984-09-03 | 1984-09-03 | マルチチップ集積回路パッケ−ジ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6161449A true JPS6161449A (ja) | 1986-03-29 |
JPH0433137B2 JPH0433137B2 (ja) | 1992-06-02 |
Family
ID=16122606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59182683A Granted JPS6161449A (ja) | 1984-09-03 | 1984-09-03 | マルチチップ集積回路パッケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6161449A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5184211A (en) * | 1988-03-01 | 1993-02-02 | Digital Equipment Corporation | Apparatus for packaging and cooling integrated circuit chips |
EP0563668A2 (de) * | 1992-04-01 | 1993-10-06 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Einrichtung zum Kühlen von zu Flachbaugruppen zusammengefassten gehäuselosen integrierten Bausteinen |
WO2000004588A1 (de) * | 1998-07-14 | 2000-01-27 | Infineon Technologies Ag | Elektrooptische baugruppe |
US6295151B1 (en) | 1997-05-13 | 2001-09-25 | Nec Corporation | Optical transmission and receiving equipment |
JP2002343935A (ja) * | 2001-05-11 | 2002-11-29 | Sansha Electric Mfg Co Ltd | 電力用半導体モジュール |
JP2013073957A (ja) * | 2011-09-26 | 2013-04-22 | Diamond Electric Mfg Co Ltd | 電動パワーステアリングコントロールユニット |
US20140140011A1 (en) * | 2012-11-16 | 2014-05-22 | Hitachi Metals, Ltd. | Signal Transmission Device |
CN109860131A (zh) * | 2019-03-22 | 2019-06-07 | 西安微电子技术研究所 | 一种具有内散热装置的***级封装结构 |
-
1984
- 1984-09-03 JP JP59182683A patent/JPS6161449A/ja active Granted
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5184211A (en) * | 1988-03-01 | 1993-02-02 | Digital Equipment Corporation | Apparatus for packaging and cooling integrated circuit chips |
EP0563668A2 (de) * | 1992-04-01 | 1993-10-06 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Einrichtung zum Kühlen von zu Flachbaugruppen zusammengefassten gehäuselosen integrierten Bausteinen |
US6295151B1 (en) | 1997-05-13 | 2001-09-25 | Nec Corporation | Optical transmission and receiving equipment |
WO2000004588A1 (de) * | 1998-07-14 | 2000-01-27 | Infineon Technologies Ag | Elektrooptische baugruppe |
JP2002343935A (ja) * | 2001-05-11 | 2002-11-29 | Sansha Electric Mfg Co Ltd | 電力用半導体モジュール |
JP4672902B2 (ja) * | 2001-05-11 | 2011-04-20 | 株式会社三社電機製作所 | 電力用半導体モジュール |
JP2013073957A (ja) * | 2011-09-26 | 2013-04-22 | Diamond Electric Mfg Co Ltd | 電動パワーステアリングコントロールユニット |
US20140140011A1 (en) * | 2012-11-16 | 2014-05-22 | Hitachi Metals, Ltd. | Signal Transmission Device |
US9230882B2 (en) * | 2012-11-16 | 2016-01-05 | Hitachi Metals, Ltd. | Signal transmission device |
CN109860131A (zh) * | 2019-03-22 | 2019-06-07 | 西安微电子技术研究所 | 一种具有内散热装置的***级封装结构 |
Also Published As
Publication number | Publication date |
---|---|
JPH0433137B2 (ja) | 1992-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5455457A (en) | Package for semiconductor elements having thermal dissipation means | |
KR970005712B1 (ko) | 고 열방출용 반도체 패키지 | |
JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
US6455924B1 (en) | Stress-relieving heatsink structure and method of attachment to an electronic package | |
US7561436B2 (en) | Circuit assembly with surface-mount IC package and heat sink | |
JP2974552B2 (ja) | 半導体装置 | |
KR20020079477A (ko) | 다중소자모듈 형태의 반도체 장치 | |
JPH0883818A (ja) | 電子部品組立体 | |
JPH09167813A (ja) | 集積回路パッケージ | |
KR20200135503A (ko) | 모놀리식 마이크로파 통합 회로(mmic) 냉각 구조 | |
JPS6376444A (ja) | チツプキヤリア | |
JPS6161449A (ja) | マルチチップ集積回路パッケ−ジ | |
JP2007281201A (ja) | 半導体装置 | |
JPH02276264A (ja) | ヒートシンク付セラミックパッケージ | |
JPH0878618A (ja) | マルチチップモジュール及びその製造方法 | |
JP2865496B2 (ja) | マルチチップモジュール | |
JPH0326543B2 (ja) | ||
JPH07202120A (ja) | 高放熱型メモリおよび高放熱型メモリモジュール | |
JP3022738B2 (ja) | マルチチップモジュール | |
JPS6184043A (ja) | プラグインパツケ−ジ | |
JPS60226149A (ja) | ヒ−トシンク付セラミツクパツケ−ジ | |
JP3127149B2 (ja) | 半導体装置 | |
JPH08222670A (ja) | 半導体素子搭載用パッケージ | |
JPH0878616A (ja) | マルチチップ・モジュール | |
KR20050031599A (ko) | 열 매개 물질을 갖는 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |