JPS634210B2 - - Google Patents

Info

Publication number
JPS634210B2
JPS634210B2 JP55084057A JP8405780A JPS634210B2 JP S634210 B2 JPS634210 B2 JP S634210B2 JP 55084057 A JP55084057 A JP 55084057A JP 8405780 A JP8405780 A JP 8405780A JP S634210 B2 JPS634210 B2 JP S634210B2
Authority
JP
Japan
Prior art keywords
systems
processor
control
diagnostic
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55084057A
Other languages
English (en)
Other versions
JPS5710845A (en
Inventor
Koshu Yoshizaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8405780A priority Critical patent/JPS5710845A/ja
Publication of JPS5710845A publication Critical patent/JPS5710845A/ja
Publication of JPS634210B2 publication Critical patent/JPS634210B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 本発明は、制御系が二重化されている蓄積プロ
グラム制御式情報処理システムにおける他系診断
方式に関するものである。
従来の二重化システムにおける他系診断方式
は、両系を同一のプログラムで同期動作をせし
め、その結果を照合することによつて行われてい
た。
このような従来方式では、両系が常に同一動作
を行いながら、その結果を照合しなければならな
いので、制御系の処理能力に対して大きな無駄が
あつた。
また、障害が発生したときには、正常系と異常
系とが密に結合しているため、障害の種類によつ
ては、異常系から正常系にも障害が波及し、シス
テムダウンに至るというおそれがあつた。
本発明の目的は、上記した従来技術の欠点をな
くし、処理能力の無駄を減少せしめ、また、異常
系の障害の正常系への波及を防止することができ
る二重化システムの他系診断方式を提供すること
にある。
本発明の特徴は、二重系を予備待機式とし、常
用系が障害となつたときは、予備系へ系切替を行
うとともに、転送装置を介し、その予備系から常
用系へ診断プログラムを転送し、これに障害診断
をせしめ、その結果を予備系へ返送せしめるごと
くした他系診断方式にある。
以下、本発明の実施例を図に基づいて説明す
る。
第1図は、本発明に係る他系診断方式の一実施
例のシステム構成図である。
ここで、1A,1Bは、それぞれ制御系A,B
のプロセツサ、2A,2Bは、同メモリ、3A,
3Bは、同周辺制御装置であつて、例えば、周辺
メモリ制御装置または電子交換機における通話路
制御装置などに相当するもの、4A,4Bは、同
バス、5A,5Bは、同転送装置、6はシステム
コントロールである。
まず、第1図に基づいて本実施例の概要を説明
する。
通常は、例えば、制御系Aが常用系となつて制
御処理を行い、制御系Bが予備系となつて待機し
ており、常用系の障害時には、直ちに制御・処理
を引継ぐことができるようになつている。
制御・処理の実行中、例えば、周辺制御装置3
Aで障害が発生すると、プロセツサ1Aは、周辺
制御装置3A自身による障害検出報告またはプロ
グラムによる障害検出により、障害発生を知る。
障害がシステムの制御・処理に重大な影響を及
ばさないようなときには、系切替が行われず、重
大な影響を及ぼすときは、系切替が行われ、シス
テム全体が障害の影響を受けないようにする。
この系切替は、障害となつた制御系Aのプロセ
ツサ1Aからの信号により、システムコントロー
ル6が行い、以後、制御系Bが常用系となる。
系切替後、プロセツサ1Bは、転送装置5B,
5Aを介し、診断プログラムをメモリ2Bからメ
モリ2Aへ転送せしめた後、プロセツサ1Aに対
し診断開始の信号を送出する。
これにより、プロセツサ1Aは、その診断プロ
グラムに基づき、障害診断を行い、転送装置5
A,5Bを介し、診断データをプロセツサ1Bへ
送出する。
プロセツサ1Bは、これを分析して障害個所を
決定し、その旨の障害表示をせしめる。
これにより、保守員は、適切な処理を行うこと
ができる。
次に、第2図は、第1図におけるシステムコン
トロール6の一実施例の関連部分のブロツク図で
ある。
ここで、61は、障害情報受付ゲート、62
は、障害情報保持フリツプフロツプ、63は、割
込フリツプフロツプ、64は、アンドゲート、6
5は、装置番号送出回路、66は、遅延回路であ
る。
常用系、例えば、制御系Aにおいて、そのプロ
セツサ1Aが障害を検出すると、その障害情報が
システムコントロール6へ送出される。
システムコントロール6では、この障害情報
は、障害受付ゲート61を通り、障害情報保持フ
リツプフロツプ62を反転せしめる。
更に、その出力Qは、割込フリツプフロツプ6
3をセツトし、その出力Qは、正常であるべき予
備系のプロセツサ1Bに対する割込信号INTと
なる。
これに対して、プロセツサ1Bから割込応答信
号INT AKが返送されてくると、これと割込フ
リツプフロツプ63の出力Qとが、アンドゲート
64で論理積がとられ、その出力によつて装置番
号送出回路65が起動され、障害に係る装置番号
情報がバス4Bへ送出される。
これにより、プロセツサ1Bは、バス4Bから
上記装置番号情報を取込み、障害が発生した装置
(例えば、周辺制御装置3A)を識別することが
でき、他系診断処理の準備を行うように動作す
る。
すなわち、前述のごとく、プロセツサ1Bは、
障害となつた制御系Aの診断を行うために必要な
診断プログラムを、転送装置5B,5Aを介して
制御系Aへ転送する。
一方、装置番号送出回路65の起動とともに、
アンドゲート64の出力は、遅延回路66に入力
され、プロセツサ1Bが装置番号情報を確実に受
信しうる時間をとり、遅延回路66の出力によつ
て割込フリツプフロツプ63がリセツトされる。
なお、障害情報保持フリツプフロツプ62は、
それ以前に、割込応答信号INT AKでリセツト
されている。
以下、診断プログラムの転送動作について具体
的に説明する。
第3図は、第1図における転送装置5A,5B
の一実施例のブロツク図であつて、制御系Bから
制御系Aへの転送に係るもののみを示してある
が、その逆方向についても同様なものがある。
ここで、51は、アドレスデコーダ、52は、
転送要求フリツプフロツプ、53は、送信レジス
タ、54は、送信ゲート、55は、タイミングレ
ジスタ、56は、受信回路、57は、受信レジス
タ、58は、メモリ制御回路、59は、ナンドゲ
ートである。
プロセツサ1Bは、システムコントロール6か
ら系切替の指示を受けると、以後、常用系となつ
てシステムの制御・処理を開始するが、まず、障
害となつている制御系Aに対して診断プログラム
の転送を行う。
この場合、バス4Bを介し、診断プログラムに
係るアドレスがアドレスデコーダ51にセツトさ
れる。
アドレスデコーダ51は、これをデコードし、
ケーブルドライバ、ペアケーブル、ケーブルレシ
ーバを通してプロセツサ1Aへ割込信号INTを
送出するとともに、転送要求フリツプフロツプ5
2をセツトし、また、受信レジスタ53にバス4
B上の診断プログラムに係るデータを取込ましめ
る。
転送要求フリツプフロツプ52の出力Qは、ナ
ンドゲート59で、メモリ制御回路58からの状
態信号S(制御系Aがデータ受信可であることを
示すもの)との論理積がとられ、その出力が送出
ゲート54のゲート信号となり、送信ゲート54
が開けられて受信レジスタ53のデータがデータ
線DL上へ送出される。
一方、上記ゲート信号は、タイミングレジスタ
55にも入力され、これにクロツクCLKのカウ
ントを開始させる。
タイミングレジスタ55は、データ線DL上の
データが充分に安定する時間をカウントすると、
出力QBを送出し、これは、ケーブルドライバ、
ペアケーブル、ケーブルレシーバを通り、受信レ
ジスタ57のセツト信号となり、これに受信回路
56を通してデータ線DL上のデータを取込まし
めるとともに、メモリ制御回路58を起動する。
更に、出力QBよりも長い時間(少なくとも、
受信レジスタ57がデータ線DL上のデータを確
実に受信しうる時間)に対応する出力QCにより、
割込要求フリツプフロツプ52をリセツトする。
メモリ制御回路58は、受信レジスタ57のデ
ータをバス4B上へ送出せしめるように制御する
とともに、メモリ起動信号Eを送出し、メモリ2
Bにデータを書込ませる。
この書込アドレスADは、あらかじめ、診断プ
ログラム用のものとして一義的に定められてお
り、その先頭番地が指定される。
診断プログラムの転送が終了すると、プロセツ
サ1Bは、改めて、前述と同様な方法により、障
害系のプロセツサ1Aに対して割込要求を行な
う。
これにより、プロセツサ1Aは、診断プログラ
ムがメモリ2Aに格納されたことを知り、診断プ
ログラムを動作させる。
診断が終了すると、プロセツサ1Aは、逆に、
その診断結果を転送装置5A,5Bを介してプロ
セツサ1Bへ転送する。
この動作は、上述の診断プログラムの転送の場
合と同様な逆方向の回路(図示省略)で行われ
る。
プロセツサ1Bは、その診断結果に基づき、障
害個所(例えば、周辺制御装置3Bのパツケージ
番号等)を識別し、そのデータを転送装置5B,
5A経由で返送し、障害系Aの障害表示回路に表
示せしめることができる。
以上、詳細に説明したように、本発明によれ
ば、常用系は、独自で動作し、これが障害となつ
たときは、直ちに、待機している正常な予備系に
切替えられてシステムの稼動が行われると同時
に、障害系の障害診断を行うことができるので、
システムとして処理能力の無駄がなくなり、ま
た、プロセツサの密結合がなくなるので、障害系
の障害が正常系に波及することがなく、二重化シ
ステムの効率向上、信頼性向上に顕著な効果が得
られる。
【図面の簡単な説明】
第1図は、本発明に係る他系診断方式の一実施
例のシステム構成図、第2図は、そのシステムコ
ントロール6の一実施例の関連部分のブロツク
図、第3図は、同転送装置5A,5Bの一実施例
のブロツク図である。 1A,1B……プロセツサ、2A,2B……メ
モリ、3A,3B……周辺制御装置、4A,4B
……バス、5A,5B……転送装置、51……ア
ドレスデコーダ、52……転送要求フリツプフロ
ツプ、53……送信レジスタ、54……送信ゲー
ト、55……タイミングレジスタ、56……受信
回路、57……受信レジスタ、58……メモリ制
御回路、59……ナンドゲート、6……システム
コントロール、61……障害情報受付ゲート、6
2……障害情報保持フリツプフロツプ、63……
割込フリツプフロツプ、64……アンドゲート、
65……装置番号送出回路、66……遅延回路。

Claims (1)

  1. 【特許請求の範囲】 1 制御系が二重化されている蓄積プログラム制
    御式情報処理システムの他系診断方式において、
    該二重化された制御系のうちの第1の系を常用
    系、第2の系を待機式の予備系とし、該第1の系
    に障害が生じたときこれに関する障害情報に基い
    て該第2の系を常用系に切替える系切替ステツプ
    と、両系間に設けられた転送装置を介し、上記第
    2の系から上記障害となつた第1の系へ診断プロ
    グラムを転送するステツプと、該第2の系の通常
    の動作と並行して該第1の系が該診断プログラム
    を実行するステツプと、該第1の系が独自に該実
    行の終了を判定するステツプと、該実行結果を該
    第2の系に返送するステツプと、これに基づき、
    該第2の系が障害個所を識別するステツプを有す
    ることを特徴とする他系診断方式。 2 特許請求の範囲第1項記載の方式において、
    転送装置は、両系に対応する同一構成のものから
    なり、それぞれ、自系のプロセツサから起動さ
    れ、他系のプロセツサ、メモリを起動、制御し、
    相互に、診断プログラム、障害診断結果その他必
    要なデータを転送しうるごとくした他系診断方
    式。 3 特許請求の範囲第1項または第2項記載の方
    式において、上記両系はシステムコントロールに
    よつて制御され、該システムコントロールによ
    り、障害となつた系のプロセツサから障害情報を
    受け、これを保持して正常の系のプロセツサに割
    込要求を行い、その割込応答信号の受信により、
    障害に係る装置番号情報を送出し、所定時間後に
    割込要求信号を停止せしめるごとくした他系診断
    方式。 4 特許請求の範囲第1項記載の方式において、
    該2重系はバス線路を介して相互に結合されてお
    り、上記診断プログラムの転送、および上記診断
    プログラムの実行結果の返送を該バス線路を介し
    て行う他系診断方式。
JP8405780A 1980-06-23 1980-06-23 Diagnostic method of other system Granted JPS5710845A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8405780A JPS5710845A (en) 1980-06-23 1980-06-23 Diagnostic method of other system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8405780A JPS5710845A (en) 1980-06-23 1980-06-23 Diagnostic method of other system

Publications (2)

Publication Number Publication Date
JPS5710845A JPS5710845A (en) 1982-01-20
JPS634210B2 true JPS634210B2 (ja) 1988-01-28

Family

ID=13819859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8405780A Granted JPS5710845A (en) 1980-06-23 1980-06-23 Diagnostic method of other system

Country Status (1)

Country Link
JP (1) JPS5710845A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756636B2 (ja) * 1985-12-11 1995-06-14 株式会社日立製作所 データ処理方法
JPH11203157A (ja) 1998-01-13 1999-07-30 Fujitsu Ltd 冗長装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4932032A (ja) * 1972-07-28 1974-03-23
JPS52109844A (en) * 1976-03-11 1977-09-14 Fujitsu Ltd Diagnostic system
JPS5680896A (en) * 1979-12-03 1981-07-02 Fujitsu Ltd Main memory device information recovery system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4932032A (ja) * 1972-07-28 1974-03-23
JPS52109844A (en) * 1976-03-11 1977-09-14 Fujitsu Ltd Diagnostic system
JPS5680896A (en) * 1979-12-03 1981-07-02 Fujitsu Ltd Main memory device information recovery system

Also Published As

Publication number Publication date
JPS5710845A (en) 1982-01-20

Similar Documents

Publication Publication Date Title
JPS634210B2 (ja)
JPH06259343A (ja) 多重バス制御方式及びそれを用いたシステム
JP2827713B2 (ja) 二重化装置
JPH04360242A (ja) 二重化システムの系切替装置およびその方法
JP2966966B2 (ja) プログラマブルコントローラの二重化装置
JP2770494B2 (ja) 二重化制御ユニット
JPH0652130A (ja) マルチプロセッサシステム
JPS5917467B2 (ja) 制御用計算機のバツクアツプ方式
JPS5949619B2 (ja) 2重化中央処理システムにおける障害診断方式
JPH06259274A (ja) 二重系システム
JP3363579B2 (ja) 監視装置及び監視システム
JPS6128141B2 (ja)
JP3230798B2 (ja) 冗長システム
JPS60134352A (ja) 二重化バス制御装置
JPH11259324A (ja) 主記憶装置複写方式
JPH11265321A (ja) 障害復旧方法、中央処理装置及び中央処理システム
JPS60140438A (ja) 情報処理系の系切替制御方式
JP3169488B2 (ja) 通信制御装置
JPH0821012B2 (ja) ダイレクトメモリアクセスの系切替装置
JPH1011370A (ja) 多重化システム
JPS599927B2 (ja) デ−タ転送制御方式
JPH03224048A (ja) 転送中断通知方法
JPS6375843A (ja) 異常監視方式
JPH07302208A (ja) 保護継電装置
JPH0133858B2 (ja)