JPS6193627A - パタ−ンの形成方法 - Google Patents
パタ−ンの形成方法Info
- Publication number
- JPS6193627A JPS6193627A JP21535684A JP21535684A JPS6193627A JP S6193627 A JPS6193627 A JP S6193627A JP 21535684 A JP21535684 A JP 21535684A JP 21535684 A JP21535684 A JP 21535684A JP S6193627 A JPS6193627 A JP S6193627A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- pattern
- film pattern
- auxiliary
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 26
- 239000010409 thin film Substances 0.000 claims abstract description 50
- 239000010408 film Substances 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 7
- 238000006243 chemical reaction Methods 0.000 claims abstract 2
- 239000002131 composite material Substances 0.000 claims description 13
- 238000001020 plasma etching Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 13
- 239000011347 resin Substances 0.000 abstract description 5
- 229920005989 resin Polymers 0.000 abstract description 5
- 150000001875 compounds Chemical class 0.000 abstract 4
- 238000000992 sputter etching Methods 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000009021 linear effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造工程におけるパターンの形
成方法、特に段差パターンの側端面への微細パターンの
形成方法、いわゆるサイドウオールの形成方法の改良に
関するものである。
成方法、特に段差パターンの側端面への微細パターンの
形成方法、いわゆるサイドウオールの形成方法の改良に
関するものである。
このサイドウオールは素子間分離領域形成工程での従来
のＬＯＣＯ８（Ｌｏｃａｌ ０ｘ１ｄａｔｉｏｎ ｏｆ
５ｉｌｉｃｏｎ）法の改良プロセスまたはホットエレ
クトロン対策のＬＤＤ （Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ ）構造プロセスなどで最近使用され始め
ている。
のＬＯＣＯ８（Ｌｏｃａｌ ０ｘ１ｄａｔｉｏｎ ｏｆ
５ｉｌｉｃｏｎ）法の改良プロセスまたはホットエレ
クトロン対策のＬＤＤ （Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ ）構造プロセスなどで最近使用され始め
ている。
第２図は従来のこの種のパターンの形成方法の主要段階
における状態を示す断面図である。この従来の方法では
、まず、第２図Ａに示すように、基板（１）の上に第１
の材料からなる第１の薄膜（２）を例えば化学的気相成
長’（ＯＶＤ ）法を用いて形成し、その上に通常の写
真製版工程を経て所望部分に感光性樹脂嘆パターン（３
）を形成する。次に、感光性樹脂嘆パターン（３）をマ
スクとして第１の薄膜（２）にエツチングを施して、第
２図Ｂに示すように幅Ｌ１゜厚さｔｌの第１の薄膜パタ
ーン（２ａ）を残す５次に、第２図Ｃに示すように二第
２の材料からなる第２の薄膜（４）を例えばＣＶＤ法を
用いて全上面に形成する。この場合、平坦部での膜厚を
ｔ２とすると第１の薄膜パターン（２ａ）の側端部では
１３（＃１．１＋１２）となる。その後に、化学的かつ
物理的反Ｓを利用したガスプラズマエツチング、いわゆ
る反応性イオンエツチングなどを用いて、第１０薄嘆パ
ターン（２ａ）のない部分で基板（１）の表面が露出す
るまスすなわち、膜厚ｔ２の第２の薄膜（４）が除去で
きるまでエツチングを行うと、反Ｓ性イオンの直進性の
効果によって、第２図りに示すように、第１０薄換パタ
ーン（２ａ）の側端面に第２の材料からなる微細パター
ン（４ａ）が形成できる。この場合の微細パターン（４
ａ）の厚さはおよそｔｌとなシ、第１の薄膜パターン（
２ａ）と微細パターン（４ａ）とを含んだ幅はＬ２とな
る。
における状態を示す断面図である。この従来の方法では
、まず、第２図Ａに示すように、基板（１）の上に第１
の材料からなる第１の薄膜（２）を例えば化学的気相成
長’（ＯＶＤ ）法を用いて形成し、その上に通常の写
真製版工程を経て所望部分に感光性樹脂嘆パターン（３
）を形成する。次に、感光性樹脂嘆パターン（３）をマ
スクとして第１の薄膜（２）にエツチングを施して、第
２図Ｂに示すように幅Ｌ１゜厚さｔｌの第１の薄膜パタ
ーン（２ａ）を残す５次に、第２図Ｃに示すように二第
２の材料からなる第２の薄膜（４）を例えばＣＶＤ法を
用いて全上面に形成する。この場合、平坦部での膜厚を
ｔ２とすると第１の薄膜パターン（２ａ）の側端部では
１３（＃１．１＋１２）となる。その後に、化学的かつ
物理的反Ｓを利用したガスプラズマエツチング、いわゆ
る反応性イオンエツチングなどを用いて、第１０薄嘆パ
ターン（２ａ）のない部分で基板（１）の表面が露出す
るまスすなわち、膜厚ｔ２の第２の薄膜（４）が除去で
きるまでエツチングを行うと、反Ｓ性イオンの直進性の
効果によって、第２図りに示すように、第１０薄換パタ
ーン（２ａ）の側端面に第２の材料からなる微細パター
ン（４ａ）が形成できる。この場合の微細パターン（４
ａ）の厚さはおよそｔｌとなシ、第１の薄膜パターン（
２ａ）と微細パターン（４ａ）とを含んだ幅はＬ２とな
る。
前述のＬＯＯＯ８の改良法では、この微細パターン（４
ａ）は窒化嘆からなり、後の熱酸化において耐酸化性マ
スクの役割りを果し、ＬＤＤでは微細パターン（４ａ）
は酸化シリコンまたは多結晶シリコンからなり、イオン
注入時のマスクの役割シをする。
ａ）は窒化嘆からなり、後の熱酸化において耐酸化性マ
スクの役割りを果し、ＬＤＤでは微細パターン（４ａ）
は酸化シリコンまたは多結晶シリコンからなり、イオン
注入時のマスクの役割シをする。
また、微細パターン（４ａ）形成後、第１０薄嘆パター
ン（２ａ）を除去して、微細パターン（４ａ）をエツチ
ングマスクとして基板（１）に微細パターンエツチング
を施す場合も考えられる。
ン（２ａ）を除去して、微細パターン（４ａ）をエツチ
ングマスクとして基板（１）に微細パターンエツチング
を施す場合も考えられる。
従来のこのような微細パターンの形成方法では、第２の
薄膜（４）のエツチング時に過剰なエツチングを施すと
、微細パターンは第２図Ｅに（４ｂ）で示すようになシ
、その高さｔおよび場合によっては幅が小さくなってし
まうことがある。すなわち、エツチングのばらつきによ
っては、その後の耐酸化性のマスクまたはイオン注入の
マスクとしての機能を果せない場合も生じるという問題
点があった。
薄膜（４）のエツチング時に過剰なエツチングを施すと
、微細パターンは第２図Ｅに（４ｂ）で示すようになシ
、その高さｔおよび場合によっては幅が小さくなってし
まうことがある。すなわち、エツチングのばらつきによ
っては、その後の耐酸化性のマスクまたはイオン注入の
マスクとしての機能を果せない場合も生じるという問題
点があった。
そしてエツチングのばらつきは、基板の面積が広い場合
、膜形成時の模写の不均一性およびエツチングの進行の
不均一性から同一基板内においてすら不可避なものであ
る。
、膜形成時の模写の不均一性およびエツチングの進行の
不均一性から同一基板内においてすら不可避なものであ
る。
この発明は以上のような問題点を解決するためになされ
たもので、所要の高さの微細パターンを確実に容易に得
られる方法を提供することを目的としている。
たもので、所要の高さの微細パターンを確実に容易に得
られる方法を提供することを目的としている。
この発明に係る微細パターンの形成方法では、第１０薄
摸パターンの上に補助膜パターンを形成し、複合膜パタ
ーンとしてその側端部の段差を大きくするものである。
摸パターンの上に補助膜パターンを形成し、複合膜パタ
ーンとしてその側端部の段差を大きくするものである。
この発明では上述のように複合膜パターンとしてその側
端部の段差を大きくすることによってその上に形成する
第２の薄膜の複合膜パターン側端部での厚さを大きくな
らしめ、第２の薄膜をエツチングして当該側端部に形成
される微細パターンの高さを十分大きく得られる。
端部の段差を大きくすることによってその上に形成する
第２の薄膜の複合膜パターン側端部での厚さを大きくな
らしめ、第２の薄膜をエツチングして当該側端部に形成
される微細パターンの高さを十分大きく得られる。
第１図はこの発明の一実施例の方法の主要段階における
状態を示す断面図で、前述の第２図の従来例と同一符号
は同等部分を示す。まず第１図Ａに示すように、従来法
と同様、基板（１）の上に第１の材料からなる第１の薄
膜（２）を膜厚ｔ１に形成した後、さらにその上に例え
ばＣＶＤ法で第１の材料と異る第３の材料からなる補助
薄膜（５）を膜厚ｔ４に形成し、 ・その上に通常の写
真製版工程を経て所望部分に感光性樹脂嘆パターン（３
）を形成する。次に、この感光性樹脂嘆パターン（３）
をマスクとして補助薄膜（５）および第１０薄嘆（２）
にエツチングを施して、第１図Ｂに示すように、第１の
薄膜パターン（２ａ）と補助薄膜パターン（５ａ）とか
らなる複合膜パターン（６）が得られる。この複合膜パ
ターン（６）の―厚ｔ５は当然１．＋１４である。次に
第１図Ｏに示すように、第２の材料からなる第２の薄＠
（４）を例えばＣＶＤ法を用いて全上面に形成する。こ
の場合、平坦部での嘆厚をｔ２とすると、複合膜パター
ン（６）の側端部では１６（岬１５＋ １２）となる。
状態を示す断面図で、前述の第２図の従来例と同一符号
は同等部分を示す。まず第１図Ａに示すように、従来法
と同様、基板（１）の上に第１の材料からなる第１の薄
膜（２）を膜厚ｔ１に形成した後、さらにその上に例え
ばＣＶＤ法で第１の材料と異る第３の材料からなる補助
薄膜（５）を膜厚ｔ４に形成し、 ・その上に通常の写
真製版工程を経て所望部分に感光性樹脂嘆パターン（３
）を形成する。次に、この感光性樹脂嘆パターン（３）
をマスクとして補助薄膜（５）および第１０薄嘆（２）
にエツチングを施して、第１図Ｂに示すように、第１の
薄膜パターン（２ａ）と補助薄膜パターン（５ａ）とか
らなる複合膜パターン（６）が得られる。この複合膜パ
ターン（６）の―厚ｔ５は当然１．＋１４である。次に
第１図Ｏに示すように、第２の材料からなる第２の薄＠
（４）を例えばＣＶＤ法を用いて全上面に形成する。こ
の場合、平坦部での嘆厚をｔ２とすると、複合膜パター
ン（６）の側端部では１６（岬１５＋ １２）となる。
その後に、反応性イオンの直進性を利用してエツチング
を行う反応性イオンエツチングを用すて、複合膜パター
ン（６）のない部分で基板（１）の表面が露出するまで
、すなわち、膜厚ｔ２の第２の薄膜（４）が除去できる
までエツチングを行うことによって、第１図りに示すよ
うに、複合膜パターン（６）の側端面に第２の材料から
なる微細パターン（４Ｃ）を得る。
を行う反応性イオンエツチングを用すて、複合膜パター
ン（６）のない部分で基板（１）の表面が露出するまで
、すなわち、膜厚ｔ２の第２の薄膜（４）が除去できる
までエツチングを行うことによって、第１図りに示すよ
うに、複合膜パターン（６）の側端面に第２の材料から
なる微細パターン（４Ｃ）を得る。
この実施例において、第２の薄＠（４）をＣＶＤ法で形
成するが、ＣＶＤ法ではパターン側端の段差部での被着
性がよいので、第１図０に示すように複合膜パターン（
６）の側端部での第２の薄膜（４）の厚さｔ６は十分確
保でき、従って反応性イオンエツチング後も、第１図り
に示すように、複合嗅パターン（６）の厚さに見合った
厚さｔ５の微細パターン（４Ｃ）が確実に得られる。こ
れに伴って、反応性イオンエツチングを多少過剰気味に
しても、なお十分の厚さをもっており、その後の耐酸化
性マスクまたはイオン注入に対するマスクとして果すべ
き機能低下は生じない。
成するが、ＣＶＤ法ではパターン側端の段差部での被着
性がよいので、第１図０に示すように複合膜パターン（
６）の側端部での第２の薄膜（４）の厚さｔ６は十分確
保でき、従って反応性イオンエツチング後も、第１図り
に示すように、複合嗅パターン（６）の厚さに見合った
厚さｔ５の微細パターン（４Ｃ）が確実に得られる。こ
れに伴って、反応性イオンエツチングを多少過剰気味に
しても、なお十分の厚さをもっており、その後の耐酸化
性マスクまたはイオン注入に対するマスクとして果すべ
き機能低下は生じない。
なお、補助薄膜パターン（５ａ）は、後の工程で不要で
あれば除去すればよく、また、後の工程で有用であれば
残しておけばよい。
あれば除去すればよく、また、後の工程で有用であれば
残しておけばよい。
上記実施例で補助薄膜パターン（５ａ）を第１の薄膜パ
ターン（２ａ）の上に積んで複合薄膜パターン（６）の
形で厚い薄膜パターンを形成したが、厚さを大きくする
だけであれば、第１の薄膜パターン（２ａ）のみでそれ
自体の厚さを大きくすることも考えられるが、後の工程
で所望の厚さｔｌになるように加工することが困難なこ
と、その加工がデバイスの電気特性を劣化させること、
またＬＯＣＯＢ改良法では後の熱処理工程で基板（１）
に過剰なストレスが加えられるなど問題が多く採用でき
ない。
ターン（２ａ）の上に積んで複合薄膜パターン（６）の
形で厚い薄膜パターンを形成したが、厚さを大きくする
だけであれば、第１の薄膜パターン（２ａ）のみでそれ
自体の厚さを大きくすることも考えられるが、後の工程
で所望の厚さｔｌになるように加工することが困難なこ
と、その加工がデバイスの電気特性を劣化させること、
またＬＯＣＯＢ改良法では後の熱処理工程で基板（１）
に過剰なストレスが加えられるなど問題が多く採用でき
ない。
以上説明したようにこの発明の方法では第１の薄膜パタ
ーンの上に補助薄膜パターンを形成しパターン側端部の
段差を大きくし、第２の薄膜のこの部分での厚さを大き
くなるようにしたので、第２の薄膜のエツチングが多少
過剰であっても、当該パターン側端部に形成される微細
パターンの高さは十分確保でき、その後のマスクとして
の機能を十分発揮できる。
ーンの上に補助薄膜パターンを形成しパターン側端部の
段差を大きくし、第２の薄膜のこの部分での厚さを大き
くなるようにしたので、第２の薄膜のエツチングが多少
過剰であっても、当該パターン側端部に形成される微細
パターンの高さは十分確保でき、その後のマスクとして
の機能を十分発揮できる。
第１図はこの発明の一実施例の主要段階における状態を
示す断面図、第２図は従来のパターン形成方法の一例の
主要段階における状態を示す断面図である。 図において、（１）は基板、（２ａ）は第１の薄膜パタ
ーン、（４）は第２の薄膜、（４Ｃ）は微細パターン、
（５ａ）は補助薄ｆｆｌ パターン、（６）は複合膜パ
ターンである。 なお、各図中同一符号は同一または相当部分を示す。
示す断面図、第２図は従来のパターン形成方法の一例の
主要段階における状態を示す断面図である。 図において、（１）は基板、（２ａ）は第１の薄膜パタ
ーン、（４）は第２の薄膜、（４Ｃ）は微細パターン、
（５ａ）は補助薄ｆｆｌ パターン、（６）は複合膜パ
ターンである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (2)
- （１）基板の表面上に第１の材料からなる第１の薄膜パ
ターンを形成し、この第１の薄膜パターンの上を含めて
上記基板上面全面に第２の材料からなる第２の薄膜を形
成した後に、上記第２の薄膜の全上面から化学的および
物理的反応を利用したガスプラズマエッチングを施し、
上記第１の薄膜パターンの側端面部に上記第１の材料か
らなる微細パターンを形成するに際して、上記第１の薄
膜パターンの上に直接重ねて上記第１の材料と異なる第
３の材料からなる補助薄膜パターンを形成し、上記第１
の薄膜パターンと補助薄膜パターンとからなる複合膜パ
ターンの上に上記第２の薄膜を形成するようにしたこと
を特徴とするパターンの形成方法。 - （２）補助薄膜パターンの被着工程に化学的気相成長法
を用いることを特徴とする特許請求の範囲第１項記載の
パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21535684A JPS6193627A (ja) | 1984-10-15 | 1984-10-15 | パタ−ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21535684A JPS6193627A (ja) | 1984-10-15 | 1984-10-15 | パタ−ンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6193627A true JPS6193627A (ja) | 1986-05-12 |
Family
ID=16670935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21535684A Pending JPS6193627A (ja) | 1984-10-15 | 1984-10-15 | パタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6193627A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144553A (en) * | 1980-04-11 | 1981-11-10 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5846645A (ja) * | 1981-09-14 | 1983-03-18 | Toshiba Corp | 半導体装置の製造方法 |
| JPS59167021A (ja) * | 1983-03-14 | 1984-09-20 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1984
- 1984-10-15 JP JP21535684A patent/JPS6193627A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144553A (en) * | 1980-04-11 | 1981-11-10 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5846645A (ja) * | 1981-09-14 | 1983-03-18 | Toshiba Corp | 半導体装置の製造方法 |
| JPS59167021A (ja) * | 1983-03-14 | 1984-09-20 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4333964A (en) | Method of making integrated circuits | |
| US4333965A (en) | Method of making integrated circuits | |
| JP2519819B2 (ja) | コンタクトホ―ルの形成方法 | |
| US7381508B2 (en) | Integrated circuit semiconductor device with overlay key and alignment key and method of fabricating the same | |
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| JPS61214446A (ja) | 半導体装置の製造方法 | |
| US6391701B1 (en) | Semiconductor device and process of fabrication thereof | |
| JPS6193627A (ja) | パタ−ンの形成方法 | |
| JP3080400B2 (ja) | 半導体装置 | |
| JPS598352A (ja) | 半導体装置の製法 | |
| JPH0745586A (ja) | パタ―ン化有機物薄膜形成法 | |
| KR100259822B1 (ko) | 반도체 소자 제조방법 | |
| JPS6193628A (ja) | パタ−ンの形成方法 | |
| JPH0350838A (ja) | 半導体装置の製造方法 | |
| JPS6257229A (ja) | 半導体装置の製造方法 | |
| JPH0621050A (ja) | 半導体装置の製造方法 | |
| KR100291412B1 (ko) | 포토레지스트도포방법 | |
| JPS60240131A (ja) | 半導体装置の製造方法 | |
| KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
| JPS61276371A (ja) | 半導体素子の製造方法 | |
| JPS63253650A (ja) | 半導体装置の製造方法 | |
| JPH07183499A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH02262321A (ja) | 半導体装置の製造方法 | |
| JPH0468578A (ja) | 半導体装置の製造方法 | |
| JPS6024009A (ja) | 半導体の不純物領域形成方法 |