JPS6180844A - 半導体リ−ドフレ−ム用条材 - Google Patents
半導体リ−ドフレ−ム用条材Info
- Publication number
- JPS6180844A JPS6180844A JP59201469A JP20146984A JPS6180844A JP S6180844 A JPS6180844 A JP S6180844A JP 59201469 A JP59201469 A JP 59201469A JP 20146984 A JP20146984 A JP 20146984A JP S6180844 A JPS6180844 A JP S6180844A
- Authority
- JP
- Japan
- Prior art keywords
- surface layer
- oxygen
- copper
- lead frame
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、半導体電子工業において、半導体素子のパッ
ケージに用いられるリードフレームの条材に関する。
ケージに用いられるリードフレームの条材に関する。
（ロ）従来の技術
トランジスター、ＩＣなどの半導体の多（に使用される
リードフレームは、その断面の一例を第２図に、又平面
の他の例を第３図に示すように、フレームのタブ部１に
素子（例えば８１チツプ）２がエポキシなどの接着剤や
半田又はＡｕ−３ｉなどの金属ろうなどの接着層ろを介
してグイボンドされろ。尚素子上の電極パッド４とフレ
ームのインナーリード端部５とは金属細線６を介してワ
イヤボンドされる。更にこれらはエポキシなどの樹脂７
により封止モールドされ、フレームのアウターリード部
８の多くはＳｎ又は半田づけされてから曲げなどの加工
をうけてパッケージかつ（られている。
リードフレームは、その断面の一例を第２図に、又平面
の他の例を第３図に示すように、フレームのタブ部１に
素子（例えば８１チツプ）２がエポキシなどの接着剤や
半田又はＡｕ−３ｉなどの金属ろうなどの接着層ろを介
してグイボンドされろ。尚素子上の電極パッド４とフレ
ームのインナーリード端部５とは金属細線６を介してワ
イヤボンドされる。更にこれらはエポキシなどの樹脂７
により封止モールドされ、フレームのアウターリード部
８の多くはＳｎ又は半田づけされてから曲げなどの加工
をうけてパッケージかつ（られている。
し→発明が解決しようとする問題点
半導体リードフレームは基材として銅合金の板条（以下
条基材と称す）を最近用いられている。それは、これら
の銅合金は熱、屯気の良導体で強度もあり、しかも従来
使用されていたコバール合金（Ｆｅ −Ｎｉ−Ｃｏ合金
）よりも経済的であるかためである。これらの銅合金の
一例を示す。
条基材と称す）を最近用いられている。それは、これら
の銅合金は熱、屯気の良導体で強度もあり、しかも従来
使用されていたコバール合金（Ｆｅ −Ｎｉ−Ｃｏ合金
）よりも経済的であるかためである。これらの銅合金の
一例を示す。
Ｃｕ −３ｎ系（例えば１．５ Ｓｎ、６５ｎ−０，Ｉ
Ｐ 、 ８５ｎ−０、Ｉ Ｐ 、 ３．５５ｎ−０，
２Ｃｒ−０，Ｉ Ｐ ） 、 Ｃｕ−Ｚｎ系（例えば１
０Ｚｎ）、Ｃｕ−Ｆｅ系（例２．４ Ｆｅ−０，３Ｚｎ
−０，０４Ｐ 。
Ｐ 、 ８５ｎ−０、Ｉ Ｐ 、 ３．５５ｎ−０，
２Ｃｒ−０，Ｉ Ｐ ） 、 Ｃｕ−Ｚｎ系（例えば１
０Ｚｎ）、Ｃｕ−Ｆｅ系（例２．４ Ｆｅ−０，３Ｚｎ
−０，０４Ｐ 。
１、５ Ｆｅ−０，７Ｓ ５ｎ−０，８Ｃｏ−０，１Ｐ
）、Ｃｕ−Ｃｏ系（例０．ろＣｏ−〇、 Ｉ Ｐ ）
、 Ｃｕ−Ｎｉ−８ｎ系（例９．５ Ｎｉ−２，５Ｓ
ｎ 、 ０．ｌＮｉ−２，５Ｓｎ−０，Ｉ Ｐ ） 、
Ｃｕ−Ｚｒ系（例０．１５Ｚｒ）。
）、Ｃｕ−Ｃｏ系（例０．ろＣｏ−〇、 Ｉ Ｐ ）
、 Ｃｕ−Ｎｉ−８ｎ系（例９．５ Ｎｉ−２，５Ｓ
ｎ 、 ０．ｌＮｉ−２，５Ｓｎ−０，Ｉ Ｐ ） 、
Ｃｕ−Ｚｒ系（例０．１５Ｚｒ）。
Ｃｕ−３ｎ−Ｃｒ系（例０．１５５ｎ−０，Ｉ Ｃｒ
）等然し、このような銅合金は、大気酸化をうけ易く、
リードフレームの加工、保管工程中に添加金属の酸化物
（例えばＳｎＯ、ＮｉＯ、ＺｎＯ、ＺｒＯなど）が表面
に形成し易くなり、そのため（ロ）項前記のダイボンド
、ワイヤボンド、半田づけなどに対してＣｕ合金のリー
ドフレームの面に直接Ａｕ線、Ｃｕ合金線などでワイヤ
ボンドするペアーボンドするには不適当な金属表面にな
る。即ちベアーボンドはたとえ４００°Ｃ以下のＮ２−
）１２の還元雰囲気中で施行してもリードフレームの
表面に生じた酸化物は還元されない。そこで良好な金属
面を出すために、タブ部とイ／ナーリード部に高価なＡ
ｕ、Ａｇメッキを施し、アウターリード部にはＳｎ又は
Ｓｎ −Ｓｂメッキが複雑な部分メッキ工程のもとに施
されているのが現状である。
）等然し、このような銅合金は、大気酸化をうけ易く、
リードフレームの加工、保管工程中に添加金属の酸化物
（例えばＳｎＯ、ＮｉＯ、ＺｎＯ、ＺｒＯなど）が表面
に形成し易くなり、そのため（ロ）項前記のダイボンド
、ワイヤボンド、半田づけなどに対してＣｕ合金のリー
ドフレームの面に直接Ａｕ線、Ｃｕ合金線などでワイヤ
ボンドするペアーボンドするには不適当な金属表面にな
る。即ちベアーボンドはたとえ４００°Ｃ以下のＮ２−
）１２の還元雰囲気中で施行してもリードフレームの
表面に生じた酸化物は還元されない。そこで良好な金属
面を出すために、タブ部とイ／ナーリード部に高価なＡ
ｕ、Ａｇメッキを施し、アウターリード部にはＳｎ又は
Ｓｎ −Ｓｂメッキが複雑な部分メッキ工程のもとに施
されているのが現状である。
本発明は叙上の点を鑑みてなされたものであって、半導
体リードフレームの条基材に経済的な銅合金を用いたと
き、高価な貴金属メッキや複雑な部分メッキをしな（て
も、ダイボンド、ワイヤボンド、半田付けができるよう
なリードフレームの金属表面をつくることを目的とした
。
体リードフレームの条基材に経済的な銅合金を用いたと
き、高価な貴金属メッキや複雑な部分メッキをしな（て
も、ダイボンド、ワイヤボンド、半田付けができるよう
なリードフレームの金属表面をつくることを目的とした
。
尚貴金属メッキを節約して薄くすることも試みたがＣｕ
合金の強度を上げるための添加物の例えばＺｎ？Ｓｎな
どの拡散性成分が貴金属表面に露出酸化してボンディン
グの障害となった。
合金の強度を上げるための添加物の例えばＺｎ？Ｓｎな
どの拡散性成分が貴金属表面に露出酸化してボンディン
グの障害となった。
に）問題点を解決するための手段
本発明は、半導体リードフレーム用の銅合金条基材の両
面、片面いずれでもよいがその全面に無酸素銅の表層（
酸素Ｉ Ｃ１ｐｐｍ以下、厚さ０．５〜１μ） １を設
けることである。これによってリードフレームの金属表
面をダイボンド、ワイヤボンド、半田付けなどに適する
ものとしたのである。即ち本発明の一例を示すと第１図
ａにその断面を示すように銅合金条基材１００片面に表
層１１を設けたものである。
面、片面いずれでもよいがその全面に無酸素銅の表層（
酸素Ｉ Ｃ１ｐｐｍ以下、厚さ０．５〜１μ） １を設
けることである。これによってリードフレームの金属表
面をダイボンド、ワイヤボンド、半田付けなどに適する
ものとしたのである。即ち本発明の一例を示すと第１図
ａにその断面を示すように銅合金条基材１００片面に表
層１１を設けたものである。
尚、銅合金条基材と無酸素銅表層との間にＮｉ材の中間
層を介在せしめて、表層を設けた効果を更に確実にした
。即ち第１図すにその断面を示すように中間層１２を介
在せしめた条材である。
層を介在せしめて、表層を設けた効果を更に確実にした
。即ち第１図すにその断面を示すように中間層１２を介
在せしめた条材である。
又、無酸素胴衣ｊ・Ｚを設けるに当って、電気メッキ法
によるときは、酸素量１０ ｐｐｍ以下の無酸素銅なメ
ッキ条件例えば電流密度、メッキ浴などの操作で適当な
厚さの表層を能率よく被覆できるのである。
によるときは、酸素量１０ ｐｐｍ以下の無酸素銅なメ
ッキ条件例えば電流密度、メッキ浴などの操作で適当な
厚さの表層を能率よく被覆できるのである。
（羽作用
無酸素銅の表層を設けることにより、銅合金の条基材の
表面で該合金の添加金属が大気酸化を受けにく（なり、
ボンドは確実になる。
表面で該合金の添加金属が大気酸化を受けにく（なり、
ボンドは確実になる。
無酸素銅の表層は大気酸化により、反って樹脂との密着
性良好な酸化銅被膜が生じ、封止モールドの密７１寸良
好となって、外部水分の浸入を抑止する。
性良好な酸化銅被膜が生じ、封止モールドの密７１寸良
好となって、外部水分の浸入を抑止する。
又該表層はアウターリード部の半田付は性が向上する。
例えば基材の銅合金がＣｕ−Ｆｅ系かＣｕ−８ｎ−Ｐ系
のときは若し表層のないときは基材と半田層との境界に
脆弱な合金層が発生し易くなり半田付性が低下するが無
酸素銅の表層があると半田付性はよくなる。
のときは若し表層のないときは基材と半田層との境界に
脆弱な合金層が発生し易くなり半田付性が低下するが無
酸素銅の表層があると半田付性はよくなる。
又、該表層はボンディング時のＮ２−Ｈ２高温ガス使用
による水素脆化はな（、確実なボンディングは可能であ
る。若し表層の無酸素銅の酸素量が１０ｐｐｍ以上含有
するときは水素脆化は生じる。よって酸素量は１０ｐｐ
ｍ以下とする。
による水素脆化はな（、確実なボンディングは可能であ
る。若し表層の無酸素銅の酸素量が１０ｐｐｍ以上含有
するときは水素脆化は生じる。よって酸素量は１０ｐｐ
ｍ以下とする。
以上の作用は表層の厚さが０５μ以上で実用上の効果が
ある。他方１０μを越えたときはリードフレームの機緘
的強度が低下して実用的でない。
ある。他方１０μを越えたときはリードフレームの機緘
的強度が低下して実用的でない。
よって表層の厚さは０．５〜１０μとした。表層の強度
は小であるから成可く薄（・方が好ましく、１〜５μが
望ましい。
は小であるから成可く薄（・方が好ましく、１〜５μが
望ましい。
尚、表層と条基材との間にＮ１又はＮｉ合金（以下Ｎｉ
材と称す）例えばＮｉ−Ｃｏ 、 Ｎｉ−Ｐ 、Ｎｉ
−Ｆｅ 、 Ｎｉ−Ｚｎ、Ｎｉ −Ｂ 、 Ｎｉ−Ｃｏ
−Ｐなどの中間層を介在させると上記表層の効果を一層
効果的にする。更に無酸素銅よりも硬質なＮｉ材の中間
層の介在は無酸素胴衣に、４によるリードフレームの強
度低下を回復する。以上の中間ハ〈の効果はその厚さが
０．０２μ以下では発揮できなく、２５μ以上のときは
曲げ加工時に微少な割れが発生し易（なるので中間層の
厚さ００２μ〜２５μとした。
材と称す）例えばＮｉ−Ｃｏ 、 Ｎｉ−Ｐ 、Ｎｉ
−Ｆｅ 、 Ｎｉ−Ｚｎ、Ｎｉ −Ｂ 、 Ｎｉ−Ｃｏ
−Ｐなどの中間層を介在させると上記表層の効果を一層
効果的にする。更に無酸素銅よりも硬質なＮｉ材の中間
層の介在は無酸素胴衣に、４によるリードフレームの強
度低下を回復する。以上の中間ハ〈の効果はその厚さが
０．０２μ以下では発揮できなく、２５μ以上のときは
曲げ加工時に微少な割れが発生し易（なるので中間層の
厚さ００２μ〜２５μとした。
以上の表層は条基材の片面の全面に設けられるのが普通
であるが、両面の全面に設けられてもよい。
であるが、両面の全面に設けられてもよい。
表層の被覆方法としては機械的クラッド、蒸着、化学メ
ッキでもよいが、特に望ましいのは電気メッキ法である
。電気メッキ法では無酸素銅が析出してｆ）’２ Ｗ、
！２されるのであり、特に無酸素鋼材をつくる必要はな
い。尚、中間層のＮｌ材の電気メッキと連続して処理で
きるので、他の方法に比べて品質、生産性共に優れてい
る。
ッキでもよいが、特に望ましいのは電気メッキ法である
。電気メッキ法では無酸素銅が析出してｆ）’２ Ｗ、
！２されるのであり、特に無酸素鋼材をつくる必要はな
い。尚、中間層のＮｌ材の電気メッキと連続して処理で
きるので、他の方法に比べて品質、生産性共に優れてい
る。
（へ）実施例
実施例１
柴基材として厚さ０．２５ｍｍ、巾２６ｍｍの銅合金条
（成分、性能は第１表実施例１の（Ａ）［に示す）の片
面に、純Ｃｕを原料として電気メッキ法（メッキ条件第
２表（Ａ）［に示す）で１．７μの厚さの無酸素銅の表
層をつくった。このようにしてでき上った本発明による
条材をすべてリードフレーム用として第６図に・示すよ
うなりＩＰ型１４ビンフレームにプレス成型した。次に
フレームの表層面に８１素子のダイボンド（エポキシ接
着剤、２５０°ＣＸＳ分キュアー）した後、径２５μの
Ａｕ線を超音波熱圧着法でワイヤボンド（条件第６表（
Ａ）欄に示す）した。
（成分、性能は第１表実施例１の（Ａ）［に示す）の片
面に、純Ｃｕを原料として電気メッキ法（メッキ条件第
２表（Ａ）［に示す）で１．７μの厚さの無酸素銅の表
層をつくった。このようにしてでき上った本発明による
条材をすべてリードフレーム用として第６図に・示すよ
うなりＩＰ型１４ビンフレームにプレス成型した。次に
フレームの表層面に８１素子のダイボンド（エポキシ接
着剤、２５０°ＣＸＳ分キュアー）した後、径２５μの
Ａｕ線を超音波熱圧着法でワイヤボンド（条件第６表（
Ａ）欄に示す）した。
このようにしてボンディングされたワイヤボンデインク
細線の一部をプルテスターにかけてプルテストした。他
の一部はエポキシ樹脂で封止モールドしてから共晶半田
に没漬した。ワイヤボンドのプルテストの結果は平均強
度９．２ｇｒであり、ワイヤボンディング強度としては
充分であった。又アウターリード部の半田付性は良好で
あった。 １比較例として上記実施例１にお
いてＣｕメッキを施さないフレームを成型して他はすべ
て実施例１と同様の処理をしたもののプルテストの平均
強度はｓ６ｇｒであって本発明の実施例のもの９．２ｇ
ｒに比べて劣っていた。比較例のフレーム条基材の表面
ては径１μ前後のリン化鉄粒が多数析出しておりプルテ
ストの低下の原因と思われた。
細線の一部をプルテスターにかけてプルテストした。他
の一部はエポキシ樹脂で封止モールドしてから共晶半田
に没漬した。ワイヤボンドのプルテストの結果は平均強
度９．２ｇｒであり、ワイヤボンディング強度としては
充分であった。又アウターリード部の半田付性は良好で
あった。 １比較例として上記実施例１にお
いてＣｕメッキを施さないフレームを成型して他はすべ
て実施例１と同様の処理をしたもののプルテストの平均
強度はｓ６ｇｒであって本発明の実施例のもの９．２ｇ
ｒに比べて劣っていた。比較例のフレーム条基材の表面
ては径１μ前後のリン化鉄粒が多数析出しておりプルテ
ストの低下の原因と思われた。
第１表 銅合金条基材の成分と性能
第２表 電気メ ッ キ
第ろ表 超音波熱圧着
実施例２
厚さ０．１５ｍｍ１巾２６ｍｍの銅合金条（成分、性能
は第１表（Ｂ） 謝に示す）の片面に純Ｃｕを原料とし
て電気メッキ（条件は第２表ＣＢ＋欄に示す）法で第４
表に示すような嵐１．遅２．置６の５種の厚さのＣｕメ
ッキを施した。各フレームの条の強度は第４表に併記す
る。絖いて実施例１と同様な処理を行いパンケージをつ
（つな。これらのワイヤのプルテストの結果を第４表に
併記する。又１２０ ’ＣＸｌ １］ Ｏｈｒ熱処理後
の半田強度をテストしたその結果も第４表に併記する。
は第１表（Ｂ） 謝に示す）の片面に純Ｃｕを原料とし
て電気メッキ（条件は第２表ＣＢ＋欄に示す）法で第４
表に示すような嵐１．遅２．置６の５種の厚さのＣｕメ
ッキを施した。各フレームの条の強度は第４表に併記す
る。絖いて実施例１と同様な処理を行いパンケージをつ
（つな。これらのワイヤのプルテストの結果を第４表に
併記する。又１２０ ’ＣＸｌ １］ Ｏｈｒ熱処理後
の半田強度をテストしたその結果も第４表に併記する。
又比較し１］としてパッケージになるまでは実姉し１１
２と同様に処理し、ただＣｕメッキの厚さが本発明の範
囲外のものＩＮα４＋Ｎｎ５．当６の６棟の各データー
を第４表に併記した。
２と同様に処理し、ただＣｕメッキの厚さが本発明の範
囲外のものＩＮα４＋Ｎｎ５．当６の６棟の各データー
を第４表に併記した。
第４表 実施例２のデーター
≧シ 比較例
※５デ試片に穴をあけ共晶半田のついた脚を差し込み半
田付は後強度を測定し、その数値をぬれ面積で除した。
田付は後強度を測定し、その数値をぬれ面積で除した。
第４表によれば、本発明による試料Ｎｃ１＋ｉ％２゜１
気６のいずれも、ワイヤボンドのプル強度とアウターリ
ード部の半田強度については、比較例の表ｊｙ、？：の
厚さの小なるもの嵐４と表層のＣｕメッキしないもの述
６のプル強度と半田強度より優れている。
気６のいずれも、ワイヤボンドのプル強度とアウターリ
ード部の半田強度については、比較例の表ｊｙ、？：の
厚さの小なるもの嵐４と表層のＣｕメッキしないもの述
６のプル強度と半田強度より優れている。
ただ表層を発明外に大きくしたＮＬＬ５はプル強度、半
田強度共に本発明によるものと同等で優れ−（いるが、
表層をメッキした後のフレーム条の強度が劣っていた。
田強度共に本発明によるものと同等で優れ−（いるが、
表層をメッキした後のフレーム条の強度が劣っていた。
実施例ろ
銅合金条（成分、性能は実施例２第１表（Ｂ） ａと同
じ）にＮｉ電気メッキ（条件第２表（Ｃ） 捕に示す）
を第５表のｉ’ＶｋＬ１〜６で示すような６種の厚さを
有する中間層をつ（す、その上にＣｕの電気メッキ、ダ
イボンドを共に実施例２と同じ（行い、径２５μのＣｕ
−０，１５Ｓｎ線を用いてワイヤボンドを超音波熱圧
着法（条件第３表（Ｂｌ欄に示す）で行い、一部の試料
をプルテストを行い、他の試料は封止モールド後、アウ
ターリード部を半田に浸漬後折り曲げ、曲げ部の割れの
有無を検鏡した。それらの結果を第５表に併記した・
１第５表によればＮｉ材の中間
層を有する歯１．当６、遅４．遅５は中間層を有しない
隔２に比べてプル強度、半田強度は俊れている。
じ）にＮｉ電気メッキ（条件第２表（Ｃ） 捕に示す）
を第５表のｉ’ＶｋＬ１〜６で示すような６種の厚さを
有する中間層をつ（す、その上にＣｕの電気メッキ、ダ
イボンドを共に実施例２と同じ（行い、径２５μのＣｕ
−０，１５Ｓｎ線を用いてワイヤボンドを超音波熱圧
着法（条件第３表（Ｂｌ欄に示す）で行い、一部の試料
をプルテストを行い、他の試料は封止モールド後、アウ
ターリード部を半田に浸漬後折り曲げ、曲げ部の割れの
有無を検鏡した。それらの結果を第５表に併記した・
１第５表によればＮｉ材の中間
層を有する歯１．当６、遅４．遅５は中間層を有しない
隔２に比べてプル強度、半田強度は俊れている。
第５表
然し１＼へ５は中間層の厚さが発明の範囲より大きくな
っているので加工性が低下し割れが発生している。又中
間層の厚さの薄いもの歯６はプル強度は他に比して劣っ
ている。
っているので加工性が低下し割れが発生している。又中
間層の厚さの薄いもの歯６はプル強度は他に比して劣っ
ている。
実施例４
厚さ０．１２＋ｎｍ ＋巾２６ｍｍの銅合金（成分、性
能は第１表ｔＣ） ａ〜に示す）条にＣｕの電気メッキ
（条件実ＩＭ １ｕｌｌ １と同じ）したものとしない
ものを２種類ずつ〜１１．歯２と１垢ろと１嗜１４をつ
（す（第６表に示ス）リードフレームにプレス成型後イ
ンナーリード部とタブ部にＡｇを部分メッキ（条件第２
表（Ｄ） ａに示す）し各種弁にＳｉチップをＡｕ−８
ｔ共品ボンド（４５０’ＣＸ２厩加熱）した後、径２５
μのＡｕ線を超音波熱圧着法（条件第６表（Ｃ）欄Ｉｔ
Ｃ示す）でワイヤーボンドし、プルテストを行い、それ
らの結果を第６表に併記した。
能は第１表ｔＣ） ａ〜に示す）条にＣｕの電気メッキ
（条件実ＩＭ １ｕｌｌ １と同じ）したものとしない
ものを２種類ずつ〜１１．歯２と１垢ろと１嗜１４をつ
（す（第６表に示ス）リードフレームにプレス成型後イ
ンナーリード部とタブ部にＡｇを部分メッキ（条件第２
表（Ｄ） ａに示す）し各種弁にＳｉチップをＡｕ−８
ｔ共品ボンド（４５０’ＣＸ２厩加熱）した後、径２５
μのＡｕ線を超音波熱圧着法（条件第６表（Ｃ）欄Ｉｔ
Ｃ示す）でワイヤーボンドし、プルテストを行い、それ
らの結果を第６表に併記した。
尚Ｎｎｌ、ｌ’ｈ２のＣｕメッキ層の０２量を知るため
、ステンレス板上にＣｕをＣｕ５Ｏｉ＆及びＣｕＣＮ浴
のもとに析出させ得た箔を用いて、レコ分析計により分
析したところ、各々４．５ｐｐｍ 、 ２．１ ｐｐｍ
であった。
、ステンレス板上にＣｕをＣｕ５Ｏｉ＆及びＣｕＣＮ浴
のもとに析出させ得た箔を用いて、レコ分析計により分
析したところ、各々４．５ｐｐｍ 、 ２．１ ｐｐｍ
であった。
第６表
し
第６表によればＡｇメッキを厚くしたＮ１１２とＮ（１
４はプル強度は犬であったが、ＮＱ４はＣｕメッキがな
いので半田強度は劣っていた。又［東１のように紹メッ
キを薄（してもＣｕメッキがしてあればプル強度、半田
強度共によく、遅６のようにＣｕメッキのないものはプ
ル強度、半田強度共に劣っていた。
４はプル強度は犬であったが、ＮＱ４はＣｕメッキがな
いので半田強度は劣っていた。又［東１のように紹メッ
キを薄（してもＣｕメッキがしてあればプル強度、半田
強度共によく、遅６のようにＣｕメッキのないものはプ
ル強度、半田強度共に劣っていた。
（ト）発明の効果
実施例１におけるワイヤボンドのプル強度が本発明によ
るものはＣｕメッキ表層のない比較例に比べて優れてい
る点はＣｕ表層を設けた効果をあられしたものであり、
実施例２の第４表によればＣｕ表層の厚さが本発明の範
囲内にあるとき、その効果が発揮されることがわかる。
るものはＣｕメッキ表層のない比較例に比べて優れてい
る点はＣｕ表層を設けた効果をあられしたものであり、
実施例２の第４表によればＣｕ表層の厚さが本発明の範
囲内にあるとき、その効果が発揮されることがわかる。
実施例３の第５表によれば、中間層の介在の効果があり
その層の厚さの本発明の範囲にあるとき充分発揮される
ことがわかる。しかしＮ！材の中間層が厚過ぎたときは
他の諸性能はよいがアウターリード部の曲げ部に割れが
生ずるのでＤＩＰ型には向かないがフラットパンク型パ
ッケージには通用できる。
その層の厚さの本発明の範囲にあるとき充分発揮される
ことがわかる。しかしＮ！材の中間層が厚過ぎたときは
他の諸性能はよいがアウターリード部の曲げ部に割れが
生ずるのでＤＩＰ型には向かないがフラットパンク型パ
ッケージには通用できる。
又実施例４の第６表によればＣｕの表層なくて紹メッキ
したものは性能が劣るのである。Ｃｕ表層があればその
上にＭを薄メッキしてもよい。又第２表のような条件で
各実施例に施行したＣｕの電気メッキ法によれば本発明
の範囲内にある無酸素銅のメッキが能率良く施行される
ことがわかる。
したものは性能が劣るのである。Ｃｕ表層があればその
上にＭを薄メッキしてもよい。又第２表のような条件で
各実施例に施行したＣｕの電気メッキ法によれば本発明
の範囲内にある無酸素銅のメッキが能率良く施行される
ことがわかる。
これを要するに、本発明は、上述した通り、リードフレ
ームとして好適な性能を有し、且つ安価な銅合金を用い
、更に貴金属の使用な節減し、尚加工コストやリードタ
イムを縮減して、信頼性の高い半導体を経済的に製造す
るリードフレーム用条材である。
ームとして好適な性能を有し、且つ安価な銅合金を用い
、更に貴金属の使用な節減し、尚加工コストやリードタ
イムを縮減して、信頼性の高い半導体を経済的に製造す
るリードフレーム用条材である。
第１図ａと第１図すは本発明によるリードフレーム用条
材の一例の断面図である。 第２図は、一般に使用されているリードフレームによる
一例のパーツケージの断面図であり、第３図は他の例の
パッケージの平面図である。 １：タブ部 ２：素子 己；接着層 ４：電極バッド ５：インナーリード端部 ６：金属細線７ ：樹脂
８ ：アウターリード部１０：銅合金条
基材 １１：無酸素銅表層１２：Ｎｌ材中間層 β− 第１図ｑ
材の一例の断面図である。 第２図は、一般に使用されているリードフレームによる
一例のパーツケージの断面図であり、第３図は他の例の
パッケージの平面図である。 １：タブ部 ２：素子 己；接着層 ４：電極バッド ５：インナーリード端部 ６：金属細線７ ：樹脂
８ ：アウターリード部１０：銅合金条
基材 １１：無酸素銅表層１２：Ｎｌ材中間層 β− 第１図ｑ
Claims (3)
- （１）銅合金からなる条基材の少くも片面に、全表面に
亘り、酸素１０ｐｐｍ以下の無酸素銅からなる表層を、
厚さ０．５〜１０μに被覆したことを特徴とする半導体
リードフレーム用条材 - （２）上記条基材と表層との中間にＮｉ材からなる中間
層を、厚さ０．０２〜２．５μに介在せしめたことより
なる第１項記載の半導体リードフレーム用条件 - （３）上記表層は電気メッキ法によりつくられたことよ
りなる第１項又は第２項記載の半導体リードフレーム用
条材
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59201469A JPS6180844A (ja) | 1984-09-28 | 1984-09-28 | 半導体リ−ドフレ−ム用条材 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59201469A JPS6180844A (ja) | 1984-09-28 | 1984-09-28 | 半導体リ−ドフレ−ム用条材 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6180844A true JPS6180844A (ja) | 1986-04-24 |
| JPH0160948B2 JPH0160948B2 (ja) | 1989-12-26 |
Family
ID=16441598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59201469A Granted JPS6180844A (ja) | 1984-09-28 | 1984-09-28 | 半導体リ−ドフレ−ム用条材 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6180844A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6117566A (en) * | 1997-02-03 | 2000-09-12 | Nippon Denkai, Ltd. | Lead frame material |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149973A (en) * | 1976-06-09 | 1977-12-13 | Hitachi Ltd | External lead of electronic parts |
| JPS53141577A (en) * | 1977-05-17 | 1978-12-09 | Mitsubishi Electric Corp | Lead frame for integrated circuit |
| JPS57122554A (en) * | 1981-01-22 | 1982-07-30 | Toshiba Corp | Lead frame for semiconductor device |
| JPS5867053A (ja) * | 1981-10-19 | 1983-04-21 | Toshiba Corp | リ−ドフレ−ム |
| JPS58169947A (ja) * | 1982-02-08 | 1983-10-06 | Nippon Gakki Seizo Kk | 半導体用リ−ドフレ−ム及びその製法 |
| JPS58191456A (ja) * | 1982-04-30 | 1983-11-08 | Nippon Gakki Seizo Kk | 半導体用リ−ドフレ−ム及びその製法 |
| JPS5958833A (ja) * | 1982-09-28 | 1984-04-04 | Shinkawa Ltd | 半導体装置 |
| JPS60183758A (ja) * | 1984-03-02 | 1985-09-19 | Nec Corp | リ−ドフレ−ム |
-
1984
- 1984-09-28 JP JP59201469A patent/JPS6180844A/ja active Granted
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149973A (en) * | 1976-06-09 | 1977-12-13 | Hitachi Ltd | External lead of electronic parts |
| JPS53141577A (en) * | 1977-05-17 | 1978-12-09 | Mitsubishi Electric Corp | Lead frame for integrated circuit |
| JPS57122554A (en) * | 1981-01-22 | 1982-07-30 | Toshiba Corp | Lead frame for semiconductor device |
| JPS5867053A (ja) * | 1981-10-19 | 1983-04-21 | Toshiba Corp | リ−ドフレ−ム |
| JPS58169947A (ja) * | 1982-02-08 | 1983-10-06 | Nippon Gakki Seizo Kk | 半導体用リ−ドフレ−ム及びその製法 |
| JPS58191456A (ja) * | 1982-04-30 | 1983-11-08 | Nippon Gakki Seizo Kk | 半導体用リ−ドフレ−ム及びその製法 |
| JPS5958833A (ja) * | 1982-09-28 | 1984-04-04 | Shinkawa Ltd | 半導体装置 |
| JPS60183758A (ja) * | 1984-03-02 | 1985-09-19 | Nec Corp | リ−ドフレ−ム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6117566A (en) * | 1997-02-03 | 2000-09-12 | Nippon Denkai, Ltd. | Lead frame material |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0160948B2 (ja) | 1989-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100318818B1 (ko) | 리드프레임에대한보호피막결합 | |
| JP3537417B2 (ja) | 半導体装置およびその製造方法 | |
| JP2576830B2 (ja) | リードフレーム | |
| JPS6243343B2 (ja) | ||
| JPH05117898A (ja) | 半導体チツプ実装用リードフレームとその製造方法 | |
| JPH01257356A (ja) | 半導体用リードフレーム | |
| JPS6149450A (ja) | 半導体用リ−ドフレ−ム | |
| JP2797846B2 (ja) | 樹脂封止型半導体装置のＣｕ合金製リードフレーム材 | |
| JPS6180844A (ja) | 半導体リ−ドフレ−ム用条材 | |
| JPS61140160A (ja) | 半導体用リ−ドフレ−ム | |
| JPS61201762A (ja) | リードフレーム用Ｃｕ系条材の製造方法 | |
| JP3402228B2 (ja) | 鉛を含まない錫ベース半田皮膜を有する半導体装置 | |
| JPS5916353A (ja) | リ−ドフレ−ム | |
| JPS6142941A (ja) | 半導体用リ−ドフレ−ム | |
| JPS6240753A (ja) | 半導体リ−ドフレ−ム | |
| JPS639957A (ja) | 半導体リ−ドフレ−ム | |
| JPS60218863A (ja) | 半導体リ−ドフレ−ム | |
| JPS6353287A (ja) | Ａｇ被覆導体 | |
| JPH08204081A (ja) | 半導体装置用リードフレーム及び半導体装置とその製造法 | |
| JPH08274242A (ja) | 半導体装置とその製造方法 | |
| JPS6214452A (ja) | 半導体用リ−ドフレ−ム | |
| JPS6184852A (ja) | 半導体リ−ドフレ−ム | |
| JPS63187655A (ja) | 電子部品用リ−ドフレ−ム | |
| JPS63202050A (ja) | 半導体の製造方法 | |
| JPS60147146A (ja) | 半導体用リ−ドフレ−ム |