JPS60147146A - 半導体用リ−ドフレ−ム - Google Patents
半導体用リ−ドフレ−ムInfo
- Publication number
- JPS60147146A JPS60147146A JP59003136A JP313684A JPS60147146A JP S60147146 A JPS60147146 A JP S60147146A JP 59003136 A JP59003136 A JP 59003136A JP 313684 A JP313684 A JP 313684A JP S60147146 A JPS60147146 A JP S60147146A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- layer
- lead frame
- alloy
- silver plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48639—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85439—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の背景と目的〕
本発明は半導体装置のリードフレーム部材に関する。
樹脂モールドしてなるICパッケージを製造する場合、
Si よシなる半導体素子をリードフレームに接合する
ペレットダンデイング及びSi素子とリードとを金また
はA4の細線で配線するワイヤデンディングが行われる
。このリードフレームに用いられる素材はコパール、4
2合金などのFe−Ni合金系の材料が使用されていた
が、これらのリードフレームは高価になる欠点があるた
め、近年、よシ安価な銅または銅合金からなるリードフ
レーム材が使用されることが多くなってきた。
Si よシなる半導体素子をリードフレームに接合する
ペレットダンデイング及びSi素子とリードとを金また
はA4の細線で配線するワイヤデンディングが行われる
。このリードフレームに用いられる素材はコパール、4
2合金などのFe−Ni合金系の材料が使用されていた
が、これらのリードフレームは高価になる欠点があるた
め、近年、よシ安価な銅または銅合金からなるリードフ
レーム材が使用されることが多くなってきた。
銅または銅合金のリードフレーム材を使用した部分銀め
っき品を製造する場合、従来は銅素材と銀めっき層との
密着性を向上させるために゛薄い銅めっき(銅ストライ
ク)を中間に設けるのが一般であった。
っき品を製造する場合、従来は銅素材と銀めっき層との
密着性を向上させるために゛薄い銅めっき(銅ストライ
ク)を中間に設けるのが一般であった。
しかしながら、Si ペレットダンデイングまたはワイ
ヤダンディングなどの半導体装置組立工程中に熱処理を
受けた場合、銀で覆われた部分以外の銅面では酸化が進
行する。
ヤダンディングなどの半導体装置組立工程中に熱処理を
受けた場合、銀で覆われた部分以外の銅面では酸化が進
行する。
銅の酸化膜は銅素地と酸化膜との密着性が弱いため、樹
脂でモールドした場合、湿気(水分)が酸化膜の素地の
すき間を通って侵入して腐蝕を兄生し易い走いう問題が
生じる。また、組立てられた半導体装置はプリント基板
に組込む際の接合性を確保するため、外部リードに溶融
半田あるいは錫めっきが行なわれるが、酸化した銅面で
はその半田付性が低下する問題があった。
脂でモールドした場合、湿気(水分)が酸化膜の素地の
すき間を通って侵入して腐蝕を兄生し易い走いう問題が
生じる。また、組立てられた半導体装置はプリント基板
に組込む際の接合性を確保するため、外部リードに溶融
半田あるいは錫めっきが行なわれるが、酸化した銅面で
はその半田付性が低下する問題があった。
この外部リード部の半田付性を改善する目的で銅表面に
半田ぬれ性の良好なN i −S n合金層で覆った後
、部分的に銀めっきをする方法が提案されている(特開
昭54−129976号公報)。しかしながら、この方
法を採用した場合、銀とNi −8n合金の密着性が悪
く、銀めっき層が剥離し易い欠点があった。
半田ぬれ性の良好なN i −S n合金層で覆った後
、部分的に銀めっきをする方法が提案されている(特開
昭54−129976号公報)。しかしながら、この方
法を採用した場合、銀とNi −8n合金の密着性が悪
く、銀めっき層が剥離し易い欠点があった。
本発明の目的は、前記した従来技術の欠点を解消し、半
導体の信頼性と接合性が改良することができる新規な半
導体用リードフレームを提供することにある。
導体の信頼性と接合性が改良することができる新規な半
導体用リードフレームを提供することにある。
すなわち、本発明は銅または銅合金からなる基板上にニ
ッケルと錫を主体とする合金からなる下地層を設け、該
下地層の少くともペレット付けするタブ部とワイヤゼン
デイングするボスト部を含む部分に銅または銅合金から
なる中間層を設け、さらにその部分に銀めっき層を設け
てなることを特徴とする半導体用リードフレームである
。
ッケルと錫を主体とする合金からなる下地層を設け、該
下地層の少くともペレット付けするタブ部とワイヤゼン
デイングするボスト部を含む部分に銅または銅合金から
なる中間層を設け、さらにその部分に銀めっき層を設け
てなることを特徴とする半導体用リードフレームである
。
以下、本発明の半導体用リードフレームの構成を従来の
リードフレームの構成との対比において説明する。
リードフレームの構成との対比において説明する。
第1図は、従来のIC用リードフレームの一例を示す平
面図、第2図は、その要部拡大断面図である。この例に
おいては、銅の基板1上に薄い銅めっき−(銅ストライ
ク)層2を設け、その上に部分的に銀めっき層3が設け
られている。このようなリードフレームを用いてICノ
ξツヶージを作るには、そのベレット付タブ部7に、例
えlf:An −8i 共晶ろう材6を介してsiOレ
ット4を配設し、SiRレット4と基板1のボスl一部
go銀めっき層3とをA、n線5で配線し、これをモー
ルド樹脂で樹脂封止21する。
面図、第2図は、その要部拡大断面図である。この例に
おいては、銅の基板1上に薄い銅めっき−(銅ストライ
ク)層2を設け、その上に部分的に銀めっき層3が設け
られている。このようなリードフレームを用いてICノ
ξツヶージを作るには、そのベレット付タブ部7に、例
えlf:An −8i 共晶ろう材6を介してsiOレ
ット4を配設し、SiRレット4と基板1のボスl一部
go銀めっき層3とをA、n線5で配線し、これをモー
ルド樹脂で樹脂封止21する。
第3図は従来のリードフレームの他の例を示す要部断面
図であって、銅の基板1上にN i −8n合金 2層
10を設け、その上に部分的に銀めっき層3が設けられ
ている。この場合も前記と同様にICノξッケージを構
成する。
図であって、銅の基板1上にN i −8n合金 2層
10を設け、その上に部分的に銀めっき層3が設けられ
ている。この場合も前記と同様にICノξッケージを構
成する。
このような従来技術においては、前記した如き欠点があ
った。すなわち、第1図の例では、樹脂モールド21か
らはみ出た外部リード9の部分では銅層2が露出し、組
立て工程内での熱処理で酸化膜が形成しているので半田
付性が低下する。この対策として第3図に示すように半
田付性の良いNi−8n合金、下地層10を設けること
も提案されたが、この場合、銀めっき層3とN i −
S n合金下地層10との密着性が弱く、銀めっき層3
が剥離し易いという欠点があった。
った。すなわち、第1図の例では、樹脂モールド21か
らはみ出た外部リード9の部分では銅層2が露出し、組
立て工程内での熱処理で酸化膜が形成しているので半田
付性が低下する。この対策として第3図に示すように半
田付性の良いNi−8n合金、下地層10を設けること
も提案されたが、この場合、銀めっき層3とN i −
S n合金下地層10との密着性が弱く、銀めっき層3
が剥離し易いという欠点があった。
本発明は、これらの欠点を伴なわない新規な構成の半導
体用リードフレームに関するものであって、第4図にそ
の一実施例を示すように、Ni−8n合金下地層10と
銀めっき層3との間に銅または銅合金から々る中間層1
1を設けることにより、半田付性の良いN i −8n
合金下地層を用い、銀めっき層との密着性を改良するこ
とができた。このような中間層はめつきによって設ける
ことができる。
体用リードフレームに関するものであって、第4図にそ
の一実施例を示すように、Ni−8n合金下地層10と
銀めっき層3との間に銅または銅合金から々る中間層1
1を設けることにより、半田付性の良いN i −8n
合金下地層を用い、銀めっき層との密着性を改良するこ
とができた。このような中間層はめつきによって設ける
ことができる。
以下、本発明を第4図に示す態様について次の実施例に
よって具体的に説明する。
よって具体的に説明する。
0.254 mm厚の銅基体からなるリードフレーム材
1上にN i −8n合金めっき浴(ピロリン酸含有)
から電気めっき法により0.5μのNi−8n合金層1
0を設け、さらに81被レツドを被しット付するゼンデ
イングタブ部7とインナーリードのワイヤゼンデイング
するポスト物8を含む部分にシアン化鋼めっき浴から電
気めっき法により01μの銅層11を設けた後に、この
部分に銀めっき層3を設けた。最後にシアン浴中で陽極
的に余分に銅層を溶解除去してリードフレームを作成し
た。
1上にN i −8n合金めっき浴(ピロリン酸含有)
から電気めっき法により0.5μのNi−8n合金層1
0を設け、さらに81被レツドを被しット付するゼンデ
イングタブ部7とインナーリードのワイヤゼンデイング
するポスト物8を含む部分にシアン化鋼めっき浴から電
気めっき法により01μの銅層11を設けた後に、この
部分に銀めっき層3を設けた。最後にシアン浴中で陽極
的に余分に銅層を溶解除去してリードフレームを作成し
た。
なお、このようなリードフレームを用いてIC・ξツケ
ージを作る場合には、従来例で説明した場合と同様に、
タブ部7の鋏めっき層3上にAu−8i共晶ろう材6を
介してSiペレット4を配置し、これとリードフレーム
のボスト部8とを金線によって配線し、全体を樹脂で封
止してICパンケージを構成する。
ージを作る場合には、従来例で説明した場合と同様に、
タブ部7の鋏めっき層3上にAu−8i共晶ろう材6を
介してSiペレット4を配置し、これとリードフレーム
のボスト部8とを金線によって配線し、全体を樹脂で封
止してICパンケージを構成する。
前記のようにして作成した本発明の部分銀めっきリード
フレームと従来例によるリードフレームを用いて、大気
中で400℃×2分の加熱劣化を行い、外部リード部に
形成する酸化膜の密着性を粘着テープピーリング法で調
べた。判定:○:剥離せず。X:剥離した。
フレームと従来例によるリードフレームを用いて、大気
中で400℃×2分の加熱劣化を行い、外部リード部に
形成する酸化膜の密着性を粘着テープピーリング法で調
べた。判定:○:剥離せず。X:剥離した。
また、大気中400℃×2分の加熱劣化後のリードフレ
ームを用いてモールド樹脂により樹脂封止21した後、
樹脂とリードフレームの密着性を引張強度により調べた
。判定二〇:密着性良好、酸化膜とリードフレーム剥離
なし。×:密着性悪し、酸化膜かりニドフレームから剥
離した。
ームを用いてモールド樹脂により樹脂封止21した後、
樹脂とリードフレームの密着性を引張強度により調べた
。判定二〇:密着性良好、酸化膜とリードフレーム剥離
なし。×:密着性悪し、酸化膜かりニドフレームから剥
離した。
さらに、200℃で200時間長期劣化後、銀めっき層
の密着性をテープピーリング法により調べた。判定二〇
:剥離せず。×:剥離した。
の密着性をテープピーリング法により調べた。判定二〇
:剥離せず。×:剥離した。
以上の試験結果を次表に示した。
以下余白
上記結果から明かなように、本発明による鎖部分めっき
品はいずれの評価法においても優れた特性を示すことが
認められる。
品はいずれの評価法においても優れた特性を示すことが
認められる。
上記の実施例においては、中間層に銅めっき層を用いだ
が、銅合金めっき層を用いることができる。下地層は表
面がNiとSnを主体とした合金であればよく、Niま
たはNi合金層(Ni−Sn合金以外の合金)を設けて
からNi、l!:Snを主体とする合金を2層めっき法
によシ設けてもよく、上記と同様な効果が得られる。
が、銅合金めっき層を用いることができる。下地層は表
面がNiとSnを主体とした合金であればよく、Niま
たはNi合金層(Ni−Sn合金以外の合金)を設けて
からNi、l!:Snを主体とする合金を2層めっき法
によシ設けてもよく、上記と同様な効果が得られる。
本発明によるときは、従来の部分めっきリードフレーム
材が高温短時間または低温長時間加熱後に特性が低下す
る欠点を解消することができ、電子部品としての半導体
装置の信頼性を著しく向上させることができた。すなわ
ち、本発明においては、半導体装置を組立てる場合、ペ
レット付、ワイヤ゛ゼンデイング、モールド等で受ける
熱処理後も半導体装置の信頼性を高くすることができる
。
材が高温短時間または低温長時間加熱後に特性が低下す
る欠点を解消することができ、電子部品としての半導体
装置の信頼性を著しく向上させることができた。すなわ
ち、本発明においては、半導体装置を組立てる場合、ペ
レット付、ワイヤ゛ゼンデイング、モールド等で受ける
熱処理後も半導体装置の信頼性を高くすることができる
。
第1図は従来の半導体用リードフレームの一例を示す平
面図、第2図はその要部拡大断面図、第3図は従来のリ
ードフレームの他の例を示す要部拡大断面図、第4図は
本発明の半導体用リードフレームの一実施例を示す要部
拡大断面図である。 1・・・・・・銅基板、2・・・・・・銅めっき層、3
・・・・・銀めっき層、4・・・・・・3i6レツト1
.5・・・・・金線、6・・・・・・Au−8i共晶ろ
う材、7・・・・・・ペレット付のタフ部、8・・・・
・・インナーリードポスト部、9・・・・・・外部リー
ド、10・・・・・・N i−8n合金めっき層、11
・・・・・・銅めっき中間層、21・・・・・・樹脂モ
ールド範囲。
面図、第2図はその要部拡大断面図、第3図は従来のリ
ードフレームの他の例を示す要部拡大断面図、第4図は
本発明の半導体用リードフレームの一実施例を示す要部
拡大断面図である。 1・・・・・・銅基板、2・・・・・・銅めっき層、3
・・・・・銀めっき層、4・・・・・・3i6レツト1
.5・・・・・金線、6・・・・・・Au−8i共晶ろ
う材、7・・・・・・ペレット付のタフ部、8・・・・
・・インナーリードポスト部、9・・・・・・外部リー
ド、10・・・・・・N i−8n合金めっき層、11
・・・・・・銅めっき中間層、21・・・・・・樹脂モ
ールド範囲。
Claims (1)
- (1)銅または銅合金からなる基体上にニッケルと錫を
主体とする合金からなる下地層を設け、該下地層の少く
ともペレット付けするタブ部とワイヤダンディングする
ボスト部を含む部分に銅または銅合金からなる中間層を
設け、さらにその部分に銀めっき層を設けてなることを
特徴とする半導体用リードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59003136A JPS60147146A (ja) | 1984-01-10 | 1984-01-10 | 半導体用リ−ドフレ−ム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59003136A JPS60147146A (ja) | 1984-01-10 | 1984-01-10 | 半導体用リ−ドフレ−ム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60147146A true JPS60147146A (ja) | 1985-08-03 |
Family
ID=11548935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59003136A Pending JPS60147146A (ja) | 1984-01-10 | 1984-01-10 | 半導体用リ−ドフレ−ム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60147146A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5814880A (en) * | 1989-12-22 | 1998-09-29 | Northrop Grumman Corporation | Thick film copper metallization for microwave power transistor packages |
US6972496B2 (en) | 2001-06-12 | 2005-12-06 | Hynix Semiconductor Inc. | Chip-scaled package having a sealed connection wire |
-
1984
- 1984-01-10 JP JP59003136A patent/JPS60147146A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5814880A (en) * | 1989-12-22 | 1998-09-29 | Northrop Grumman Corporation | Thick film copper metallization for microwave power transistor packages |
US6972496B2 (en) | 2001-06-12 | 2005-12-06 | Hynix Semiconductor Inc. | Chip-scaled package having a sealed connection wire |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5343073A (en) | Lead frames having a chromium and zinc alloy coating | |
JP2746840B2 (ja) | 集積回路パッケージとリードフレーム | |
JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
KR100318818B1 (ko) | 리드프레임에대한보호피막결합 | |
JP3537417B2 (ja) | 半導体装置およびその製造方法 | |
JPS60257160A (ja) | 半導体装置 | |
JPS632358A (ja) | リ−ドフレ−ムとそのめっき方法 | |
JP2989406B2 (ja) | 半導体装置用プリプレーテッドフレーム及びその製造方法 | |
EP1037277B1 (en) | Lead frame and method of fabricating a lead frame | |
JPH05117898A (ja) | 半導体チツプ実装用リードフレームとその製造方法 | |
JPH0445985B2 (ja) | ||
JPS6149450A (ja) | 半導体用リ−ドフレ−ム | |
JPS60147146A (ja) | 半導体用リ−ドフレ−ム | |
JPH0590465A (ja) | 半導体装置 | |
US4765528A (en) | Plating process for an electronic part | |
JPS61140160A (ja) | 半導体用リ−ドフレ−ム | |
JPS6142941A (ja) | 半導体用リ−ドフレ−ム | |
KR100673951B1 (ko) | 반도체 팩키지용 리드 프레임 | |
JPS639957A (ja) | 半導体リ−ドフレ−ム | |
JPS59149042A (ja) | 半導体用リ−ドフレ−ム | |
JPH0558259B2 (ja) | ||
JPS63187655A (ja) | 電子部品用リ−ドフレ−ム | |
JPH0689478B2 (ja) | 樹脂封止半導体装置の製造方法 | |
JPS63304654A (ja) | リ−ドフレ−ム | |
JPS60218863A (ja) | 半導体リ−ドフレ−ム |