JPS6170715A - 化合物半導体の成長方法 - Google Patents

化合物半導体の成長方法

Info

Publication number
JPS6170715A
JPS6170715A JP19167284A JP19167284A JPS6170715A JP S6170715 A JPS6170715 A JP S6170715A JP 19167284 A JP19167284 A JP 19167284A JP 19167284 A JP19167284 A JP 19167284A JP S6170715 A JPS6170715 A JP S6170715A
Authority
JP
Japan
Prior art keywords
layer
gaas
substrate
temperature
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19167284A
Other languages
English (en)
Other versions
JPH0236060B2 (ja
Inventor
Masahiro Akiyama
秋山　正博
Yoshihiro Kawarada
河原田　美裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP19167284A priority Critical patent/JPH0236060B2/ja
Publication of JPS6170715A publication Critical patent/JPS6170715A/ja
Publication of JPH0236060B2 publication Critical patent/JPH0236060B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明はシリコン（Ｓｉ　）基板又はゲルマニウム（
Ｇｅ）基板上に砒化ガリウム（ＧａＡｓ）層をエピタキ
シャル成長させる方法に関する。
（従来の技術） 半導・体集積回路技術の急速な進展に伴い、大面積の基
板上に大規模集積回路を形成しようとしたり又は三次元
回路を形成しようとする試みが成されている。或いは又
ソーラセルの研究も盛んとなヲｌいる。そのためには、
例えば、８１基板上に高部質のＧａＡｓ単結晶層を形成
することが望まれ＜％する。しかしながら、従来は８１
基板上にＧａＡｓ層を直接成長させることが困難であっ
たため、８１基板上に何等かのバッファ層を一旦成長さ
せ、このバッファ層上にＧａＡｓ層を成長させる試みが
なされていた。そして文献（Ａｐｐｌｉｅｄ　Ｐｈｙｓ
ｉｃｓＬｅｔｔｅｒｓ　３８　（１０）　、　１５　Ｍ
ａｙ　１９８１　、　ｐ　７７９〜７８１）にも開示さ
れているように、このパツファ門としてＧｅの薄膜を使
用する例が多い。
（発明が解決しようとする問題点） しかしながら、８１基板の（ｌｏｏ）面上にＧａＡｓ層
を成長させると、Ｇｅバッファ層を介したとしてもＧａ
Ａｓ層がアンテイフ千イズドメイン（ａｎｔｉｐｈａｓ
ｅ　ｄｏｍａｉｎ　）構造となってしまい、その結果充
分な良質な結晶性をもったＧａＡｓ層が得られなくなる
という欠点があった。
また、ＧｅとＧａＡｓとを同一の成長装置内で連続的に
結晶成長させると、ＧａＡｓ層中にＧｅのドーピングが
あるという欠点があった。
この発明の目的は、従来用いていたＧｅバッファ層を形
成せずに、８１又はＧｅ基板上に単一のドメインから成
る高品質のＧａＡｓ層を成長させる方法を提供すること
にある。
（問題点を解決するだめの手段） １　　　　この目的の達成を図るため、この発明の方法
によれば、シリコン（Ｓｉ　）又はゲルマニウム（Ｇｅ
）基板の（１００）面上に砒化ガリウム（ＧａＡｓ）層
をエピタキシャル成長させるに当り、 該シリコン又はゲルマニウム基板を、砒素圧の下で及び
前記基板の表面酸化膜を除去して清浄な基板面を得る温
度で、熱処理する工程と、清浄された該基板上に、４５
０℃以下の温度で、）’ｘ％ｏｏ又程度以下の厚さの砒
化ガリウムのバッファ掘を成長させる工程と、 該バッファ層上に、通常の砒化ガリウム層の成長温度で
、該砒化ガリウム層を成長させる工程とを含むことを特
徴とする。
（作用） このように、この発明によれば、基板を高温熱処理して
清浄にした後、低温で薄いＧａＡ３　／＜ツファ層を成
長させ、続いて通常のＧａＡｓ層の成長温度でバッファ
層上に目的とするＧａＡｓ層を成長させるので、いわゆ
るオーバルディフェクトのないシ単一ドメインの結晶性
の良いＧａＡｓ層が得られる。
また、この発明の方法によれば、Ｇｅのノ々ツファ層を
用いる代わりにＧａＡｓの薄いバッファ層を用い、その
上に本来のＧａＡｓ層を形成するので、同一の成長装置
内でＧａＡｓバッファ層とＧａＡｓ層とを連続成長させ
て高品質のＧａＡｓ層を得ることが出来る。
（実施例） 以下、図面を参照してこの発明の方法の一実施例につき
説明する。尚、この実施例では、基板として８１基板を
用い及び原料としてトリメチルガリウＡ　（Ｇａ（ａｎ
、）ａ　）及びアルシン（Ａｓ　Ｈａ　）を用い、η相
成長法特にＭＯＣｖＤ法で８１基板上にＧａＡｓ層を１
ａ１長させる例につき説明する。
−一１図は、この発明の化合物半導体の成長方法て実施
する際の、基板を載置するサセプタの温度変化を示す線
図で、以下の説明では温度についてけこのサセプタの温
度で説明するが、ガス流量、ガスの流し方、反応管の形
状、サセプタの形状、サセプタを何度まで加熱している
か等によって基板の温度がサセプタの温度よりも１００
”Ｃ程度位　。
まで低くなることもある。
先ず、気相成長装置の反応管中のサセプタに８１基板を
載置した後、キャリアガスとして例えばＨ２を流しなが
らサセプタの温度を室温から昇温させる（第１図に示す
時間区間工）。この昇温の途中で、サセプタの温度が５
００〜６００°ｃになった時、砒素圧下による高温熱処
理を行うため、この場合にはＡｓＨ３を流し始める。こ
の時のＡｓ　Ｈａの分圧は少なくとも０．５　Ｔｏｒｒ
位となっていれば充分である。尚、このＡｓ　Ｈａは、
後述する目的とするＧａＡｓ層を成長させた後サセプタ
温度が５００℃以下になるまで、流し続ける。
サセプタ温度が砒素圧の下で８１基板の表面酸化膜を除
去して清浄な基板面を得ることが出来る温度、例えば９
００℃以上の温度好ましくは９００％９５０　’Ｃに達
したら、昇温をやめて、この温度にｍｌ持して高温熱処
理を行う（第１図に示す時間区−１ｕ）。この場合、熱
処理をＨ２とＡｓ　Ｈａの雰囲気中で行いその処理時間
は５分程度で充分である。
この高温熱処理後、温度を下げて（第１図に示す時間区
間ＴＩＥ　）　４５０℃以下の温度好ましくは４００−
４５０℃の温度に保持し、Ａｓ　ＨａにＧａ（ＯＨ３）
、３を加えた原料ガスを流し、清浄させた８１基板の（
ｌＯＯ）基板面上にＧａＡｓの薄膜をバッファ層として
成長させる（第１図に示した時間区間■）。このＧａＡ
ｓバッファ層の厚みを２００Å程度以下とする。
このＧａＡｓバッファ層を成長完了後、再びサセプタ温
度を昇温させて、本来の目的とするＧａＡｓ層の通常の
成長温度である６５０〜ｓｏｏ’ｃ程度にする（第１図
に示す時間区間Ｖ）。この実施例ではこの温度を７００
’Ｃとする。この温度の昇温過程において、ＧａＡｓバ
ッファ層はアニールされることとなり、その結果、この
ＧａＡｓバッファ層は、その上に形成されるＧａＡｓ層
がオーバルディフェクトのない結晶性の良い層となるよ
うな、良質なバッファ層となる。
次に、このサセプタを７００”Ｃに保持して、ＧａＡｓ
バッファ層上にＧａＡｓ層を成長させる（第１１の時間
区間■）。そのため、再びＧａ　（ＣＨａ　）　３を副
長するのに適当な量のＡｓ　Ｈａに加えて目的とす゛　
愕ＧａＡｓ層を成長させる。
このＧａＡｓ層の成長が終ったら、サセプタ温度を室温
まで下げる（第１図に示す時間区間■）。
このようにして、同一の気相成長装置内で連続的１に上
述した各処理を行って単一ドメインの高品網のＧａＡｓ
層を８１基板の（１００）面上に成長させ不ことが出来
、この一連の処理過程中にウエノ・（この場合、基板は
もとより、基板に層が形成されたものを総称してウエノ
〜という）を成長装置から化したりすることがない。
上述したＳｉ基板の清浄のための高温熱処理はＨ中でも
効果があるが、Ｈ３のみの雰囲気で行つま た場合には、ペデスタル上に以前の成長時に析出した多
結晶のＧａＡｓが再蒸発してクエ・〜上、特にウニへの
周辺部に細かい粒子として付着し、ウェハの周辺部には
ＧａＡｓ層が得られなくなる恐れがあったり、或いは、
ウェハの中央部では再付着のＧａＡｓがオーバルディフ
ェクトの核となる恐れがある。従って、この発明では、
熱処理に際し、ＡｓＨをＨと共に流しＡｓ　Ｈａが分解
して得られたｚ 砒素の圧力により、ペデスタル上に析出した残存ＧａＡ
ｓの再蒸発を抑えることによってウェハ上にＧａＡｓの
細かい粒子が付着するのを防止している。
このため、ウェハ全面にわたってオーバルディフェクト
のない単一のドメインの高品質のＧａＡｓ　成長層を得
ることが出来る。
又、低温で成長させるバッファ層であるが、そ７沖合の
成長温度は＋００−４５０℃が適当である。
０（たよりも高い温度にすると高温になるに従ってＰｌ
ソファ層上に成長した目的とするＧａＡｓ層の表面が荒
れて結晶性の悪い層となってしまう。また、逆にさらに
低い温度にすると、成長速度が著しく遅くなってしまう
。
さらに、バッファ層の厚みを１０Ａ以下という薄さにし
たが、これより厚くすると、その上に成長させるＧａＡ
ｓ層にオーバルディフェクトが生じたり単一のドメイン
になりにくくなったりして結晶性が悪くなる。しかし、
薄い方は数原子層程度の薄さとなってもよい。
この発明は上述した実施例にのみ限定されるものではな
い。例えば、上述した実施例は８１基板上にＧａＡｓ層
を成長させる例につき説明したがＧｅ基板上にもＳｉ基
板の場合と同様な処理によって高品質のＧａＡｓ層を成
長させることが出来る。その場合には、基板の高温熱処
理時のサセプタ温度を６００℃以上好ましくは７００’
Ｃ前後の温度とすれば充分である。
又、上述した実施例ではＭＯＯＶＤ法を用いてＧａＡｓ
層の成長を行ったが他の普通の気相成長法で成長させる
ことも出来る。その場合、原料とし力、例えば、三塩化
砒素（ＡｓＣＡ！　ａ　）及びガリウム、（！Ｐ、）と
か、Ｇａ、アルシン及び塩酸とかを用いる内とが出来る
。
さらに、キャリアガスとしてＨ３以外の任意適切なガス
を用いることが出来る。
（発明の効果） 上述した説明からも明らかなように、この発明によれば
、高温熱処理でＳｉ又はＧｅの基板の表面を清浄にした
後、低温で（１００）基板面上に２００Ａ以下という薄
膜のＧａＡｓバッファ層を成長させ、このバッファ層上
に目的とするＧａＡｓ層を成長させているので、高品質
のＧａＡｓ層を成長させることが出来る。
又、この発明により得られたＧａＡｓ層のエッチビット
密度は１０　　ｃＩＬ　　と少なく、移動度についても
ｌＸ１Ｏｃ＊　　の電子密度に対して５２００ｃｍ　Ｖ
−ｓ　　というようにＧａＡｓ上に成長させたＧａＡｓ
層に近い値が得られているので、充分各種のＧａＡｓデ
バイスの製作に使用可能である。
さらに、Ｓｉ又は一基板はＧａＡｓ基板では得られない
大面積の基板が得られるので、この基板上にこの発明に
よりＧａＡｓを成長させて大面積でしかも高品質のＧａ
Ａｓ層を得ることが出来、このＧａＡｓ層に大規模集積
回路や或いは三次元回路を作トド込んだり、又、このＧ
ａＡｓ層を用いてソーラぞトを作り上げることが出来る
。
組違したように、基板上にＧａＡｓ層を成長させるため
の全処理工程を同一の気相成長装置内で、ウェー・の出
し入れを行うことなく、実施出来るので、ウェハが汚染
されたり損傷したりすることなく、よってこの点からも
高品質のＧａＡｓ層が得られる。
【図面の簡単な説明】
第１図はこの発明の化合物半導体の製造方法の説明に供
するサセプタの温度変化を示す線図である。

Claims (1)

  1. 【特許請求の範囲】 １、シリコン（Ｓｉ）又はゲルマニウム（Ｇｅ）基板の
    （１００）面上に砒化ガリウム（ＧａＡｓ）層をエピタ
    キシャル成長させるに当り、 該シリコン又はゲルマニウム基板を、砒素圧の下で及び
    前記基板の表面酸化膜を除去して清浄な基板面を得る温
    度で、熱処理する工程と、 清浄された該基板上に、４５０℃以下の温度で、２００
    Å程度以下の厚さの砒化ガリウムのバッファ層を成長さ
    せる工程と、 該バッファ層上に、通常の砒化ガリウム層の成長温度で
    、該砒化ガリウム層を成長させる工程と を含むことを特徴とする化合物半導体の成長方法。 ２、各前記工程を同一の成長装置内で連続して行うこと
    を特徴とする特許請求の範囲第１項記載の化合物半導体
    の成長方法。
JP19167284A 1984-09-14 1984-09-14 Kagobutsuhandotainoseichohoho Expired - Lifetime JPH0236060B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19167284A JPH0236060B2 (ja) 1984-09-14 1984-09-14 Kagobutsuhandotainoseichohoho

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19167284A JPH0236060B2 (ja) 1984-09-14 1984-09-14 Kagobutsuhandotainoseichohoho

Publications (2)

Publication Number Publication Date
JPS6170715A true JPS6170715A (ja) 1986-04-11
JPH0236060B2 JPH0236060B2 (ja) 1990-08-15

Family

ID=16278536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19167284A Expired - Lifetime JPH0236060B2 (ja) 1984-09-14 1984-09-14 Kagobutsuhandotainoseichohoho

Country Status (1)

Country Link
JP (1) JPH0236060B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6430210A (en) * 1987-07-27 1989-02-01 Nippon Telegraph & Telephone Method for growing iii-v compound semiconductor
US5438951A (en) * 1992-12-21 1995-08-08 Nippon Steel Corporation Method of growing compound semiconductor on silicon wafer
EP0723039A2 (en) 1995-01-19 1996-07-24 Nippon Steel Corporation Compound semiconductor substrate and process of producing same
JP2010225981A (ja) * 2009-03-25 2010-10-07 Fujitsu Ltd 光半導体素子、集積素子、光半導体素子の製造方法
JP2019517732A (ja) * 2016-04-07 2019-06-24 アイクストロン、エスイー 半導体基板上の層の形成

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0579586U (ja) * 1991-05-28 1993-10-29 エムケー精工株式会社 発光ダイオード表示装置
JPH058961U (ja) * 1991-07-15 1993-02-05 スタンレー電気株式会社 表面実装型ｌｅｄ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6430210A (en) * 1987-07-27 1989-02-01 Nippon Telegraph & Telephone Method for growing iii-v compound semiconductor
US5438951A (en) * 1992-12-21 1995-08-08 Nippon Steel Corporation Method of growing compound semiconductor on silicon wafer
EP0723039A2 (en) 1995-01-19 1996-07-24 Nippon Steel Corporation Compound semiconductor substrate and process of producing same
US5833749A (en) * 1995-01-19 1998-11-10 Nippon Steel Corporation Compound semiconductor substrate and process of producing same
JP2010225981A (ja) * 2009-03-25 2010-10-07 Fujitsu Ltd 光半導体素子、集積素子、光半導体素子の製造方法
JP2019517732A (ja) * 2016-04-07 2019-06-24 アイクストロン、エスイー 半導体基板上の層の形成

Also Published As

Publication number Publication date
JPH0236060B2 (ja) 1990-08-15

Similar Documents

Publication Publication Date Title
JPS6170715A (ja) 化合物半導体の成長方法
JPH04198095A (ja) 化合物半導体薄膜成長方法
JP3270945B2 (ja) ヘテロエピタキシャル成長方法
JPH02139918A (ja) ヘテロ構造体の製造方法
JP3157280B2 (ja) 半導体装置の製造方法
JP2003171200A (ja) 化合物半導体の結晶成長法、及び化合物半導体装置
JP2961188B2 (ja) Ｓｏｉ基板の作製方法
JP2874262B2 (ja) 半導体装置の製造方法
JPS62279625A (ja) エピタキシヤル成長法
JPH01179788A (ja) Ｓｉ基板上への３−５族化合物半導体結晶の成長方法
JPH0222812A (ja) 化合物半導体層の成長方法
JPH09213635A (ja) ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法
JPS63137412A (ja) 半導体用基板の製造方法
JPH02105517A (ja) 半導体装置の製造方法
JP2985413B2 (ja) 化合物半導体装置の製造方法
JPH04124816A (ja) 化合物半導体の製造方法
JPH047819A (ja) ＧａＡｓ薄膜
JPH0613328A (ja) 化合物半導体薄膜の成長方法
JPH09106949A (ja) 化合物半導体基板及びその製造方法
JPH01212296A (ja) Ｓｉ基板上への３―５族化合物半導体結晶の成長方法
JPH033363A (ja) 半導体薄膜の製造方法
JPH06188164A (ja) エピタキシャル成長用基板及びエピタキシャル成長方法
JPH111398A (ja) エピタキシャルウェハの製造方法および製造装置
JPH01301584A (ja) 結晶成長方法及び結晶成長装置
JPH0414214A (ja) 化合物半導体基板の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term