JPS616767A - 画像情報処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、画像情報を高速度で処理するための画像情報
処理システムに関するものである。

〔従来技術〕

近年、電子計算機を中心とする画像情報処理システムの
急速な発展により、例えば、データプロセシングもしく
はワードプロセシングから、画像情報をも高速度で処理
するニーズが高ま９つつある。これに伴って、画像読取
装置等の入力装置から画像情報を取込み、演算処理装置
で上記画像情報を加工して、レーザビームプリンタ等の
出力装置へ画像情報を送出して記録情報を得る場合が多
くなった。

このような場合、従来では、画像読取装置から読取られ
た画像データは、インタフェース回路を介して演算処理
装置のメインメモリに、原画像データとして格納される
１、その後、上記演算処理装置でＣＲＴ画面に表示させ
るために、縮小または拡大して、ＣＲＴ表示用メモリへ
処理画像を格納する。しかる後に、ＣＲＴ画面上で、画
像の切出し、移動等の編集操作を行う。

編集された画像データは、電子ファイル装置、ディスク
装置等の記憶装置へ記憶されるか、あるいは、レーザプ
リンタ等のハードコピー装置へ送出されて記録される。

しかしながら、このような従来技術においては、上述の
ように、画像読取装置から読取られた画像データは、メ
インメモリへ送られて、全画像データが格納された後、
ＣＲＴ表示用のメモリへ処理画像データを送出していた
ので、画像読取装置から読取られた後に、ＣＲＴ画面に
表示されるまで、かなりの時間を要するという問題点が
あった。

第１図は、ＣＲＴ表示用メモリの説明図で、ＬｘＭは画
像データサイズ、ｌＸｍはＣＲＴ表示すイズを表わす。

図示のように、原画像データを演算処理した後に得られ
る画像データの主走査アドレス幅りが、ＣＲＴ表示用メ
モリの主走査アドレス幅ｌよシ小さい場合において、演
算処理した後に得られる画像データを正しくＣＲＴ画面
に表示させるためには、ＣＲＴ表示用メモリの主走査ア
ドレスが、スタートアドレスＸ１からｘ、十りになった
ときに、主走査アドレスをスタートアドレスｘ１にセッ
トするとともに走査アドレスをインクリメントする必要
がある。

しかしながら、このような操作を、従来の市販のダイレ
クトメモリアクセスコントロー−７ＤＭＡＣ（例えば日
立製作新製）ＩＤ６８４５０等が使用される。）で行う
とすると２このＤＭＡＣのアレイチェーンモードを使用
して１個々の主走査ごとにアレイチェーン動作を行い、
原画像データを演算処理した後に得られる画像データの
副走査幅Ｍの数だけのアレイチェーン動作のためのメモ
リエリアが必要となる。あるいは、処理速度を犠牲にし
て個々の主走査ごとにＤ　Ｍ　Ａ、　Ｃのアドレスを、
ＭＰＵモードによってセットしなければならないという
制約があった。

〔目的〕

本発明は、以上のような問題点にかんがみてなされたも
ので、画像情報発生装置から発生した画像データを、少
いメモリ容量で、しかも高速度で処理し得る画像情報処
理システムを提供しようとするものである。

〔実施例〕

以下に本発明を図面に基づいて説明する。第２図は１本
発明による一実施例のシステム・ブロック図である。Ｒ
は画像読取装置（画像情報発生装置）、ＰＩＦは、演算
処理系Ａの画像読取装置インタフェース回路、ＭＭはメ
インメモリ（第１記憶手段）、ＤＭＡＣはダイレクトメ
モリ・アクセスコントロール回路（例えば日立製作所製
ＨＤ６８４５０等が使用される。）、ＭＰＵはマイクロ
プロセッサ・ユニツ）、ＣＲＴは陰極線管、ＣＲＴＣは
、上記ＣＲＴコントロール回路、またＢＭＰは、上記Ｃ
ＲＴコントロール回路の一部で画像データを拡大あるい
は縮小してＣＲＴコントロール回路の表示メモリ（第２
記憶手段）へ書込むための演算回路である。

第３図は、第２図のブロック図の動作例を示すフローチ
ャートである。まず、第２図のマイクロプロセッサ・ユ
ニツ）ＭＰＵは、画像読取装置Ｒからの割込み信号を検
出すると、ステップ１で、ダイレクトメモリ・アクセス
コントロール回路ＤＭＡＣを制御するための制御データ
をレジスタにセットし、とのダイレクトメモリ・アクセ
スコントロール回路Ｄ　Ｍ　Ａ　Ｃに、ダイレクトメモ
リ・アクセス・バーストの転送の起動を行う。つぎにス
テップ２で、演算回路ＢＭＰを制御するための制御デー
タをレジスタにセットして、この回路ＢＭＰに起動を行
わせる。つぎにステップ３で、インタフェース回路ＰＩ
Ｆを制御するための制御データをレジスタにセットして
起動させる。次のタスクは、ステップ４でマイクロプロ
セッサ・ユニッ）ＭＰＵから、前記各ＤＭＡＣ，ＢＭＰ
、ＰＩＦ回路に移シ、ＲＩＦ回路は１画像読取装置Ｒか
ら送られてきた所定サイズの原稿の、所定の解像力で読
取られた画像データを、前記ＰＩＦ回路のバッファメモ
リへ書込む。つぎにステップ５において、ＰＩＦ回路の
バッファメモリに書込まれた画像データは、データＢＵ
Ｓ上に出力される。ついでステップ６で、データＢＵＳ
上に送出された画像データは、前記ＤＭＡＣ回路の制御
の下に、メインメモリＭＭに書込まれると同時に、デー
タＢＵＳ上の画像データは、前記ＣＲＴＣ回路の８Ｍ１
回路に取込まれ、このＢ　ＭＰ回路内の拡大または縮小
処理回路によって処理されて、ＢＭＰ回路内のバッファ
メモリへ処理画像データが書込まれる。なお、ＢＭＰ回
路は、例えばデータＢＵＳ上の画像データのラインの間
引きまたはライン内の画素の間引きを行うことによシ、
画像の縮小を行うものである。

上記ステップ４，５．６の動作は、画像読取装置Ｒから
１？インの画像データが送出される間、繰返される。上
記１ラインの画像データの送出が終了すると、つぎにス
テップ７に移行する。ステップ７では、ステップ６でバ
ッファメモリへ書込まれた処理画像データが、ＤＭＡＣ
回路で発生されたアドレスに従って、ＣＲＴＣ回路内の
表示用メモリへ書込まれる１、このステップＴの動作は
。

ＢＭＰ回路からの１ラインの画像データが送出するまで
繰返光される。

つぎに、上記各ステップ４，５．６および７の動作が、
画像読取装置Ｒからの画像データの送出がすべて終了す
るまで繰返光される。

第４図は、第３図のフローチャートにおけるステップ５
．６の詳細動作例のフローチャートを示す。ＰＩＦ回路
は、画像読取装置Ｒから送られた画像データを、バッフ
ァメモリへ書込んだ後、ＲＥＱＩ信号（ＤＭＡリクエス
ト信号１）を送出する。一方、ＤＭＡＣ回路は起動状態
になっており、前記ＲＥＱ１信号が検出されるまでウエ
ート状態になっている。上記ＤＭＡＣ回路は、ＲＩＦ回
路より送出されたＲＥＱ１信号を検出すると、ＲＡＣＫ
信号（リーダーリクエストアクノリッジ信号）を送出す
る。また一方、ＰＩＦ回路は、ＲＥＱ１信号送出後、Ｒ
ＡＣＫ信号が検出するまでウエート状態を保持している
。前記ＰＩＦ回路は、ＤＭＡＣ回路より送出されたＲＡ
ＣＫ信号を検出すると、ＰＩＦ回路のバッファメモリの
データを、データＢＵＳ上に送出し、データストローブ
信号ＤＳをアサートする。１一方、ＤＭＡＣ回路は、Ｄ
Ｓ信号が検出されるまでウエート状態にあり、ＤＳ信号
を検出すると、データＢＵＳ上のデータをメインメモＩ
ＪＭＭに書込むと同時に、ＤＴＡＣＫ信号（データアク
ノリッジ信号）を送出する。つ・ぎにデータトランスフ
ァ・カウンタＴ−Ｃのカウンタを一デクリメントして、
Ｔ−Ｃが０でなかったら最初の状態に戻り、Ｔ−ＣがＯ
であったならば、ＥＮＤ信号を出力して上記のタスクを
終了する。

また、前記ＢＭＰ回路は、ＰＩＦ回路から送出されるＤ
Ｓ信号が検出されるまでウエート状態にあり、ＤＳ信号
が検出されるとＲＩＦ回路から送出されたデータＢＵＳ
上のデータを、ＢＭＰ回路のインプットバッファに書込
む。インプットバッファに書込まれたこの画像データは
、予めＢＭＰ回路の制御レジスタに書込まれた制御信号
によって、拡大または縮小回路と倍率とが選択されて、
拡大または縮小画像データに変換され、ＢＭＰ回路のア
クトプツトバッファに書込まれる。

第５図に、第３図のフローチャートにおけるステップ７
の詳細な動作例のフローチャートを示す。

まず、ＢＭＰ回路内のフリップフロップＦＦ１およびＦ
Ｆ２をリセットする。ここにおいて、フリップフロップ
ＦＦ１はＣＲＴＣ回路内の第１図に示すＡＸｍサイズの
表示メモリアドレスがＤＭＡＣ回路によって走査されて
いるときに、そのＸアドレス値がＸ、〜（ｘＩ十り、）
の間にあるとき＊　１　／／にセットされている。また
ＦＦ’２は、上記アドレス値が（ｘ、十Ｌ）〜ｌの間に
あるとき“１“にセットされている。すなわち、ＦＦＩ
がＳＳ　１　／／で、ＦＦ２が六〇〃のとき、日ＭＰ回
路のバッファメモリのデータがＣＲＴＣ回路の表示用メ
モリへ書込まれるように制御される。

つぎにＢＭＰ回路制御レジスタより、前記ＤＭＡＣ回路
のＸアドレス値が０〜（ＸＩ−１）まで進むカウント値
Ｘ、をカウンタＣ０ＵＮＴ１に、また、ＤＭＡＣ回路の
Ｘアドレスがｘ、〜（ｘ、十Ｌ）まで進むカウント値ｘ
２を、カウンタＣ０ＵＮＴ２にそれぞれロードする。

つぎに、ＢＭＰ回路よりＲＥＱ２信号（ＤＭＡリクエス
ト信号２）をアサートする。一方、ＤＭＡＣ回路は、Ｄ
ＭＡＣ制御レジスタのデータを、データトランスファ・
カクンタ丁・Ｃにロードする。Ｔ−Ｃにロードされるデ
ータは、ＣＲＴＣ回路の表示用メモリのｌの長さく第１
図）に相当するカウント値である。したがって、ＤＭＡ
Ｃ回路は、この回路から出力されるＣＲＴＣ回路の表示
用メモリのアドレスを０〜ｌまで走査し、第３図のステ
ップ７の動作を繰返す。つぎにＢＭＰ回路より出力され
るＲＥＱ２を検出すると、ＢＡＣＫ信号（ＢＭＰリクエ
ストアクノリッジ信号）をアサートし、ＲＥＱ２信号を
検出したことをＢＭＰ回路へ知らせる。一方、ＢＭＰ回
路は、ＤＭＡＣ回路より出力されたＢＡＣＫ信号を検出
すると、ＢＭＰ回路のバッファメモリのデータをＢＵＳ
に出力する。つぎに、ＢＭＰ回路のフリップフロップＦ
Ｆ２がＳＳ　１　／／であるかどうかを検出し、もし１
１”であったならば、何の動作もせずに、ルート５によ
りＤＳ信号をアサートするステップへ進む。もしＦＦ２
が気０〃であれば（最初の状態では９０　〃である）、
フリップフロップＦＦ１が１１　“であるかどうかを検
出し、最初はＸＸＯ／／であるので、カウンタＣ０ＵＮ
Ｔ１をデクリメントする。つぎにカウンタＣ０ＵＮＴ１
が一０〃であるか否かを検出する。最初にカウンタＣ０
ＵＮＴ１にはＸ、がセットされているためＣ０ＵＮＴ　
１ＮＳＳ　□　／／であるので、ルート１により、ＤＳ
信号をアサートするステップヘジャンプする。またＣＯ
Ｕ　Ｎ　Ｔが囁０〃のときはｐ　ｐ　１　＝　ｓｓ　１
　ｓｔ　　をセットして、ルート２によ＃）ＤＳ信号を
アサートするステップへ進む。一方、ｐ　Ｆｌ　＝＝　
ＳＳ　１　／／のとき、カウンタＣ０ＬＩＮＴ２をデク
リメントする。デクリメントした結果、Ｃ０ＵＮＴ２＝
’Ｏ〃のとき、ＦＦ２をＳＳ　１　／／にセットし、Ｃ
０ＩＪＮＴ２＼％　Ｏ／／のときには、ルート３を通じ
てＷＲ：ＴＥ倍信号アサートする。つぎにＢＭＰ回路の
バッファメモリのアドレスをインクリメントし、ＤＳ信
号をアサートするステップへ進む。

一方、ＤＭＡＣ回路は、ＢＭＰ回路からのＤＳ信号を検
出すると、ＢＭＰ回路からのＷＲ：ＴＥ倍信号あるかど
うかを検出する。ＷＲ：ＴＥ倍信号あれば、データＢＵ
Ｓ上のデータを、ＤＭＡＣ回路から出力されているＣＲ
７回路の表示用メモリのアドレスへ書込み、ＷＲ：ＴＥ
倍信号なければ、書込み動作を行わない。つぎにＤＭＡ
Ｃ回路よシ、ＤＴＡＣＫ信号をアサートし、トランスフ
ァカウンタＴ−Ｃをデクリメントする。つぎに。

ＣＲ７０回路の表示用メモリのアドレスをインクリメン
トし、Ｔ−Ｃ値が０でなければＲＥＱ２信号を検出する
ステップヘジャンプする。以上のループをＴ−Ｃ値が０
になるまで繰返えし、Ｔ−Ｃ＝０の時にＥＮＤ信号を出
力して上記の動作を終了し、つぎのステップへ進む。

一方、ＢＭＰ回路は、ＤＭＡＣ回路からのＤＴＡＣＫ信
号を検出すると、ＯＳ信号、ＷＲ’−ＴＥ倍信号ネゲー
トし、ＤＭＡＣ回路からのＥＮＤ信号がなければＢＡＣ
Ｋ信号を検出するステップヘジャンブし、ＢＭＰ回路の
上記の動作を、ＤＭＡＣ回路からのＥＮＤ信号を検出す
るまで繰返えし、ＥＮＤ信号を検出すると、上記のルー
プから抜出し、ＲＥＱ２信号をネゲートして次のステッ
プへ進む。

以上のように、ＢＭＰ回路は、それぞれルート１をＸ７
回、ルート２を１回、ルート３をＸ２回、ルート４を１
回通９、ルート６は、ＤＭＡＣ回路からのＥＮＤ信号を
検出するまで繰返される。すなわち、第１図に示したＣ
ＴＲＣ回路のメモリサイズＡｘｍの表示用メモリの中の
、ＸアドレスがＸ、からＸＩ十り、ｙアトＬ／スがｙｌ
からＹｔ十Ｍの領域にＢＭＰ回路で処理した画像データ
が書込まれる。この間、ＤＭＡＣ回路から出力されるＣ
Ｒ７０回路の表示用メモリのアドレスは、Ｘアドレスか
Ｏからｌまで走査され、ＤＭＡＣ回路はＣＲ７０回路の
表示用のメモリへＬｘＭの画像データを形成する間、バ
ーストモードで動作が可能である。

〔他の実施例〕

前記実施例においては、原画像データが、画像情報装置
で読取られた画像データであったが、予め電子ファイル
装置等の記憶装置に格納されている画像データであって
もよい。

また、原画像データが、ローカルエリア・ネットワーク
等の回線を媒介とした画像データであってもよい。

さらにまた、前記実施例においては、ソースデータを画
像データとして説明を行ったが、予め１ｔＯＭや記憶装
置等の記憶手段に格納されている文字フォントデータで
あってもよい。

〔効果〕

以上説明してきたように、本発明によれば１画像読取装
置Ｒで読取られた画像データは、演算処理装置Ａのメイ
ンメモＩＪＭＭへ書込まれる実時間で、原画像データの
所定の倍率で拡大もしくは縮小された処理画像がＣＲＴ
表示用メモリの一部に書込まれてＣＲ７画面に表示され
る。

前記ＲＩＦ回路およびＢＭＰ回路は、ＤＭＡＣ回路から
のＥＮＤ信号を検出するまで、前記のそれぞれのタスク
を繰返し、ＥＮＤ信号を検出すると、以上のタスクを終
了する。したがって、画像読取装置Ｒで読取られた画像
データは、演算処理系へのメインメモリＭＭに書込まれ
ると同時に。

ＣＲＴ表示用メモリがＣＲ７画面より大きい場合であっ
ても、その原画像を処理した処理画面がＣＲ７画面に映
し出されるので、前記高速度処理のニーズに対応するこ
とができるという効果が得られる。

【図面の簡単な説明】

第１図は、本発明の一実施例のＣＲＴ表示用メモリを示
す説明図、第２図は、本発明による一実施例のシステム
・ブロック図、第３図はその動作フローチャート、第４
図および第５図は、第３図の一部の詳細フローチャート
である。 Ｒ・・・・・・・・・画像読取装置（画像情報発生装置
）Ａ・・・・・・・・・演算処理系 ＰＩＦ・・・画像読取装置インタフェース回路ＭＭ・・
・・・・メインメモリ（第１記憶手段）ＤＭＡＣ・・・
・・・ダイレクトメモリ・アクセスコントロール回路（
アドレス 発生装置） ＭＰＵ・・・・・・・・・マイクロプロセッサ・ユニッ
ト ＣＲＴ・・・・・・・・・陰極線管 ＣＲＴＣ・・・・・・同上ＣＲＴコントロール回路ＢＭ
Ｐ・・・・・・・・・拡大／縮小演算回路ＢＵＳ・・・
・・・・・・データΔス 第７図 第２図

Claims (1)

【特許請求の範囲】
1. 画像情報発生装置より送出された原画像情報を、演算処
   理系の第１の記憶手段に格納すると同時に、該原画像情
   報を前記演算処理系で演算処理した後に、該演算処理系
   の第２の記憶手段に格納する手段を有し、前記格納手段
   は前記第２の記憶手段のアドレス値を発生することによ
   り前記演算処理系で演算処理した画像データの該第２の
   記憶手段への格納を制御することを特徴とする画像情報
   処理システム。