JPH0516452A - プリンタ - Google Patents
プリンタInfo
- Publication number
- JPH0516452A JPH0516452A JP3198845A JP19884591A JPH0516452A JP H0516452 A JPH0516452 A JP H0516452A JP 3198845 A JP3198845 A JP 3198845A JP 19884591 A JP19884591 A JP 19884591A JP H0516452 A JPH0516452 A JP H0516452A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- engine
- printer
- bit map
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Record Information Processing For Printing (AREA)
Abstract
(57)【要約】
【目的】プリンタをビットマップメモリ領域が短時間で
クリアされうるようにする。 【構成】ＤＲＡＭ２３のビットマップメモリに展開され
た画像データをアドレスカウンタ２１によって特定され
た領域の画像データ単位で順にシフトレジスタ２２に出
力し、シフトレジスタ２２からエンジンにＤＭＡ転送す
る。前記特定された領域の画像データのシフトレジスタ
２２への出力が行われるごとに、その領域にゼロゲート
２５からのオールゼロのデータを書き込むことにより、
クリアを行う。
クリアされうるようにする。 【構成】ＤＲＡＭ２３のビットマップメモリに展開され
た画像データをアドレスカウンタ２１によって特定され
た領域の画像データ単位で順にシフトレジスタ２２に出
力し、シフトレジスタ２２からエンジンにＤＭＡ転送す
る。前記特定された領域の画像データのシフトレジスタ
２２への出力が行われるごとに、その領域にゼロゲート
２５からのオールゼロのデータを書き込むことにより、
クリアを行う。
Description
【０００１】
【産業上の利用分野】本発明はプリンタに関するもので
ある。更に詳しくは、画像データをエンジンにＤＭＡ転
送する際のメモリ制御に特徴を有するプリンタに関する
ものである。
ある。更に詳しくは、画像データをエンジンにＤＭＡ転
送する際のメモリ制御に特徴を有するプリンタに関する
ものである。
【０００２】
【従来の技術】レーザープリンタ等においては、ビット
マップメモリに展開された画像データのエンジンへの転
送は、ＤＭＡコントローラ(Direct Memory Access Cont
roller，以下「ＤＭＡ」という)又はＣＰＵ(Central Pr
ocessing Unit)によって行われている。この画像データ
をエンジンに転送するという作業は、単にメモリからデ
ータを読み込み、それをエンジンに流してやるという作
業(具体的にはシフトレジスタへの書き込み)である。効
率上、このような単純作業をＣＰＵで行う必要はないの
で、従来より、ＣＰＵとは独立に動作するＤＭＡを用い
たＤＭＡ転送により行うのが一般的である。
マップメモリに展開された画像データのエンジンへの転
送は、ＤＭＡコントローラ(Direct Memory Access Cont
roller，以下「ＤＭＡ」という)又はＣＰＵ(Central Pr
ocessing Unit)によって行われている。この画像データ
をエンジンに転送するという作業は、単にメモリからデ
ータを読み込み、それをエンジンに流してやるという作
業(具体的にはシフトレジスタへの書き込み)である。効
率上、このような単純作業をＣＰＵで行う必要はないの
で、従来より、ＣＰＵとは独立に動作するＤＭＡを用い
たＤＭＡ転送により行うのが一般的である。
【０００３】ＤＭＡ転送の際には、画像データがエンジ
ンへ送られるだけで、メモリに対する処理は他に何も行
われない。従って、ビットマップメモリからエンジンへ
画像データが転送された後でも、ビットマップメモリ上
に画像データが残った状態にある。
ンへ送られるだけで、メモリに対する処理は他に何も行
われない。従って、ビットマップメモリからエンジンへ
画像データが転送された後でも、ビットマップメモリ上
に画像データが残った状態にある。
【０００４】ここで、ビットマップメモリとは、１ビッ
トが１ドットに対応して画像情報が記録されるメモリ領
域において、仮想的な１ページ又はその一部が形成され
るメモリをいう。また、エンジンとは、シフトレジスタ
から出てくるビデオデータを用いて画像形成する機械的
な部分をいう。
トが１ドットに対応して画像情報が記録されるメモリ領
域において、仮想的な１ページ又はその一部が形成され
るメモリをいう。また、エンジンとは、シフトレジスタ
から出てくるビデオデータを用いて画像形成する機械的
な部分をいう。
【０００５】上記のように、ビットマップメモリからエ
ンジンへ画像データを転送した後も、ビットマップメモ
リ上には画像データが残っているので、新たに次のペー
ジを作成する際には、まずビットマップメモリのクリア
を行う必要がある。従来より、このクリアは、ソフトウ
ェア及びそれに従ってクリア制御を行うＣＰＵによって
行われている。
ンジンへ画像データを転送した後も、ビットマップメモ
リ上には画像データが残っているので、新たに次のペー
ジを作成する際には、まずビットマップメモリのクリア
を行う必要がある。従来より、このクリアは、ソフトウ
ェア及びそれに従ってクリア制御を行うＣＰＵによって
行われている。
【０００６】
【発明が解決しようとする課題】しかし、クリアすべき
ビットマップメモリ領域はかなり広い。例えば、ビット
マップメモリに書き込まれている画像データとして、Ａ
４サイズ原稿１ページ分の画像データを想定した場合、
そのメモリ領域は約１Ｍバイトである。従って、この広
いメモリ領域をクリアしようとすると非常に時間がかか
り、プリンタ全体の処理能力(パフォーマンス)が低下し
てしまうといった問題がある。
ビットマップメモリ領域はかなり広い。例えば、ビット
マップメモリに書き込まれている画像データとして、Ａ
４サイズ原稿１ページ分の画像データを想定した場合、
そのメモリ領域は約１Ｍバイトである。従って、この広
いメモリ領域をクリアしようとすると非常に時間がかか
り、プリンタ全体の処理能力(パフォーマンス)が低下し
てしまうといった問題がある。
【０００７】そこで、このような問題点を解決すべく、
本発明では短時間でビットマップメモリ領域をクリアす
ることができるプリンタを提供することを目的としてい
る。
本発明では短時間でビットマップメモリ領域をクリアす
ることができるプリンタを提供することを目的としてい
る。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め本発明のプリンタは、ビットマップメモリに展開され
た画像データを該ビットマップメモリからアドレスカウ
ンタによって特定された領域の画像データ単位で順に出
力した後に、エンジンへのＤＭＡ転送を行うプリンタに
おいて、前記特定された領域の画像データの出力が行わ
れるごとに、該領域のクリアを行うクリア手段を設けた
ことを特徴としている。
め本発明のプリンタは、ビットマップメモリに展開され
た画像データを該ビットマップメモリからアドレスカウ
ンタによって特定された領域の画像データ単位で順に出
力した後に、エンジンへのＤＭＡ転送を行うプリンタに
おいて、前記特定された領域の画像データの出力が行わ
れるごとに、該領域のクリアを行うクリア手段を設けた
ことを特徴としている。
【０００９】前記クリア手段は、前記特定された領域に
所定のデータ、例えば０(ゼロ)を書き込むことによりク
リアを行うように構成することができる。
所定のデータ、例えば０(ゼロ)を書き込むことによりク
リアを行うように構成することができる。
【００１０】
【作用】このような構成によれば、前記特定された領域
の画像データを出力してからアドレスカウンタが次の領
域を特定するアドレスにカウントアップするまでは、ア
ドレスカウンタは同じ値を示しているので、例えばカウ
ントアップ前のアドレスカウンタ値を用いて同じ領域に
ゼロを書き込むことによって、全てのデータの転送終了
後にＣＰＵでクリアする必要がなくなる。
の画像データを出力してからアドレスカウンタが次の領
域を特定するアドレスにカウントアップするまでは、ア
ドレスカウンタは同じ値を示しているので、例えばカウ
ントアップ前のアドレスカウンタ値を用いて同じ領域に
ゼロを書き込むことによって、全てのデータの転送終了
後にＣＰＵでクリアする必要がなくなる。
【００１１】
【実施例】以下、本発明の実施例(レーザプリンタ)を図
面に基づいて説明する。図１は本実施例の要部構成を示
すブロック図であり、図２はそれを含むシステム構成を
示す図である。
面に基づいて説明する。図１は本実施例の要部構成を示
すブロック図であり、図２はそれを含むシステム構成を
示す図である。
【００１２】図２に示すように、本実施例は主として、
各部の制御を行うＣＰＵ１，ＤＭＡ転送を行うＤＭＡ
２，メモリとしてＲＡＭ３及びＲＯＭ４，操作等に用い
るパネル(ＰＡＮＥＬ)５並びにエンジンインターフェー
ス(ＥＮＧＩＮＥ Ｉ／Ｆ)６から成る。
各部の制御を行うＣＰＵ１，ＤＭＡ転送を行うＤＭＡ
２，メモリとしてＲＡＭ３及びＲＯＭ４，操作等に用い
るパネル(ＰＡＮＥＬ)５並びにエンジンインターフェー
ス(ＥＮＧＩＮＥ Ｉ／Ｆ)６から成る。
【００１３】また、図１との関係では、ＲＡＭ３にはＤ
ＲＡＭ２３等が含まれており、ＤＭＡ２にはアドレスカ
ウンタ２１等が含まれており、エンジンインターフェー
ス６にはシフトレジスタ２２等が含まれている。更に、
図２の構成には図１に示すゼロゲート２５が加えられ
る。前記ＤＭＡ２は、制御上、ビットマップメモリを構
成するＤＲＡＭ２３とエンジンとの間に存在し、直接デ
ータの転送を行う。
ＲＡＭ２３等が含まれており、ＤＭＡ２にはアドレスカ
ウンタ２１等が含まれており、エンジンインターフェー
ス６にはシフトレジスタ２２等が含まれている。更に、
図２の構成には図１に示すゼロゲート２５が加えられ
る。前記ＤＭＡ２は、制御上、ビットマップメモリを構
成するＤＲＡＭ２３とエンジンとの間に存在し、直接デ
ータの転送を行う。
【００１４】次に、エンジンへの画像データのＤＭＡ転
送について、図１に基づいて説明する。 (1)先ずＣＰＵ１のバス権を得る。通常、データバスや
アドレスバスはＣＰＵ１により支配されている。そこ
で、転送を行うという信号をＤＭＡ２から送ってやるこ
とにより、ＣＰＵ１に前記データバス等の制御を放棄さ
せて、バス権を得るのである。
送について、図１に基づいて説明する。 (1)先ずＣＰＵ１のバス権を得る。通常、データバスや
アドレスバスはＣＰＵ１により支配されている。そこ
で、転送を行うという信号をＤＭＡ２から送ってやるこ
とにより、ＣＰＵ１に前記データバス等の制御を放棄さ
せて、バス権を得るのである。
【００１５】(2)アドレスカウンタ２１に示されたビッ
トマップメモリ領域の画像データを読み出す。アドレス
カウンタ２１は、アドレスバスにつながっており、ＤＲ
ＡＭ２３のビットマップメモリ領域をアドレスカウンタ
２１が特定すると、ＤＲＡＭ２３がセレクトされている
という信号(／ＤＲＡＭＳＥＬ)がアドレスデコーダ２４
からＤＲＡＭ２３に送られる。
トマップメモリ領域の画像データを読み出す。アドレス
カウンタ２１は、アドレスバスにつながっており、ＤＲ
ＡＭ２３のビットマップメモリ領域をアドレスカウンタ
２１が特定すると、ＤＲＡＭ２３がセレクトされている
という信号(／ＤＲＡＭＳＥＬ)がアドレスデコーダ２４
からＤＲＡＭ２３に送られる。
【００１６】(3)ＤＲＡＭ２３からデータバスにのって
きた画像データをシフトレジスタ２２に転送し、ストア
する。このとき、ＤＭＡ２は適正なタイミングで画像デ
ータを順次シフトレジスタ２２へ転送する。データバス
でビットマップメモリから転送されてきた画像データが
シフトレジスタ２２に書き込まれると、エンジンの方か
らビデオデータ(ＶＩＤＥＯ)を要求する信号、即ちビデ
オクロック(ＶＩＤＥＯ ＣＬＯＣＫ)がパルス状に送ら
れてくる。パルスが１つ入ってきたら１ビットをビデオ
信号として出力する。本実施例はレーザプリンタである
ので、１ビットずつ順に出力していくレーザの値はシリ
アル的である。従って、パラレルのデータをシフトレジ
スタ２２に入れてシリアルに出力するために、エンジン
が要求するタイミングで出力が行われる。
きた画像データをシフトレジスタ２２に転送し、ストア
する。このとき、ＤＭＡ２は適正なタイミングで画像デ
ータを順次シフトレジスタ２２へ転送する。データバス
でビットマップメモリから転送されてきた画像データが
シフトレジスタ２２に書き込まれると、エンジンの方か
らビデオデータ(ＶＩＤＥＯ)を要求する信号、即ちビデ
オクロック(ＶＩＤＥＯ ＣＬＯＣＫ)がパルス状に送ら
れてくる。パルスが１つ入ってきたら１ビットをビデオ
信号として出力する。本実施例はレーザプリンタである
ので、１ビットずつ順に出力していくレーザの値はシリ
アル的である。従って、パラレルのデータをシフトレジ
スタ２２に入れてシリアルに出力するために、エンジン
が要求するタイミングで出力が行われる。
【００１７】(4)アドレスデコーダ２４の方からゼロゲ
ート２５へ信号(／ＺＥＲＯＧＡＴＥ)が入り、かつ、Ｄ
ＲＡＭ２３にライト信号が入ると、ＤＲＡＭ２３はオー
ルゼロのデータ(Ｄ０〜Ｄ７)を読み込む。 (5)アドレスカウンタ２１は、まだ画像データを読み出
した所の領域を示しているので、そのアドレス値を用い
て元からあるビットマップメモリ領域にゼロを書き込
む。 (6)ＣＰＵ１へバス権を返す。
ート２５へ信号(／ＺＥＲＯＧＡＴＥ)が入り、かつ、Ｄ
ＲＡＭ２３にライト信号が入ると、ＤＲＡＭ２３はオー
ルゼロのデータ(Ｄ０〜Ｄ７)を読み込む。 (5)アドレスカウンタ２１は、まだ画像データを読み出
した所の領域を示しているので、そのアドレス値を用い
て元からあるビットマップメモリ領域にゼロを書き込
む。 (6)ＣＰＵ１へバス権を返す。
【００１８】以上の(1)〜(6)の動作を繰り返し、全ての
画像データを転送する。(3)でシフトレジスタ２２へ画
像データが転送されるごとに、(5)で画像データはクリ
アされてしまうので、全ての画像データを転送した後で
クリアする必要はない。
画像データを転送する。(3)でシフトレジスタ２２へ画
像データが転送されるごとに、(5)で画像データはクリ
アされてしまうので、全ての画像データを転送した後で
クリアする必要はない。
【００１９】アドレスカウンタ２１で特定される領域の
ＤＭＡ転送を繰り返す((1)〜(6))にあたり、(6)で一旦
ＣＰＵにバス権を返している。これは、前記(3)におい
てエンジンが要求するタイミングをとるための時間中、
ＣＰＵ１を動作させるためである。例えば８ビット単位
で考えると、シフトレジスタ２２に書き込まれた８ビッ
トの画像データを、クロックに従って１ビットずつエン
ジンに出力したとき、画像が途切れないようにタイミン
グをとる必要がある。シフトレジスタ２２の未出力の画
像データがなくなってしまうと、そこで画像が途切れて
しまうので、途切れないようなタイミングでバス権を得
るように構成されている。例えば、４ビット出力したと
きに、(1)で再びＤＭＡ２が起動してシフトレジスタ２
２に書き込むという動作を繰り返すようになっている。
ＤＭＡ転送を繰り返す((1)〜(6))にあたり、(6)で一旦
ＣＰＵにバス権を返している。これは、前記(3)におい
てエンジンが要求するタイミングをとるための時間中、
ＣＰＵ１を動作させるためである。例えば８ビット単位
で考えると、シフトレジスタ２２に書き込まれた８ビッ
トの画像データを、クロックに従って１ビットずつエン
ジンに出力したとき、画像が途切れないようにタイミン
グをとる必要がある。シフトレジスタ２２の未出力の画
像データがなくなってしまうと、そこで画像が途切れて
しまうので、途切れないようなタイミングでバス権を得
るように構成されている。例えば、４ビット出力したと
きに、(1)で再びＤＭＡ２が起動してシフトレジスタ２
２に書き込むという動作を繰り返すようになっている。
【００２０】
【発明の効果】以上説明した通り本発明によれば、ビッ
トマップメモリに展開された画像データを該ビットマッ
プメモリからアドレスカウンタによって特定された領域
の画像データ単位で順に出力した後に、エンジンへのＤ
ＭＡ転送を行うプリンタにおいて、前記特定された領域
の画像データの出力が行われるごとに、該領域のクリア
を行うクリア手段が設けられているので、短時間でビッ
トマップメモリ領域をクリアすることができるプリンタ
を実現することができる。その結果、プリンタの処理能
力を大幅に向上させることができる。また、メモリー領
域をクリアするためのソフトウェアが不要になるので、
全体としてプログラムの大きさを小さくすることができ
るという効果もある。
トマップメモリに展開された画像データを該ビットマッ
プメモリからアドレスカウンタによって特定された領域
の画像データ単位で順に出力した後に、エンジンへのＤ
ＭＡ転送を行うプリンタにおいて、前記特定された領域
の画像データの出力が行われるごとに、該領域のクリア
を行うクリア手段が設けられているので、短時間でビッ
トマップメモリ領域をクリアすることができるプリンタ
を実現することができる。その結果、プリンタの処理能
力を大幅に向上させることができる。また、メモリー領
域をクリアするためのソフトウェアが不要になるので、
全体としてプログラムの大きさを小さくすることができ
るという効果もある。
【図１】本発明の実施例の要部構成を示すブロック図。
【図２】本発明の実施例のシステムの構成を示す図。
１ …ＣＰＵ
２ …ＤＭＡ
３ …ＲＡＭ
４ …ＲＯＭ
５ …パネル(ＰＡＮＥＬ)
６ …エンジンインターフェース(ＥＮＧＩＮＥ Ｉ／
Ｆ) ２１ …アドレスカウンタ ２２ …シフトレジスタ ２３ …ＤＲＡＭ ２４ …アドレスデコーダ ２５ …ゼロゲート
Ｆ) ２１ …アドレスカウンタ ２２ …シフトレジスタ ２３ …ＤＲＡＭ ２４ …アドレスデコーダ ２５ …ゼロゲート
Claims (3)
- 【請求項１】ビットマップメモリに展開された画像デー
タを該ビットマップメモリからアドレスカウンタによっ
て特定された領域の画像データ単位で順に出力した後
に、エンジンへのＤＭＡ転送を行うプリンタにおいて、 前記特定された領域の画像データの出力が行われるごと
に、該領域のクリアを行うクリア手段を設けたことを特
徴とするプリンタ。 - 【請求項２】前記クリア手段が前記特定された領域に所
定のデータを書き込むことによりクリアを行うことを特
徴とする請求項１に記載のプリンタ。 - 【請求項３】前記所定のデータがゼロであることを特徴
とする請求項２に記載のプリンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3198845A JPH0516452A (ja) | 1991-07-11 | 1991-07-11 | プリンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3198845A JPH0516452A (ja) | 1991-07-11 | 1991-07-11 | プリンタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0516452A true JPH0516452A (ja) | 1993-01-26 |
Family
ID=16397875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3198845A Pending JPH0516452A (ja) | 1991-07-11 | 1991-07-11 | プリンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0516452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114594905A (zh) * | 2020-12-04 | 2022-06-07 | 国际商业机器公司 | 自清除数据移动辅助(dma)引擎 |
-
1991
- 1991-07-11 JP JP3198845A patent/JPH0516452A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114594905A (zh) * | 2020-12-04 | 2022-06-07 | 国际商业机器公司 | 自清除数据移动辅助(dma)引擎 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0378651B2 (ja) | ||
| JPH0516452A (ja) | プリンタ | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JP3079956B2 (ja) | プリンタ | |
| JPS6330256A (ja) | 印字装置 | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JP2712414B2 (ja) | 画像記憶回路 | |
| JPS61153770A (ja) | 画像処理装置 | |
| JP3166323B2 (ja) | 画像処理装置 | |
| JP4457511B2 (ja) | 画像出力装置及びそれに用いられるデータ消去方法 | |
| JPS61131033A (ja) | リングバツフアの制御方式 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPH06208539A (ja) | 高速データ転送方式 | |
| JP3039554B2 (ja) | メモリアクセス回路及び出力装置 | |
| JPS6159563A (ja) | バス制御方式 | |
| JPH0662219A (ja) | 画像処理装置 | |
| JPH03133672A (ja) | 画像形成装置 | |
| JPS6255167B2 (ja) | ||
| JPH07253921A (ja) | 画像メモリの書込み，読出し方法 | |
| JPS59172881A (ja) | 画像情報処理方式 | |
| JPS61252173A (ja) | プリンタ制御方式 | |
| JPH0567983B2 (ja) | ||
| JPH04140162A (ja) | 印刷装置 | |
| KR20020058419A (ko) | 스트림 데이터 기록에 최적화된 스마트 미디어 컨트롤러 | |
| JPH026956A (ja) | レイアウトスキャナ輪郭線処理方法および装置 |